KR20070048394A - 플래시 메모리 소자 및 그 제조 방법 - Google Patents
플래시 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070048394A KR20070048394A KR1020050105433A KR20050105433A KR20070048394A KR 20070048394 A KR20070048394 A KR 20070048394A KR 1020050105433 A KR1020050105433 A KR 1020050105433A KR 20050105433 A KR20050105433 A KR 20050105433A KR 20070048394 A KR20070048394 A KR 20070048394A
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- forming
- film
- insulating film
- polymer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229920000642 polymer Polymers 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 230000005641 tunneling Effects 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 229920005591 polysilicon Polymers 0.000 abstract description 17
- 239000000047 product Substances 0.000 abstract description 5
- 239000006227 byproduct Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 식각시 발생하는 부산물(byproduct, 예를 들면 폴리머(polymer))을 이용하여 플로팅 게이트를 형성하고, 상기 폴리머와 플로팅 게이트 형성용 물질인 폴리실리콘의 직접적인 접촉으로 인한 플래시 메모리 소자의 불안정을 최소화하여 생산성 향상 및 제품 특성을 향상시키도록한 플래시 메모리 소자 및 제조 방법에 관한 것으로, 반도체 기판상에 터널링 산화막, 도전막, 절연막을 차례로 형성하는 단계; 상기 절연막상에 플로팅 게이트 영역을 정의하기 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 이용하여 상기 절연막을 선택적으로 제거하는 단계; 상기 절연막이 제거된 부분의 상기 도전막 표면에 열산화막을 형성하는 단계; 상기 포토레지스트 패턴 및 절연막의 양측면에 폴리머를 형성하는 단계; 그리고 상기 포토레지스트 및 폴리머를 마스크로 이용하여 상기 열산화막 및 도전막을 선택적으로 제거하여 플로팅 게이트를 형성하는 단계를 포함하여 이루어진 것이다.
플래시 메모리, 플로팅 게이트, 폴리머, 부산물
Description
도 1a 내지 도 1e는 종래 기술에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 나타낸 공정 단면도
도 2a 내지 도 2g는 본 발명에 따른 플래시 메모리 소자 제조 공정을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 터널링 산화막
23 : 플로팅 게이트 23a : 폴리 실리콘막
24 : 절연막 25 : 포토 레지스트
26 : 열산화막 27 : 폴리머
28 : 층간 절연막 29 : 제어 게이트 라인
본 발명은 플래시 메모리 소자에 관한 것으로, 특히 생산성 및 제품 특성을 향상시키도록 한 플래시 메모리 소자의 플로팅 게이트 및 그 제조 방법에 관한 것 이다.
일반적으로 0.18㎛이하 플래시(flash) 메모리 소자의 제조 공정에 있어 전자(electron)를 빌드-업(build-up)하는 플로팅 게이트(floating gate)의 면적은 대단히 중요한 펙터(factor)로 작용한다.
따라서, 플래시 메모리 소자의 집적도가 향상됨에 따라 인접한 셀에서 플로팅 게이트와 플로팅 게이트 사이가 매우 좁은 간격을 갖도록 플로팅 게이트들을 형성하여야 한다. 그러나, 현재의 사진 식각(photorithograph) 공정으로는 미세 패턴을 형성하기 어렵기 때문에 이를 극복하기 위하여 산화막(oxide)을 이용한 하드 마스크(hard mask) 및 옥사이드 스페이서(oxide spacer) 구조를 이용하여 플로팅 게이트를 형성하였다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 나타낸 공정 단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 터널링 산화막(12)을 80 ~ 120Å의 두께로 형성하고, 상기 터널링 산화막(12)상에 플로팅 게이트용 폴리 실리콘막(13a)을 900 ~ 1100Å의 두께로 형성한다.
도 1b에 도시한 바와 같이, 상기 폴리 실리콘막(13a)상에 제 1 산화막(14)을 2000 ~ 2500Å의 두께로 형성하고, 상기 제 1 산화막(14)상에 포토레지스트(15)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(15)를 선택적으로 패터닝하 여 플로팅 게이트 영역을 정의한다.
여기서, 상기 포토레지스트(15)를 도포한 후, 상기 포토레지스트(15)상에 반사 방지막(도시되지 않음)을 약 600Å의 두께로 형성할 수도 있다.
이어, 상기 패터닝된 포토레지스트(15)를 마스크로 이용하여 상기 제 1 산화막(14)을 선택적으로 패터닝한다.
도 1c에 도시한 바와 같이, 상기 포토레지스트(15)를 제거하고, 상기 반도체 기판(11)에 세정 공정을 실시하여 상기 포토레지스트(15)의 잔류물을 제거한다.
이어, 상기 제 1 산화막(14)을 포함한 반도체 기판(11)의 전면에 제 2 산화막을 650 ~ 850Å의 두께로 형성하고, 상기 제 2 산화막의 전면에 에치백(etch back) 공정을 실시하여 상기 제 1 산화막(14)의 양측면에 제 2 산화막 측벽(16)을 형성한다.
도 1d에 도시한 바와 같이, 상기 제 1 산화막(14) 및 제 2 산화막 측벽(16)을 하드 마스크로 이용하여 상기 폴리 실리콘막(13a)을 선택적으로 식각하여 플로팅 게이트(13)를 형성한다.
여기서, 상기 플로팅 게이트(13)는 상기 패터닝된 포토레지스트(15)에 의해 정의된 플로팅 게이트 영역보다 더 넓은 폭을 갖고 형성된다.
도 1e에 도시한 바와 같이, 상기 제 1 산화막(14) 및 제 2 산화막 측벽(16)을 습식 식각으로 제거하고, 이후 공정을 진행한다.
한편, 상기 폴리 실리콘막(13a)위에 바로 포토레지스트 패턴을 통하여 스페이스를 100㎚이하의 패터닝(patterning)을 뜰 수 있으면, 상기와 같이 하드 마스크 공정이 필요없으나 현 포토 공정으론 100㎚ 이하 미세 패턴 형성이 불가함에 따라 산화막과 같은 하드 마스크를 이용하여 100㎚ 이하의 미세 패턴을 형성하고 있다.
이후 상기 하드 마스크로 이용한 산화막 등을 습식 공정을 통하여 제거하게 된다. 이때 여러 가지 디펙트(defect)들이 발생하여 생산성이 악화됨과 동시에 제품의 특성을 저하시키는 중요 원인으로 작용하게 된다.
본 발명은 상기와 같은 종래의 문제를 해결하기 위한 것으로, 식각시 발생하는 부산물(byproduct, 예를 들면 폴리머(polymer))을 이용하여 플로팅 게이트를 형성하고, 상기 폴리머와 플로팅 게이트 형성용 물질인 폴리실리콘의 직접적인 접촉으로 인한 플래시 메모리 소자의 불안정을 최소화하여 생산성 향상 및 제품 특성을 향상시키도록한 플래시 메모리 소자 및 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 플래시 메모리 소자는, 반도체 기판; 상기 반도체 기판위에 형성되는 플로팅 게이트; 상기 플로팅 게이트의 양측 모서리 부분에 형성되는 오목부; 상기 플로팅 게이트를 포함함 기판 전면에 형성되는 층간 절연막; 그리고 상기 층간 절연막위에 형성되는 제어 게이트를 포함하여 구성됨에 그 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 플래시 메모리 소자는, 반도체 기판; 상기 반도체 기판위에 형성되는 플로팅 게이트; 상기 플로팅 게이트의 양측 모서리 부분에 형성되는 열산화막; 상기 플로팅 게이트를 포함함 기 판 전면에 형성되는 층간 절연막; 그리고 상기 층간 절연막위에 형성되는 제어 게이트를 포함하여 구성됨에 또 다른 특징이 있다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 플래시 메모리 소자의 제조 방법은, 반도체 기판상에 터널링 산화막, 도전막, 절연막을 차례로 형성하는 단계; 상기 절연막상에 플로팅 게이트 영역을 정의하기 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 이용하여 상기 절연막을 선택적으로 제거하는 단계; 상기 절연막이 제거된 부분의 상기 도전막 표면에 열산화막을 형성하는 단계; 상기 포토레지스트 패턴 및 절연막의 양측면에 폴리머를 형성하는 단계; 그리고 상기 포토레지스트 및 폴리머를 마스크로 이용하여 상기 열산화막 및 도전막을 선택적으로 제거하여 플로팅 게이트를 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.
여기서, 상기 포토레지스트 패턴, 절연막, 열산화막 및 폴리머를 제거하는 단계; 상기 플로팅 게이트를 포함함 기판 전면에 층간 절연막을 형성하는 단계; 그리고 상기 층간 절연막위에 제어 게이트를 형성하는 단계를 더 포함함에 특징이 있다.
상기 포토레지스트 패턴, 절연막 및 폴리머를 제거하는 단계; 상기 열산화막 및 플로팅 게이트를 포함함 기판 전면에 층간 절연막을 형성하는 단계; 그리고 상기 층간 절연막위에 제어 게이트를 형성하는 단계를 더 포함함에 특징이 있다.
상기와 같은 특징을 갖는 본 발명에 따른 플래시 메모리 소자의 플로팅 게이트 형성방법을 첨부된 도면을 참고하여 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(21)상에 터널링 산화막(22)을 80 ~ 120Å의 두께로 형성하고, 상기 터널링 산화막(22)상에 플로팅 게이트용 폴리 실리콘막(23a)을 900 ~ 1100Å의 두께로 형성한다.
도 2b에 도시한 바와 같이, 상기 폴리 실리콘막(23a)을 포함한 반도체 기판(21)의 전면에 절연막(BARC; bottom anti reflection coating)(24)과 포토레지스트(25)를 차례로 도포한다.
여기서, 상기 포토레지스트(25)의 도포에는, 스핀 코트, 스프레이 코트, 딥 코트 등의 방법이 있지만, 웨이퍼를 진공에서 척해서 고속 회전시키면서 하는 스핀 코트가 안정성, 균일성의 점에서 유리하다. 물론, 상기 포토레지스트(25)를 도포한 후, 상기 포토레지스트(25)상에 반사 방지막(도시되지 않음)을 약 600Å의 두께로 형성할 수도 있다.
다음에, 원하는 패턴에 대응한 포토 마스크(도시되지 않음)를 포토레지스트(245상에 배치하여 노광(露光)한 후, 현상 공정을 실시하여 원하는 사이즈를 갖도록 포토레지스트 패턴을 형성한다. 즉, 노광 및 현상 공정으로 상기 포토레지스트(25)를 선택적으로 패터닝하여 플로팅 게이트 영역을 정의한다.
여기서 상기 현상 방법에는 침적에 의한 것과 스프레이에 의한 것이 있다. 전자에서는 온도, 농도, 경시(經時) 변화 등의 관리가 곤란하지만, 후자에서는 관리는 비교적 용이하다. 현재는 스프레이 방식으로 인 라인화한 장치가 널리 사용된 다.
도 2c에 도시한 바와 같이, 상기 패터닝된 포토레지스트(25)를 마스크로 이용하여 상기 절연막(24)을 선택적으로 식각하여 상기 패터닝된 포토레지스트(25)를 제외한 부분의 상기 폴리 실리콘막(23a)을 노출시킨다.
그리고, 노출된 상기 폴리 실리콘막(23a)의 표면을 열산화하여 열산화막(26)을 형성한다. 상기 열산화막(26)은 이후에 형성될 폴리머 물질과 상기 폴리 실리콘막(23a)이 직접 접촉되어 상기 폴리 실리콘막(23a)이 불안정하게 됨을 방지하기 위한 것이다.
도 2d에 도시한 바와 같이, 상기 포토레지스트(25) 패턴 및 절연막(24)의 양측면에 폴리머(polymer)(27)를 형성한다.
여기서, 상기 폴리머(27)는 CH2F2 또는 C4F8/C5F8 등의 카본을 함유한 불소계열 가스로 플라즈마(plasma)를 발생하여 상기 포토레지스트(25) 및 절연막(24)의 양측면에 형성한다.
도 2e에 도시한 바와 같이, 상기 포토레지스트(25) 및 폴리머(27)를 마스크로 이용하여 상기 열산화막(26) 및 폴리 실리콘막(23a)을 플라즈마 식각하여 플로팅 게이트(23)를 형성한다.
여기서, 상기 플라즈마 식각은 포토레지스트(25) 및 폴리머(27)와 상기 폴리 실리콘막(23a)과의 고선택비를 이용하여 HBr 가스를 이용하여 상기 폴리 실리콘막(23a)을 건식 식각한다.
도 2f에 도시한 바와 같이, 산소(O2) 애싱 및 세정 공정을 실시하여 상기 반도체 기판(21)상에 형성된 절연막(24), 포토레지스트(25) 폴리머(27), 및 열산화막(26) 등을 제거한 후, 층간 절연막(28) 및 제어 게이트 라인(29) 등을 형성하여 플래시 메모리 소자를 형성한다. 따라서, 상기 열 산화막이 제거되므로 상기 플로팅 게이트(23)의 양측 모서리 부분에는 오목부가 형성된다.
여기서, 상기 플로팅 게이트(23)를 형성한 후 마스크로 사용된 포토레지스트(24)를 제거하는 방법으로는, 산소가스 플라즈마에 의한 방법 및 여러 가지 산화제를 사용한다.
먼저, 산소가스 플라즈마에 의한 방법은 진공 및 고전압하에서 산소가스를 주입함으로써 산소가스 플라즈마를 발생시켜 그 산소가스 플라즈마와 포토레지스트와의 반응에 의해, 포토레지스트를 분해하고, 제거하는 방법이다.
이어, 상기 포토레지스트를 분해하기 위한 여러 가지의 산화제를 사용하는 방법은 열농황산 또는 열농황산과 과산화 수소와의 혼합액을 산화제로서 사용하는 방법이다.
또한, 상기에서, 도 2g에 도시한 바와 같이, 도 2f에서 산소(O2) 애싱 및 세정 공정을 실시하여 상기 반도체 기판(21)상에 형성된 절연막(24), 포토레지스트(25) 및 폴리머(27)만 제거하고, 상기 열산화막(26)은 남겨둔 후, 그위에 층간 절연막(28) 및 제어 게이트 라인(29) 등을 형성하여 플래시 메모리 소자를 형성할 수도 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명에 따른 플래시 메모리 소자 및 그 제조 방법에 있어서는 다음과 같은 효과가 있다.
첫째, 식각시 발생하는 폴리머(polymer)와 같은 부산물(byproduct)을 이용하여 폴리 실리콘막을 선택적으로 식각하여 플로팅 게이트를 형성함으로써 생산성 향상 및 제품 특성을 향상시킬 수 있다.
둘째, 공정 스텝 수를 단순화하여 작업성 및 제조 비용을 줄일 수 있다.
셋째, 폴리머와 플로팅 게이트용 폴리 실리콘막이 직접 접촉되지 않도록 열산화막을 형성하므로 폴리머와 접촉에 의한 플로팅 게이트의 불안정을 방지할 수 있다.
Claims (8)
- 반도체 기판;상기 반도체 기판위에 형성되는 플로팅 게이트;상기 플로팅 게이트의 양측 모서리 부분에 형성되는 오목부;상기 플로팅 게이트를 포함함 기판 전면에 형성되는 층간 절연막; 그리고상기 층간 절연막위에 형성되는 제어 게이트를 포함하여 구성됨을 특징으로 하는 플래시 메모리 소자.
- 반도체 기판;상기 반도체 기판위에 형성되는 플로팅 게이트;상기 플로팅 게이트의 양측 모서리 부분에 형성되는 열산화막;상기 플로팅 게이트를 포함함 기판 전면에 형성되는 층간 절연막; 그리고상기 층간 절연막위에 형성되는 제어 게이트를 포함하여 구성됨을 특징으로 하는 플래시 메모리 소자.
- 반도체 기판상에 터널링 산화막, 도전막, 절연막을 차례로 형성하는 단계;상기 절연막상에 플로팅 게이트 영역을 정의하기 위한 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 이용하여 상기 절연막을 선택적으로 제 거하는 단계;상기 절연막이 제거된 부분의 상기 도전막 표면에 열산화막을 형성하는 단계;상기 포토레지스트 패턴 및 절연막의 양측면에 폴리머를 형성하는 단계; 그리고상기 포토레지스트 및 폴리머를 마스크로 이용하여 상기 열산화막 및 도전막을 선택적으로 제거하여 플로팅 게이트를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 플래시 메모리 소자의 제조 방법.
- 제 3 항에 있어서,상기 폴리머는 상기 포토레지스트 패턴의 표면에 카본을 함유한 불소 가스로 플라즈마를 발생하여 상기 포토레지스트의 양측면에 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 카본을 함유한 불소 가스는 CH2F2 또는 C4F8/C5F8을 사용하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.
- 제 3 항에 있어서,상기 도전막 및 절연막의 식각은 플라즈마 식각 공정을 이용함을 특징으로 하는 플래시 메모리 소자의 플로팅 게이트 형성방법.
- 제 3 항에 있어서,상기 포토레지스트 패턴, 절연막, 열산화막 및 폴리머를 제거하는 단계;상기 플로팅 게이트를 포함함 기판 전면에 층간 절연막을 형성하는 단계; 그리고상기 층간 절연막위에 제어 게이트를 형성하는 단계를 더 포함함을 특징으로 하는 플래시 메모리 소자의 제조 방법.
- 제 3 항에 있어서,상기 포토레지스트 패턴, 절연막 및 폴리머를 제거하는 단계;상기 열산화막 및 플로팅 게이트를 포함함 기판 전면에 층간 절연막을 형성하는 단계; 그리고상기 층간 절연막위에 제어 게이트를 형성하는 단계를 더 포함함을 특징으로 하는 플래시 메모리 소자의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050105433A KR100731115B1 (ko) | 2005-11-04 | 2005-11-04 | 플래시 메모리 소자 및 그 제조 방법 |
| US11/320,741 US7199034B1 (en) | 2005-11-04 | 2005-12-30 | Flash memory device and method for fabricating the same |
| US11/652,682 US7501679B2 (en) | 2005-11-04 | 2007-01-12 | Flash memory device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050105433A KR100731115B1 (ko) | 2005-11-04 | 2005-11-04 | 플래시 메모리 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070048394A true KR20070048394A (ko) | 2007-05-09 |
| KR100731115B1 KR100731115B1 (ko) | 2007-06-22 |
Family
ID=37897573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050105433A KR100731115B1 (ko) | 2005-11-04 | 2005-11-04 | 플래시 메모리 소자 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7199034B1 (ko) |
| KR (1) | KR100731115B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685893B1 (ko) * | 2005-06-22 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 및 그 제조방법 |
| US20090186212A1 (en) * | 2008-01-17 | 2009-07-23 | Macronix International Co., Ltd. | Non-volatile memory and methods for fabricating the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585180B2 (ja) * | 1992-09-02 | 1997-02-26 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| US6136653A (en) * | 1998-05-11 | 2000-10-24 | Mosel Vitelic, Inc. | Method and device for producing undercut gate for flash memory |
| US6242308B1 (en) * | 1999-07-16 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Method of forming poly tip to improve erasing and programming speed split gate flash |
| KR100311049B1 (ko) * | 1999-12-13 | 2001-10-12 | 윤종용 | 불휘발성 반도체 메모리장치 및 그의 제조방법 |
| JP2002184875A (ja) * | 2000-12-11 | 2002-06-28 | Seiko Epson Corp | 不揮発性メモリトランジスタを有する半導体装置およびその製造方法 |
| DE10113187C1 (de) * | 2001-03-19 | 2002-08-29 | Infineon Technologies Ag | Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers |
| US6627524B2 (en) * | 2001-06-06 | 2003-09-30 | Micron Technology, Inc. | Methods of forming transistor gates; and methods of forming programmable read-only memory constructions |
| TW550686B (en) * | 2002-08-15 | 2003-09-01 | Nanya Technology Corp | Floating gate and method thereof |
| KR100511032B1 (ko) * | 2003-02-28 | 2005-08-30 | 삼성전자주식회사 | 플로팅 게이트의 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법 |
| US6881629B2 (en) * | 2003-09-05 | 2005-04-19 | Taiwan Semiconductor Manufacturing Company | Method to make minimal spacing between floating gates in split gate flash |
| KR100598173B1 (ko) * | 2004-06-25 | 2006-07-10 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100671616B1 (ko) * | 2004-06-29 | 2007-01-18 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 게이트 라인 형성방법 |
| KR100642898B1 (ko) * | 2004-07-21 | 2006-11-03 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 장치의 트랜지스터 및 그 제조방법 |
| TWI253760B (en) * | 2004-11-19 | 2006-04-21 | Powerchip Semiconductor Corp | Methods of forming gate and flash having thereof |
-
2005
- 2005-11-04 KR KR1020050105433A patent/KR100731115B1/ko not_active IP Right Cessation
- 2005-12-30 US US11/320,741 patent/US7199034B1/en not_active Expired - Fee Related
-
2007
- 2007-01-12 US US11/652,682 patent/US7501679B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7501679B2 (en) | 2009-03-10 |
| US7199034B1 (en) | 2007-04-03 |
| KR100731115B1 (ko) | 2007-06-22 |
| US20070117320A1 (en) | 2007-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9653315B2 (en) | Methods of fabricating substrates | |
| KR100995725B1 (ko) | 반도체 장치 제조 방법 | |
| CN108321079B (zh) | 半导体结构及其形成方法 | |
| JP3003657B2 (ja) | 半導体装置の製造方法 | |
| JP2009071306A (ja) | 半導体素子の微細パターン形成方法 | |
| TW201543564A (zh) | 半導體製程 | |
| KR100731115B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| US11189492B2 (en) | Semiconductor structure and fabrication method thereof | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100983724B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100649024B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 형성방법 | |
| KR101002456B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR20060135247A (ko) | 플래시 메모리 소자의 플로팅 게이트 형성방법 | |
| US7498226B2 (en) | Method for fabricating semiconductor device with step gated asymmetric recess | |
| US20090162794A1 (en) | Method for fabricating semiconductor device | |
| KR100910865B1 (ko) | 반도체소자 제조방법 | |
| KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| JP2006041364A (ja) | 配線の形成方法及び、電子デバイスの製造方法 | |
| KR100285938B1 (ko) | 폴리실리콘 전극 형성 방법 | |
| KR20050056355A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100772699B1 (ko) | 반도체 소자 제조 방법 | |
| KR100744089B1 (ko) | 반도체 소자 제조 방법 | |
| KR20060113297A (ko) | 에스티에이알 공정을 이용한 반도체장치의 제조방법 | |
| KR20080038917A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20080038962A (ko) | 미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |