CN1561540A - 处理方法 - Google Patents

处理方法 Download PDF

Info

Publication number
CN1561540A
CN1561540A CNA028190424A CN02819042A CN1561540A CN 1561540 A CN1561540 A CN 1561540A CN A028190424 A CNA028190424 A CN A028190424A CN 02819042 A CN02819042 A CN 02819042A CN 1561540 A CN1561540 A CN 1561540A
Authority
CN
China
Prior art keywords
processing method
gas
pressure
organic film
rete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028190424A
Other languages
English (en)
Other versions
CN100349268C (zh
Inventor
户田昭仁
小川和人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1561540A publication Critical patent/CN1561540A/zh
Application granted granted Critical
Publication of CN100349268C publication Critical patent/CN100349268C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist

Abstract

本发明涉及一种处理方法，它具有：在处理室(1)内产生处理气体的等离子体，以便由形成在芯片(W)表面上的PR膜层(202)等有机膜层的下层的SiO2膜层(204)上将其除去，此时，使用氧气作为所述处理气体，以低于现有技术的第一压力，如20mTorr，除去有机膜层的工序；以及与该工序同样地使用氧气，在高于第一压力的第二压力下，例如200mTorr下，除去上述有机膜层的工序。

Description

处理方法
技术领域
本发明涉及处理方法，具体而言，涉及例如在真空处理容器内产生处理气体的等离子体，以除去形成于被处理体表面上的有机膜层的处理方法。
背景技术
在形成半导体集成电路配线时，具有例如形成配线用接触孔或接触槽的工序。在这些工序中，在含有例如硅氧化物等的绝缘膜层上形成保护膜层和防反射膜层，再用光刻技术形成接触孔或接触槽的图案，然后，使用等离子体处理装置根据它们各自的形状进行蚀刻，形成接触孔和接触槽。此后，使用同一个等离子体处理装置或其它等离子体处理装置施行灰化处理，以除去保护膜层。
例如，图5A和图5B表示现有的蚀刻工艺。如图5A所示，在芯片的硅层101上，由上层至下层，形成光致抗蚀膜层(PR膜层)102、防反射膜层(BARC(BOTTOM ANTI REFLECTION COATING)层)103、硅氧化物膜层(SiO2膜层)104和硅氮氧化物膜层(SiON膜层)105，再于SiO2膜层104和SiON膜层105上利用蚀刻形成接触孔106。在将如图5A所示的PR膜层102进行灰化处理时，如该图所示，利用灰化除去SiO2膜层104上的PR膜层102(包括BARC层103)。在这种现有技术的处理中，将例如经过表面钝化处理的铝制处理室或氧化铝制处理室用作等离子体处理装置的真空处理容器(处理室)。
另一方面，还有当处理室的材料受到等离子体的损害随时间产生颗粒的问题。特别是在铝制或氧化铝制等处理室材料中含铝时，当使用含氟气体进行蚀刻时，就会产生氟化铝颗粒。因此，最近使用在处理室内表面喷镀例如氧化钇(Y2O3)等陶瓷材料使得耐等离子体性得到提高的处理室，以尽可能延长处理室的定期清理周期。
但是，可以看到，当在喷镀了陶瓷——例如喷镀了氧化钇——的处理室内用预定的蚀刻气体进行蚀刻时，如图5A所示，在SiO2膜层104上形成接触孔106，然后在该处理室中使用例如氧气在预定压力下(例如200mTorr)进行灰化、如图5B所示地除去PR膜层102时，在灰化后的SiO2膜层104的表面，特别是在接触孔106的周边会因蚀刻产生异常的凹坑状凹陷(下文简称为“凹坑”)107。
本发明目的就是为了解决上述问题而提供一种处理方法，它在为提高耐等离子体性而喷镀了含有氧化钇等金属成份的陶瓷的真空容器内实施灰化，从有机膜层的下层膜层上除去有机膜层时，能够极力抑制因异常蚀刻而产生的凹坑。
发明内容
为实现上述目的，本发明的权利要求1中所述的处理方法是一种在真空处理容器中产生处理气体的等离子体，以除去形成在被处理体表面上的有机膜层的处理方法，其特征在于，具有：在第一压力下除去上述有机膜层的工序；和使用与该工序相同的处理气体，在高于第一压力的第二压力下除去上述有机膜层的工序。
本发明的权利要求2所述的处理方法的特征在于，上述第一压力设在100mTorr以下。
本发明的权利要求3所述的处理方法的特征在于，由上述第一压力导致的上述有机膜层的过剩处理率设定在15％以下。
本发明的权利要求4所述的处理方法的特征在于，由第一压力导致的上述有机膜层的过剩处理率和由第二压力导致的上述有机膜层的过剩处理率之和设定在100％以下。
本发明的权利要求5所述的处理方法的特征在于，使用至少含有氧气的气体作为上述处理气体。
本发明的权利要求6所述的处理方法的特征在于，使用氧气作为上述处理气体。
本发明的权利要求7所述的处理方法的特征在于，使用氮氧混合气作为上述处理气体。
本发明的权利要求8所述的处理方法的特征在于，使用至少含N或H其中任一方的气体作为处理气体。
本发明的权利要求9所述的处理方法的特征在于，在上述真空处理容器内与上述等离子体接触的部分含有金属成份。
本发明的权利要求10所述的处理方法的特征在于，上述金属成份为钇。
本发明的权利要求11所述的处理方法的特征在于，含有上述金属成份的部分为氧化钇。
本发明的权利要求12所述的处理方法的特征在于，上述有机膜层是保护层。
本发明的权利要求13所述的处理方法的特征在于，在上述有机膜层的下面形成有硅氧化物膜层。
本发明的权利要求14所述的处理方法的特征在于，上述硅氧化物膜层是含碳的硅氧化物膜层、含氟的硅氧化物膜层、含氢的硅氧化物膜层中的任一种。
本发明的权利要求15所述的处理方法的特征在于，上述有机膜层的下面形成有氮化硅膜层、多晶硅膜层、金属膜层中的任一种。
本发明的权利要求16所述的处理方法的特征在于，这种在真空处理容器中产生处理气体的等离子体，以除去形成在被处理体表面上的有机膜层的处理方法，具有在100mTorr以下的压力下除去上述有机膜层的工序。
本发明的权利要求17所述的处理方法的特征在于，上述有机膜层的过剩处理率设定在15％以下。
本发明的权利要求18所述的处理方法的特征在于，使用至少含有氧气的气体作为上述处理气体。
本发明的权利要求19所述的处理方法的特征在于，使用氧气作为上述处理气体。
本发明的权利要求20所述的处理方法的特征在于，使用氮氧混合气作为上述处理气体。
本发明的权利要求21所述的处理方法的特征在于，使用至少含N或H其中任一方的气体作为上述处理气体。
本发明的权利要求22所述的处理方法的特征在于，在上述真空处理容器内与上述等离子体接触的部分含有金属成份。
本发明的权利要求23所述的处理方法的特征在于，上述金属成份为钇。
本发明的权利要求24所述的处理方法的特征在于，含有上述金属成份的部分为氧化钇。
本发明的权利要求25所述的处理方法的特征在于，上述有机膜层是保护层。
本发明的权利要求26所述的处理方法的特征在于，在上述有机膜层的下面形成有硅氧化物膜层。
本发明的权利要求27所述的处理方法的特征在于，上述硅氧化物膜层是含碳的硅氧化物膜层、含氟的硅氧化物膜层、含氢的硅氧化物膜层中的任一种。
本发明的权利要求28所述的处理方法的特征在于，上述有机膜层的下面形成氮化硅膜层、多晶硅膜层、金属膜层中的任一种。
附图说明
图1是本发明的处理方法中所用的磁控管RIE型蚀刻处理装置的结构示意图；
图2A、图2B、图2C是使用如图1所示的蚀刻处理装置形成接触孔的工序的剖面示意图；
图3A、图3B是使用如图1所示的蚀刻处理装置，利用本发明的处理方法对PR膜层施行灰化处理的工序的剖面示意图；
图4A、图4B是用于说明由图2A、图2B、图2C和图3A、图3B中所示工序形成的接触孔的肩台损失(shoulder loss)的示意图。
图5A、图5B是使用图1所示蚀刻处理装置，按照现有处理方法进行PR膜层灰化的工序的剖面示意图。
具体实施方式
下面根据图1～图4B所示的实施方式说明本发明。
图1表示实施本发明的处理方法时所用的磁控管RIE型蚀刻处理装置(以下简称为“处理装置”)的剖面图。该处理装置如图1所示，包括：内面经过氧化钇喷镀的铝制处理室1；由绝缘材料2A支撑配置在该处理室1内的下部电极2，使之能够升降的氧化铝制支持体3；和配置在该支持体3的上方且供给处理气体并兼作上部电极的喷淋头4(下文，根据需要也称为“上部电极”)。
上述处理室1的形状为，上部为小室径的上室1A，下部为大室径的下室1B。上室1A由偶极化磁体5包围。该偶极化磁体5收容在由多块各向异性的柱状磁块连成环状的磁体形成的壳体内，在上室1A中形成总体方向一致的水平磁场。在下室1B的上部形成有用于搬出搬入芯片的出入口，该出入口处设有闸阀6。且经匹配器7A使下部电极2与13.56MHz的高频电源7相连，由该高频电源7给下部电极2施加预定的高频功率，在上室1A内和上部电极4之间，形成垂直方向的电场。因此，在上室1A内，由高频电源7产生的电场和由偶极化磁体5产生的水平磁场通过处理气体发生磁控管放电，产生供给到上室1A内的处理气体的等离子体。
在上述下部电极2的上面设有静电卡盘8，该静电卡盘8的电极板8A与高压直流电源9连接。因此，在高真空度下，由高压直流电源9向电极板8A施加高电压，由静电卡盘8利用静电吸附芯片W。在该下部电极2的外围，设有单晶硅制聚焦环10，将在上室1A内生成的等离子体收集到芯片W上。在聚焦环10的下侧，设有安装在支持体3上部的排气环11。在该排气环11上，沿整圈等间隔地形成有多个孔，使上室1A内的气体经这些孔排向下室1B。
利用滚珠丝杠机构12和波纹管13使上述支持体3能在上室1A和下室1B之间升降。因此，在将芯片W供给到下部电极2上时，利用滚珠丝杠机构12使下部电极2与支持体3一起下降至下室1B，打开闸阀6，经未图示的输送机构将芯片W送至下部电极2。而在处理芯片W时，利用滚珠丝杠机构12使下部电极2与支持体3一起上升，将下部电极2和喷淋头4之间的间隙设定为适于处理芯片W的距离。并且，在下部电极2的内部，形成有与冷媒管14相连的冷媒管路2B，冷媒通过冷媒管14在冷媒管路2B内形成循环，将芯片W调节至预定温度。而且，在支持体3、绝缘材料2A、下部电极2和静电卡盘8上分别形成有气体通路2C，由气体导入机构15经气管15A在静电卡盘8和芯片W之间的间隙中以预定的压力供给例如氦气作为背侧气体(backside gas)，利用氦气提高静电卡盘8和芯片W之间的传热性。另外，16为波纹管罩。
在上述喷淋头4的上面形成气体导入部4A，该气体导入部4A经配管17连接供气系统18。供气系统18具有：CF4气供给源18A、C4F8气供给源18B、CH2F2气供给源18C、氧(O2)气供给源18D、氩(Ar)气供给源18E和CO气供给源18F。这些气体供给源18A、18B、18C、18D、18E和18F根据芯片W的不同处理阶段，分别经阀门18G、18H、18I、18J、18K、18L以及质量流量计18M、18N、18O、18P、18Q、18R，以预定的流量适当选择气体将单一气体或多种气体供至喷淋头4，当选择多种气体时，调节混合气体，使之在喷淋头4的内部具有预定混合比。在喷淋头4的下表面，遍布整个面地均匀设有多个孔4B，经这些孔4B由喷淋头4向上室1A内供给混合气体，以作为处理气体。另外，图1中，1C为排气管，19为由与排气管1C相连的真空泵等构成的排气机构。
下面，参照图2A～图4B说明使用上述处理装置的本发明处理方法的实施方式。图2A～图2C用于说明接触孔形成工序，图3A、图3B用于说明光致抗蚀膜层(PR膜层)的灰化工序，图4A、图4B用于说明接触孔肩台部。
首先，参照图2A～图2C说明使用上述处理装置形成接触孔的工序。在用于该工序的芯片的硅层201上，在此前的工序中，如图2A所示，由上至下形成PR膜层202、防反射膜层(BARC层)203、硅氧化物膜层(SiO2膜层)204和硅氮氧化物膜层(SiON膜层)205，另外，在PR膜层202上，利用光刻技术形成接触孔的图案206。
在形成接触孔时，在现有的已知条件下，如图2A～图2C所示，使用上述处理装置对芯片W进行蚀刻，形成接触孔。首先，通过蚀刻除去BARC层203。即，打开与供气系统18的CF4气供给源18A、氧气供给源18D和氩气供给源18E相应的阀门18G、18J和18K，将这些气体供给源与上部电极4连接，同时，用质量流量计18M、18P和18Q分别设定气体CF4、氧气和氩气的流量(例如CF4/O2/Ar＝80/20/160sccm)，将该处理气体供给上部电极4。并且，通过排气机构19将处理室1内的压力设为例如40mTorr。在该状态下，当给下部电极2施加例如1500W的高频功率时，则在下部电极2和上部电极4之间产生CF4气、氧气和氩气的混合气体的等离子体，由该等离子体对BARC层203进行蚀刻，以将其去掉(参照图2B)。
当BARC层203的蚀刻结束后，排掉残留气体，更换处理气体，在SiO2膜层204上形成接触孔。按照同上所述的要点，将供气系统18的C4F8气供给源18B、氧气供给源18D和氩气供给源18E连接至上部电极4，分别设定这些处理气体的流量(例如C4F8/O2/Ar＝6/3/500sccm)，同时，将处理室1内的压力设定在例如60mTorr。在该状态下，给下部电极2施加例如1500W的高频功率，由C4F8气、氧气和氩气的混合气体的等离子体对SiO2膜层204进行蚀刻，形成接触孔207(参照图2C)。
当SiO2膜层204蚀刻结束后，排掉残留气体，更换处理气体，进行SiO2膜层204的过量蚀刻。在此，按照同上所述的要点，将C4F8气供给源18B、CO气供给源18F和氩气供给源18E连接至上部电极4，分别设定这些处理气体的流量(例如C4F8/CO/Ar＝12/360/280sccm)，同时，将处理室1内的压力设定在例如45mTorr。在该状态下，给下部电极2施加例如1500W的高频功率，则产生C4F8气、CO气和氩气的混合气体的等离子体，对SiO2膜层204进行过量蚀刻。在该阶段下，在SiON膜层205上等处，粘着有蚀刻残渣。
在此，转换处理气体，通过蚀刻除去SiON膜层205上等处的蚀刻残渣。此时，按照同上所述的要点，将氧气供给源18D和氩气供给源18E连接至上部电极4，分别设定这些处理气体流量(例如O2/Ar＝20/100sccm)，同时，将处理室1内的压力设定在例如40mTorr。在该状态下，给下部电极2施加例如500W的高频功率，由氩氧混合气的等离子体经短时间蚀刻除去SiON膜层205上的堆积物。
在除去SiON膜层205上的堆积物后，排掉残留气体，更换处理气体，进行SiON层205的蚀刻。在此，按照同上所述的要点，将CH2F2气供给源18C、氧气供给源18D和氩气供给源18E连接至上部电极4，分别设定这些处理气体的流量(例如CH2F2/O2/Ar＝20/10/100sccm)，同时，将处理室1内的压力设定在例如80mTorr。在该状态下，给下部电极2施加例如500W的高频功率，由CH2F2气、氧气和氩气的混合气体的等离子体通过蚀刻除去如图2C所示的SiON膜层205，形成如图3A所示的接触孔207。
在形成接触孔后，排掉残留气体，更换处理气体，在该处理室1内将由本发明处理方法得到的PR膜层202灰化。在此，按照同上所述的要点，将氧气供给源18D连接至上部电极4，将氧气的压力和流量分别设定在实施本发明的处理方法时所必需的预定值。在该状态下，给下部电极2施加例如300W的高频功率，由氧气的等离子体使PR膜层202灰化，将其完全除去，从而由图3A所示状态变成图3C所示状态。在本实施方式中仅使用氧气作为处理气体，但也可以使用氧气与其它气体例如氮气的混合气体，或者至少含有N或H其中任一方的气体，例如可单独使用氨气或氮氢混合气作为处理气体。重要之处在于，只要能使PR膜层202灰化的气体即可。
在本发明的处理方法中，优选为以两个阶段对PR膜层202进行灰化。即，本发明的处理方法由使用氧气在第一压力下进行PR膜层202灰化的第一工序和使用氧气在高于第一压力的第二压力下进行PR膜层202灰化的第二工序组成。第一压力优选为远低于现有压力(例如200mTorr)的100mTorr以下，更优选为50～20mTorr。由于第一压力设定在100mTorr以下，所以，即使因处理室1内的氧化钇喷镀部分对PR膜层202造成氧化钇金属污染时，也能防止起因于钇的异常蚀刻，防止在接触孔207的周围产生凹坑，除去PR膜层202。当第一压力超过100mTorr时，因钇污染有在接触孔206的周围产生凹坑的趋势，而当第一压力过低时，即使能防止形成凹坑，但也有如图4A所示的肩台损失207A增大的趋势。
上述肩台损失207A的定量定义如下：即，如图4B所示，起点为接触孔207的侧壁的延长线为L1，起点为接触孔207的开口端的延长线为L2，将这两条延长线L1、L2所成角(约为90°)的角平分线设为L3。当将该角平分线L3与肩台的交点设为C时，则两延长线L1、L2的交点与交点C之间的角平分线L3的长度δ即为肩台损失207A的大小。因此，如上所述，接触孔207优选为肩台损失越小越好。
并且，为抑制肩台损失，第二压力优选为高压，例如超过100mTorr的压力，更优选为200～300mTorr。由第一压力向第二压力转换的时刻优选为由第一压力使PR膜层202被100％灰化(下文称为临界灰化点r)的时刻，以抑制肩台损失207A。过量蚀刻的时刻可由现有的已知的终点检测装置(未图示)通过检测CO2等等离子体活性种的特定波长变化来判断。当在第一压力(100mTorr以下)下产生临界灰化前转换至第二压力时，就有可能产生凹坑，所以不予选用。
而且，优选为由第一压力使PR膜层202的过剩处理率在15％以下，更优选为0～10％。PR膜层202的过剩处理率是指，将PR膜层202的过量灰化量除以PR膜层202的膜厚得到的百分比。当该过剩处理率超过15％时，肩台损失207A大，所以不予选用。且优选为由第一压力产生的PR膜层202的过剩处理率与由第二压力产生的PR膜层202的过剩处理率之和在100％以下，更优选为50～100％。当该总和值超过100％时，肩台损失207A大，所以不予选用。
且可推知，凹坑的产生除与氧气压力有关之外，还与氧气的滞留时间——即氧气在处理室1内的滞留时间——有关。而且，已经得到证实的现象是：氧气在第一压力(100mTorr以下的压力)时的滞留时间越长，越有利于防止产生凹坑，而在第二压力(超过100mTorr)时则刚好相反，即，滞留时间越短，越有利于防止产生凹坑。并且，还证实了当延长氧气在第一压力时的滞留时间时肩台损失变大的现象。滞留时间(τ)可由下式①求得：
        τ＝V/S＝pV/Q(毫秒)                 ①
在此，V为芯片面积乘以上下两电极之间的间隙尺寸而得到的容积(L)，S为排气机构19的排气速度(L/s)，p为处理室内的压力(Torr)，Q为气体总流量(sccm)。另外1Torr·L/s＝79.05sccm
而且，PR膜层202的灰化和过量灰化还可就在第一压力下，即在100mTorr以下的压力下进行。此时就可防止在接触孔207的周围产生凹坑。但当氧气的滞留时间延长时，如上所述，有使接触孔207的肩台损失增大的趋势。
如上所述，按照本实施方式，当在内表面实施了氧化钇喷镀等陶瓷喷镀的处理室1内诱生等离子体，以除去形成于芯片W的表面上的PR膜层202时，用氧气作为处理气体，在第一压力下——例如100mTorr以下的压力下——除去PR膜层202，然后继续使用氧气，在高于第一压力的第二压力下——例如超过100mTorr的压力下——除去PR膜层202，因此，在为提高耐等离子体性而实施氧化钇喷镀等含有金属成份的陶瓷喷镀的处理室1内，在SiO2膜层204上形成接触孔207后，在施行灰化由SiO2膜层204除去保护膜层202时，可防止在SiO2膜层204上——特别是在接触孔207的周围——产生因异常蚀刻而形成的凹坑107(参照图5B)。
按照本实施方式，由于将因第一压力——例如100mTorr以下的压力——造成的PR膜层202的过剩处理率设定在15％以下，所以能够确实抑制接触孔207的肩台损失。并且，由于将因第一压力——例如在100mTorr以下的压力——造成的PR膜层202的过剩处理率和第二压力——例如超过100mTorr的压力——造成的PR膜层202的过剩处理率之和设定在100％以下，所以，在可防止产生凹坑的同时，还能抑制接触孔207的肩台损失207A。并且，即使省略在第二压力下的处理，将氧气压力设定在100mTorr以下，仅在该压力下除去PR膜层202，也能防止在接触孔207的周围产生凹坑。当处理室1内与氧气接触的部分含有金属成份——例如含有金属钇或氧化钇——时，能够防止在接触孔207的周围产生凹坑。而且，在SiO2膜层204上形成作为有机膜层的BARC层203和PR膜层202时，能够确实并以高精度形成接触孔207。
在本实施例中，将上述处理装置设定为如下的工艺条件，进行形成接触孔207的SiO2膜层204上的PR膜层202和BARC层203的灰化。此时，改变第一压力下的处理时间和第二压力下的处理时间，将由第一和第二压力造成的最终过量灰化量设定为340％。且PR膜层202和BARC层203的合计膜厚为780nm。并且，第一压力下的灰化率为936nm/min，第二压力下的灰化率为1140nm/min。
实施例1
在本实施例中，氧气的第一压力设定为20mTorr，在该压力下对PR膜层202和BARC层203进行50秒的灰化(临界灰化)，然后，将第二压力设定为200mTorr，在该压力下将PR膜层202和BARC层203进行2分19秒的灰化。结果，在接触孔207的周围不产生凹坑。此时接触孔207的肩台损失207A为30.4nm。
[工艺条件]
1.下部电极：13.56MHz，300W；
2.上下两电极之间的间隙尺寸：27mm；
3.在第一压力(20mTorr)下的氧气流量＝50sccm；
氧气的滞留时间＝26.8ms；
4.在第二压力(200mTorr)下的氧气流量＝900sccm；
氧气的滞留时间＝14.9ms；
5.T和W/B的温度：60℃/60℃；
在此，T为上部电极温度，W为处理室壁面温度，B为下部电极温度；
6.背侧气体压力(中间/周边)：7/40Torr。
实施例2
在本实施例中，将氧气在第一压力、第二压力以及各压力下的流量设定为与实施例1相同，在第一压力下对PR膜层202和BARC层203进行60秒的灰化以后，在第二压力下对PR膜层202和BARC层203进行2分11秒的灰化。结果，在接触孔207的周围没有产生凹坑。此时接触孔207的肩台损失207A为34.1nm，大于实施例1中的情况。
实施例3
在本实施例中，将氧气的第一压力、第二压力以及各压力下的流量设定为与实施例1相同，在第一压力下对PR膜层202和BARC层203进行40秒的灰化以后，在第二压力下对PR膜层202和BARC层203进行2分27秒的灰化。结果，尽管在接触孔207的周围产生了少许凹坑，但与现有技术相比，还是能极大程度地抑制凹坑的产生。且此时接触孔207的肩台损失207A为29.5nm，小于实施例1时的肩台损失。
实施例4
在本实施例中，将氧气的第一压力设定为20mTorr的低压，而氧气的流量与实施例1～3一样，设定为50sccm，只在20mTorr的压力下进行340％的过量灰化。结果，在接触孔207的周围没有产生凹坑。此时接触孔207的肩台损失207A为62nm，大于实施例1时的肩台损失。
实施例5
在本实施例中，除氧气流量变为150sccm以外，在同于实施例4的条件下进行灰化处理。此时的滞留时间为8.9ms。结果，在接触孔207的周围没有产生凹坑。而此时接触孔207的肩台损失207A是45nm，小于实施例4时的肩台损失。
实施例6
在本实施例中，除氧气流量改为250sccm之外，在同于实施例3的条件下进行灰化处理。此时的滞留时间为5.4ms。结果，在接触孔207的周围尽管有极少凹坑产生，但与现有技术相比，还是能极大程度地抑制凹坑的产生。而此时接触孔207的肩台损失207A为35.3nm，小于实施例4、5任一例时的肩台损失。
并且，当考虑到抑制凹坑的产生时，第一压力中的氧气滞留时间优选为5ms以上，更优选为10ms以上。且上述实施例中，第一压力设定为20mTorr，但已经确认，在60mTorr时也具有与上述实施例同样的抑制肩台损失的趋势。
比较例1
在本比较例中，用现有的处理方法对PR膜层202和BARC层203进行灰化。即，氧气压力设定为200mTorr，同时，氧气流量设定为900sccm，经3分钟处理进行340％的过量灰化。结果，在接触孔207的周围产生许多明显的深坑。但此时的接触孔207的肩台损失207A为18.8nm，比上述各实施例时的肩台损失都小。此时，对过量灰化30％、50％、100％和200％时的情况进行研究后，结果确认：过量灰化量越大，则凹坑发生就越显著。
比较例2
在本比较例中，除将比较例1的氧气流量设定为300mTorr以外，其它与比较例1一样地进行处理。此时氧气滞留时间为44.7ms。结果产生许多更深于比较例1的明显的凹坑。
另外，除上述各实施例和各比较例之外，在使用具有硅氧化物膜的金属污染评价用仿真芯片进行处理直至开始灰化之前，结果，在用于上述各实施例中的喷镀有氧化钇的处理室内进行处理时，仿真芯片表面的氧化钇污染大约为1011原子/cm2。在氧化钇污染约为1010原子/cm2时也确认产生了凹坑。另外，在没有喷镀氧化钇的处理室内使用同样的仿真芯片进行同样处理时，结果，氧化钇的污染在4.3×108原子/cm2(测定下限)以下。在没有喷镀氧化钇的处理室的情况下，与压力无关，不产生凹坑。
本发明人等根据上述各实施例和各比较例等，可在通过喷镀含有如氧化钇的金属成份的陶瓷而提高了耐等离子体性的处理室内利用灰化处理除去PR膜层后的凹坑的原因进行讨论的结果，得出以下推论。即，当对SiO2膜层104进行蚀刻时，在施行了作为喷镀了含金属成份陶瓷的喷镀了氧化钇的处理室内部，有可能有蚀刻副产物的堆积膜(deposition沉积物)。因此，在对PR膜层102进行灰化时，沉积物就随同氧化钇而落下并聚积在芯片上，该钇等金属成份就残留在除去PR膜层后的SiO2膜层104上，该部分受到选择性蚀刻而产生凹坑。因此，在如上所述的各个实施例中，作出改变氧气等处理气体等处理条件的变更而进行一系列处理的结果是，当处理气体的压力设定为低于现有技术(比较例)时，即使灰化时发生含钇的沉积物落到PR膜层上102的情况，也能防止产生凹坑。
另外，上述各实施例阐明了在PR膜层下形成SiO2膜层的情况，而这也适用于形成SiOC(含碳硅氧化物膜)层、SiOF(含氟硅氧化物膜)层、SiOH(含氢硅氧化物膜)层和SiN(氮化硅膜)层、多晶硅膜层、金属膜层等时。
且，本发明不受上述实施方式的任何限制。例如，本发明也能适用于对上部电极等其它处理室内部件喷镀氧化钇时的情况。重要的是，在含有金属成份的真空处理容器内，在与等离子体接触的部分除去形成于被处理体表面上的PR膜层等有机膜层时，只要将至少含有氧气的处理气体的压力设定在远低于现有技术的压力(例如200mTorr)下的低压下即可，这样的发明也包括在本发明内。
按照本发明能够提供使得在为提高耐等离子体性而进行了氧化钇喷镀等含有金属成份的陶瓷喷镀的真空处理容器内进行灰化，从而能够极大地抑制当由有机膜层的下层膜层除去有机膜层时因异常蚀刻在下层膜层上造成的凹坑。

Claims (28)

1.一种处理方法，它在真空处理容器内产生处理气体的等离子体，以除去形成在被处理体表面上的有机膜层，其特征在于，具有：
在第一压力下除去所述有机膜层的工序；和
使用与该工序相同的处理气体，在高于所述第一压力的第二压力下除去所述有机膜层的工序。
2.如权利要求1所述的处理方法，其特征在于，所述第一压力设在100mTorr以下。
3.如权利要求1所述的处理方法，其特征在于，由所述第一压力导致的所述有机膜层的过剩处理率设定在15％以下。
4.如权利要求1所述的处理方法，其特征在于，由所述第一压力导致的所述有机膜层的过剩处理率和由第二压力导致的所述有机膜层的过剩处理率之和设定在100％以下。
5.如权利要求1所述的处理方法，其特征在于，使用至少含有氧气的气体作为所述处理气体。
6.如权利要求5所述的处理方法，其特征在于，使用氧气作为所述处理气体。
7.如权利要求5所述的处理方法，其特征在于，使用氮氧混合气体作为所述处理气体。
8.如权利要求1所述的处理方法，其特征在于，使用至少含N或H其中任一方的气体作为所述处理气体。
9.如权利要求1所述的处理方法，其特征在于，在所述真空处理容器内与所述等离子体接触的部分含有金属成份。
10.如权利要求9所述的处理方法，其特征在于，所述金属成份为钇。
11.如权利要求9所述的处理方法，其特征在于，含有所述金属成份的部分为氧化钇。
12.如权利要求1所述的处理方法，其特征在于，所述有机膜层为保护层。
13.如权利要求1所述的处理方法，其特征在于，在所述有机膜层的下面形成有硅氧化物膜层。
14.如权利要求13所述的处理方法，其特征在于，所述硅氧化物膜层是含碳硅氧化物膜层、含氟硅氧化物膜层、含氢硅氧化物膜层中的任一种。
15.如权利要求1所述的处理方法，其特征在于，在所述有机膜层的下面形成有氮化硅膜层、多晶硅膜层、金属膜层中任一种。
16.一种处理方法，它在真空处理容器内产生处理气体的等离子体，以除去形成在被处理体表面上的有机膜层，其特征在于，具有在100mTorr以下的压力下除去所述有机膜层的工序。
17.如权利要求16所述的处理方法，其特征在于，所述有机膜层的过剩处理率设定在15％以下。
18.如权利要求16所述的处理方法，其特征在于，使用至少含有氧气的气体作为所述处理气体。
19.如权利要求18所述的处理方法，其特征在于，使用氧气体作为所述处理气体。
20.如权利要求18所述的处理方法，其特征在于，使用氮氧混合气作为所述处理气体。
21.如权利要求16所述的处理方法，其特征在于，使用至少含N或H其中任一方的气体作为所述处理气体。
22.如权利要求16所述的处理方法，其特征在于，在所述真空处理容器内与所述等离子体接触的部分含有金属成份。
23.如权利要求22所述的处理方法，其特征在于，所述金属成份为钇。
24.如权利要求22所述的处理方法，其特征在于，含有所述金属成份的部分为氧化钇。
25.如权利要求16所述的处理方法，其特征在于，所述有机膜层为保护层。
26.如权利要求16所述的处理方法，其特征在于，在所述有机膜层的下面形成有硅氧化物膜层。
27.如权利要求26所述的处理方法，其特征在于，所述硅氧化物膜层是含碳硅氧化物膜层、含氟硅氧化物膜层、含氢硅氧化物膜层中的任一种。
28.如权利要求16中所述的处理方法，其特征在于，所述有机膜层的下面形成有氮化硅膜层、多晶硅膜层、金属膜层中的任一种。
CNB028190424A 2001-09-26 2002-09-06 处理方法 Expired - Fee Related CN100349268C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001295187A JP4838464B2 (ja) 2001-09-26 2001-09-26 処理方法
JP295187/2001 2001-09-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100861848A Division CN100477111C (zh) 2001-09-26 2002-09-06 处理方法

Publications (2)

Publication Number Publication Date
CN1561540A true CN1561540A (zh) 2005-01-05
CN100349268C CN100349268C (zh) 2007-11-14

Family

ID=19116663

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB028190424A Expired - Fee Related CN100349268C (zh) 2001-09-26 2002-09-06 处理方法
CNB2007100861848A Expired - Fee Related CN100477111C (zh) 2001-09-26 2002-09-06 处理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2007100861848A Expired - Fee Related CN100477111C (zh) 2001-09-26 2002-09-06 处理方法

Country Status (5)

Country Link
US (2) US7297635B2 (zh)
JP (1) JP4838464B2 (zh)
CN (2) CN100349268C (zh)
TW (1) TW561546B (zh)
WO (1) WO2003030238A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103668081A (zh) * 2013-12-09 2014-03-26 京东方科技集团股份有限公司 一种晶振片清理设备
CN105374742A (zh) * 2014-09-02 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4838464B2 (ja) * 2001-09-26 2011-12-14 東京エレクトロン株式会社 処理方法
JP4209277B2 (ja) * 2003-07-24 2009-01-14 コバレントマテリアル株式会社 プラズマ耐食性溶射部材の製造方法
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
KR100680502B1 (ko) * 2005-09-21 2007-02-08 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7976641B1 (en) * 2005-09-30 2011-07-12 Lam Research Corporation Extending storage time of removed plasma chamber components prior to cleaning thereof
JP4559973B2 (ja) * 2006-01-13 2010-10-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4948278B2 (ja) * 2006-08-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7740768B1 (en) * 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
JP4160104B1 (ja) * 2007-08-16 2008-10-01 株式会社アルバック アッシング装置
US8591661B2 (en) * 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
KR101770008B1 (ko) 2009-12-11 2017-08-21 노벨러스 시스템즈, 인코포레이티드 고주입량 주입 박리 전에 실리콘을 보호하기 위한 개선된 패시베이션 공정
WO2011141761A1 (en) 2010-05-13 2011-11-17 Nokia Corporation Method and apparatus for providing context sensing and fusion
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
WO2024058135A1 (ja) * 2022-09-13 2024-03-21 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63216346A (ja) 1987-03-04 1988-09-08 Matsushita Electric Ind Co Ltd 有機物のエツチング方法
JP3318241B2 (ja) 1997-09-19 2002-08-26 富士通株式会社 アッシング方法
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
US6325861B1 (en) * 1998-09-18 2001-12-04 Applied Materials, Inc. Method for etching and cleaning a substrate
US6277733B1 (en) * 1998-10-05 2001-08-21 Texas Instruments Incorporated Oxygen-free, dry plasma process for polymer removal
US6383964B1 (en) * 1998-11-27 2002-05-07 Kyocera Corporation Ceramic member resistant to halogen-plasma corrosion
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process
JP2001085411A (ja) * 1999-09-16 2001-03-30 Matsushita Electric Ind Co Ltd 真空処理方法
JP3348706B2 (ja) * 1999-09-29 2002-11-20 日本電気株式会社 半導体装置の製造方法
JP4523094B2 (ja) * 1999-10-19 2010-08-11 東京エレクトロン株式会社 プラズマ処理方法
TW514996B (en) * 1999-12-10 2002-12-21 Tokyo Electron Ltd Processing apparatus with a chamber having therein a high-corrosion-resistant sprayed film
US6554004B1 (en) * 2000-11-07 2003-04-29 Motorola, Inc. Method for removing etch residue resulting from a process for forming a via
JP4838464B2 (ja) * 2001-09-26 2011-12-14 東京エレクトロン株式会社 処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103668081A (zh) * 2013-12-09 2014-03-26 京东方科技集团股份有限公司 一种晶振片清理设备
CN105374742A (zh) * 2014-09-02 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105374742B (zh) * 2014-09-02 2019-03-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
WO2003030238A1 (fr) 2003-04-10
TW561546B (en) 2003-11-11
JP2003100719A (ja) 2003-04-04
CN101026097A (zh) 2007-08-29
US20040259356A1 (en) 2004-12-23
CN100477111C (zh) 2009-04-08
CN100349268C (zh) 2007-11-14
JP4838464B2 (ja) 2011-12-14
US20070298617A1 (en) 2007-12-27
US7297635B2 (en) 2007-11-20

Similar Documents

Publication Publication Date Title
CN1561540A (zh) 处理方法
KR102627546B1 (ko) 이방성 텅스텐 에칭을 위한 방법 및 장치
US10283615B2 (en) Ultrahigh selective polysilicon etch with high throughput
EP3038142A1 (en) Selective nitride etch
CN1286153C (zh) 一种用于蚀刻晶片的电介质层的方法
US8435419B2 (en) Methods of processing substrates having metal materials
CN1664995A (zh) 等离子体处理方法和等离子体处理装置
CN101214487B (zh) 一种半导体刻蚀设备腔室的清洗方法
US10020184B2 (en) Method for cleaning substrate
CN1287430C (zh) 干蚀刻方法
CN1524287A (zh) 用于蚀刻有机低k材料的特殊化学工艺
TWI727992B (zh) 具有高產能之超高選擇性多晶矽蝕刻
CN101064244A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN101030530A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN100485883C (zh) 等离子体灰化方法
CN1276479C (zh) Si蚀刻方法及蚀刻装置
CN1787183A (zh) 等离子体蚀刻方法
CN100352014C (zh) 蚀刻方法
CN1839218A (zh) 用于沉积具有可调节的性质的材料的方法和装置
CN100367469C (zh) 等离子体蚀刻方法
CN1551307A (zh) 半导体器件的制造方法和等离子体蚀刻装置的清洁方法
US20110303639A1 (en) Methods for processing substrates having metal hard masks
CN1832105A (zh) 微细图案形成方法
CN1519889A (zh) 半导体装置的制造设备的清洁方法
CN1941279A (zh) 使用h2o等离子体和h2o蒸气释放电荷的方法及其应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071114

Termination date: 20200906

CF01 Termination of patent right due to non-payment of annual fee