CN100367469C - 等离子体蚀刻方法 - Google Patents

等离子体蚀刻方法 Download PDF

Info

Publication number
CN100367469C
CN100367469C CNB038068966A CN03806896A CN100367469C CN 100367469 C CN100367469 C CN 100367469C CN B038068966 A CNB038068966 A CN B038068966A CN 03806896 A CN03806896 A CN 03806896A CN 100367469 C CN100367469 C CN 100367469C
Authority
CN
China
Prior art keywords
plasma
container handling
etching
film
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038068966A
Other languages
English (en)
Other versions
CN1643665A (zh
Inventor
小林典之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1643665A publication Critical patent/CN1643665A/zh
Application granted granted Critical
Publication of CN100367469C publication Critical patent/CN100367469C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供了一种可抑制蚀刻停止现象，而且在蚀刻孔内不产生沉积的等离子体蚀刻方法。使包含导入处理容器内的CxFy(x≥2)和CF4的气体等离子体化。通过在该膜上的金属化合物的掩模开口图形，对该处理容器内的被处理体W中的膜进行等离子体蚀刻。

Description

等离子体蚀刻方法
技术领域
本发明涉及在半导体设备的制造工序中形成的等离子体蚀刻方法。
背景技术
先前，作为在通过光致抗蚀剂的开口图形、对被处理基板中的SIO2膜进行等离子体蚀刻之际的蚀刻气体，使用以碳氟化合物为主体的气体。
但是，使用以碳氟化合物为主体的气体，在进行蚀刻的同时，副产物堆积在孔内，蚀刻速率减小，最终蚀刻停止，引起所谓蚀刻停止现象。这种蚀刻停止在孔径为亚微细粒数量级那样小时显著，不能与近年来微细加工的要求相对应。
为了消除这种蚀刻停止现象，曾试图在蚀刻气体中添加氧，使孔内副产物难于生成。
然而，最近大多使用以金属或金属氮化物作为掩模的硬掩模蚀刻来代替光致抗蚀剂。当在以金属或金属氮化物作为掩模的SiO2的蚀刻中使用含有碳氟化合物和氧的气体时，在蚀刻孔内产生金属氧化物沉积的问题。这种沉积即使利用湿洗涤也不能除去。另外，使用含有Cl的气体进行等离子体处理，则可以除去沉积，但同时，硬掩模也被蚀刻。
发明内容
本发明是考虑上述问题而提出的，其目的是要提供一种可以抑制蚀刻停止现象，而且在蚀刻孔内不产生沉积的等离子体蚀刻方法。
为了解决上述问题的本发明的等离子体蚀刻方法，其特征为，使包含导入处理容器内的CxFy(x≥2)和CF4的气体等离子体化，通过在处理容器内的被处理体中的膜上的金属化合物的掩模开口图形，对该膜进行等离子体蚀刻。
上述金属化合物可以为金属氮化物。上述金属氮化合物可以为TiN，上述金属氮化合物也可以为TaN。
上述含有CXFY(x≥2)和CF4的气体还可包含N2。另外，上述气体还包含Ar。
上述被处理体中的膜可以为SiO2膜，上述被处理体中的膜也可以为SiC膜。进而，上述被处理体中的膜还可以为SiOC膜。这里，所谓SiOC指的是其主链由-Si-O-组成，侧链的一部以上具有甲基等有机官能基的、所谓有机类氧化硅。
上述气体CXFY(x≥2)可以为C4F6。在这种情况下，C4F6对上述气体CF4的流量比(C4F6流量/CF4的流量)优选为0.12-0.20。当超过0.20时，引起蚀刻停止，当小于0.12时，在孔内生成少量的沉积，作为蚀刻对象的膜对于掩模的选择比(膜的蚀刻速率/掩模的蚀刻速率)降低。上述气体CXFY(x≥2)可以为C4F8。Cw，上述气体CXFY(x≥2)也可以为C5F8。
本发明的等离子体蚀刻方法的特征还在于，使包含导入处理容器内的C4F6和N2的气体等离子体化，通过在处理容器内的被处理体中的SiO2膜上的金属化合物的掩模的开口图形，对该SiO2膜进行等离子体蚀刻。
另外，本发明的等离子体蚀刻方法的特征还在于，使包含导入处理容器内的C4F6和N2的气体等离子体化，通过在处理容器内的被处理体中的SiC膜上的金属化合物的掩模的开口图形，对该SiC膜进行等离子体蚀刻。
本发明的等离子体蚀刻方法的特征还在于，使包含导入处理容器内的C4F6和N2的气体等离子体化，通过在处理容器内的被处理体中的SiOC膜上的金属化合物的掩模的开口图形，对该SiOC膜进行等离子体蚀刻。
上述金属化合物可以为金属氮化物。上述金属氮化物可以为TiN，上述金属氮化物也可以为TaN。
附图说明
图1为本发明使用的等离子体蚀刻装置的大概的截面图；
图2为被处理体的蚀刻对象部分的截面示意图。
具体实施方式
以下，参照附图来说明本发明的实施例。
图1为表示本发明实施的等离子体蚀刻装置1的截面图。处理容器2为用金属，例如表面经过氧化处理的铝制成的。并且为了保证安全接地。在处理容器2内的底部上，通过绝缘体3设置起平行平板电极的下部电极作用的基座5。高通滤波器(HPF)6与在该基座5连接。在基座5上还设有静电卡盘11，在该卡盘上放置半导体晶片等的被处理体W。静电卡盘11作成在绝缘体之间插入电极12的结构，通过从与电极12连接的直流电源13施加直流电压，可静电吸附被处理体W。另外，以包围被处理体W的方式配置聚焦环15。该聚焦环15由Si或SiO2等制成，可提高蚀刻的均匀性。
另外，在基座5的上方，与基座5相对设置上部电极21。该上部电极21通过绝缘体22支承在处理容器2的上部，它由喷头状的电极板24和支承该电极板24的支承体25构成。
在支承体25的中心设置气体导入口26；气体供给管27、阀28、质量流量控制器29、和蚀刻气体供给源30顺序与该气体导入口26连接。从该蚀刻气体供给源30供给例如CxFy(x≥2)，CF4、N2或Ar等气体。CxFy(x≥2)为C4F6、C4F8、C5F8等。在使用C4F6的情况下，C4F6对于CF4的流量比(C4F6的流量/CF4的流量)优选为0.12-0.20。在使用C4F6的情况下，可以使用N2代替CF4。
另一方面，排气管31与处理容器2的底部连接，排气装置35与该排气管31连接。另外，在处理容器2的侧壁上设有闸阀32，可在相邻的负载锁存室(图中没有示出)之间输送被处理体W。
上部电极21和匹配器41连接，并通过低通滤波器(LPF)42和第一高频电源40连接。第二个高频电源50通过匹配器51与作为下部电极的基座5连接。
其次，说明利用上述等离子体蚀刻装置1，通过掩模的开口图形，对被处理体W中的SiO2膜进行等离子体蚀刻的工序。如图2所示，说明通过TiN掩模63的开口图形，对SiN膜61上形成的SiO2膜62进行等离子体蚀刻的情况。
打开闸阀32，将被处理体W搬入处理容器2内，放置在静电卡盘11上。其次，关闭闸阀32，利用排气装置35使处理容器2内减压后，打开阀28，从蚀刻气体供给源30供给上述蚀刻气体，例如由C4F6和CF4与Ar构成的蚀刻气体或由C4F6和N2与Ar构成的蚀刻气体。
在这个状态下，将高频电力从高频电源供给至上部电极21和作为下部电极的基座5，使蚀刻气体等离子体化，对被处理体W中的SiO2膜62进行蚀刻。另一方面，在将高频电力供给至上下电极的定时前后，将直流电压从直流电源13加在静电卡盘11内的电极12上，将被处理体W静电吸附在静电卡盘11上。
在蚀刻中，使用终点检测器(图中没有示出)检测规定的发光强度，根据该强度结束蚀刻。
本发明实施方式中，象这样通过含有CxFy(x≥2)和CF4的气体，或含有在使用C4F6作为CxFy的情况下代替CF4的N2的气体，可以通过TiN掩模63蚀刻SiO2膜62，由此，可以抑制蚀刻停止现象，形成在蚀刻孔内不产生沉积的孔。
另外，蚀刻对象不限于SiO2膜，特别是在SiO2、SiC、SiOC中至少一种的情况下，可以有效地发挥上述效果。另外，作为掩模使用TiN，但不是仅限于此，使用TaN也可以，使用其他的金属氮化物也可以。蚀刻装置的结构也不是仅限于图1的结构。
实施例
以下，说明本发明的实施例。
施加在上部电极上的高频电源的频率：60MHz，
施加在上部电极上的高频电力为：1000W，
施加在下部电极上的高频电源的频率：2MHz
施加在下部电极上的高频电力：800W
基座温度：40℃
处理容器内压力：6.65Pa(50mTorr)
蚀刻气体流量：
C4F6为0.018L/min(18sccm)，
CF4为0.1L/min(100sccm)
Ar为0.6L/min(600sccm).
在上述条件下，通过TiN掩模的开口图形，蚀刻图2所示的设置在硅晶片上的SiO2膜。
结果，在蚀刻孔内不产生沉积，没有蚀刻停止现象的发生。
另外，将在上述实施例的蚀刻气体中的C4F6变更为C5F8进行蚀刻时，同样，在蚀刻孔内不产生沉积，没有蚀刻停止现象的发生。
进而，将上述实施例的蚀刻气体中的CF4变更为N2，使流量为2倍的0.2L/min(200sccm)进行蚀刻时，也同样，在蚀刻孔中不产生沉积，没有蚀刻停止现象的发生。
如上所述，采用本发明，对用金属氮化物等金属化合物来图形化的SiO2膜等膜，利用含有CxFy(x≥2)和CF4的气体或含有C4F6和N2的气体的等离子体进行蚀刻，可以抑制蚀刻停止现象，可以形成在蚀刻孔内不产生沉积的孔。

Claims (18)

1.一种等离子体蚀刻方法，其特征为，
使包含导入处理容器内的CxFy、CF4、和N2的气体等离子体化，其中，x≥2，
通过在处理容器内的被处理体中的膜上的金属化合物的掩模的开口图形，对该处理容器内的被处理体中的膜进行等离子体蚀刻。
2.如权利要求1所述的等离子体蚀刻方法，其特征为，所述金属化合物为金属氮化物。
3.如权利要求2所述的等离子体蚀刻方法，其特征为，所述金属氮化物为TiN。
4.如权利要求2所述的等离子体蚀刻方法，其特征为，所述金属氮化物为TaN。
5.如权利要求1～4中任一项所述的等离子体蚀刻方法，其特征为，所述气体还包含Ar。
6.一种等离子体蚀刻方法，其特征为，
使包含导入处理容器内的CxFy和CF4的气体等离子体化，其中，x≥2，
通过在处理容器内的被处理体中的SiO2膜上的金属化合物的掩模的开口图形，对该处理容器内的被处理体中的SiO2膜进行等离子体蚀刻。
7.一种等离子体蚀刻方法，其特征为，
使包含导入处理容器内的CxFy和CF4的气体等离子体化，其中，x≥2，
通过在处理容器内的被处理体中的SiC膜上的金属化合物的掩模的开口图形，对该处理容器内的被处理体中的SiC膜进行等离子体蚀刻。
8.一种等离子体蚀刻方法，其特征为，
使包含导入处理容器内的CxFy和CF4的气体等离子体化，其中，x≥2，
通过在处理容器内的被处理体中的SiOC膜上的金属化合物的掩模的开口图形，对该处理容器内的被处理体中的SiOC膜进行等离子体蚀刻。
9.如权利要求6～8所述的等离子体蚀刻方法，其特征为，
所述CxFy为C4F6。
10.如权利要求9所述的等离子体蚀刻方法，其特征为，C4F6对所述气体CF4的流量比，即C4F6的流量/CF4的流量，为0.12～0.20。
11.如权利要求1～4，5～8中任一项所述的等离子体蚀刻方法，其特征为，所述气体CxFy为C4F8，其中，x≥2。
12.一种等离子体蚀刻方法，其特征为，
使包含导入处理容器内的C5F8和CF4的气体等离子体化，
通过在处理容器内的被处理体中的膜上的金属化合物的掩模的开口图形，对该处理容器内的被处理体中的膜进行等离子体蚀刻。
13.一种等离子体蚀刻方法，其特征为，
使包含导入处理容器内的C4F6和N2的气体等离子体化，
通过在处理容器内的被处理体中的SiO2膜上的金属化合物的掩模的开口图形，对该处理容器内的被处理体中的SiO2膜进行等离子体蚀刻。
14.一种等离子体蚀刻方法，其特征为，
使包含导入处理容器内的C4F6和N2的气体等离子体化，
通过在处理容器内的被处理体中的SiC膜上的金属化合物的掩模的开口图形，对该处理容器内的被处理体中的SiC膜进行等离子体蚀刻。
15.一种等离子体蚀刻方法，其特征为，
使包含导入处理容器内的C4F6和N2的气体等离子体化，
通过在处理容器内的被处理体中的SiOC膜上的金属化合物的掩模的开口图形，对该处理容器内的被处理体中的SiOC膜进行等离子体蚀刻。
16.如权利要求13～15中任一项所述的等离子体蚀刻方法，其特征为，所述金属化合物为金属氮化物。
17.如权利要求16所述的等离子体蚀刻方法，其特征为，所述金属氮化物为TiN。
18.如权利要求16所述的等离子体蚀刻方法，其特征为，所述金属氮化物为TaN。
CNB038068966A 2002-03-25 2003-03-07 等离子体蚀刻方法 Expired - Lifetime CN100367469C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP82716/2002 2002-03-25
JP2002082716A JP4176365B2 (ja) 2002-03-25 2002-03-25 プラズマエッチング方法
JP827162002 2002-03-25

Publications (2)

Publication Number Publication Date
CN1643665A CN1643665A (zh) 2005-07-20
CN100367469C true CN100367469C (zh) 2008-02-06

Family

ID=28449155

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038068966A Expired - Lifetime CN100367469C (zh) 2002-03-25 2003-03-07 等离子体蚀刻方法

Country Status (5)

Country Link
US (1) US20050161435A1 (zh)
JP (1) JP4176365B2 (zh)
CN (1) CN100367469C (zh)
TW (1) TW200305944A (zh)
WO (1) WO2003081655A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129282B2 (en) * 2006-07-19 2012-03-06 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP4948278B2 (ja) * 2006-08-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5982223B2 (ja) * 2012-08-27 2016-08-31 東京エレクトロン株式会社 プラズマ処理方法、及びプラズマ処理装置
JP2014220387A (ja) * 2013-05-08 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法
JP6284786B2 (ja) 2014-02-27 2018-02-28 東京エレクトロン株式会社 プラズマ処理装置のクリーニング方法
KR102224847B1 (ko) 2014-10-10 2021-03-08 삼성전자주식회사 반도체 소자의 제조방법
JP6529357B2 (ja) * 2015-06-23 2019-06-12 東京エレクトロン株式会社 エッチング方法
CN106356297B (zh) * 2015-07-16 2019-02-22 中微半导体设备(上海)有限公司 一种氮化钽TaN薄膜的刻蚀方法
US10854430B2 (en) 2016-11-30 2020-12-01 Tokyo Electron Limited Plasma etching method
JP7008474B2 (ja) * 2016-11-30 2022-01-25 東京エレクトロン株式会社 プラズマエッチング方法
JP6833657B2 (ja) 2017-11-07 2021-02-24 東京エレクトロン株式会社 基板をプラズマエッチングする方法
JP7195113B2 (ja) * 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150463A (ja) * 1998-11-16 2000-05-30 Canon Inc 有機層間絶縁膜のエッチング処理方法
JP2001007202A (ja) * 1999-06-22 2001-01-12 Sony Corp 半導体装置の製造方法
WO2001037314A1 (en) * 1999-11-15 2001-05-25 Lam Research Corporation Materials and gas chemistries for processing systems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300460A (en) * 1989-10-03 1994-04-05 Applied Materials, Inc. UHF/VHF plasma for use in forming integrated circuit structures on semiconductor wafers
US5468339A (en) * 1992-10-09 1995-11-21 Advanced Micro Devices, Inc. Plasma etch process
US5700740A (en) * 1996-03-25 1997-12-23 Taiwan Semiconductor Manufacturing Company Ltd Prevention of corrosion of aluminum interconnects by removing corrosion-inducing species
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
JPH11340321A (ja) * 1998-05-27 1999-12-10 Sony Corp 半導体装置およびその製造方法
US6007733A (en) * 1998-05-29 1999-12-28 Taiwan Semiconductor Manufacturing Company Hard masking method for forming oxygen containing plasma etchable layer
US6319822B1 (en) * 1998-10-01 2001-11-20 Taiwan Semiconductor Manufacturing Company Process for forming an integrated contact or via
JP4173307B2 (ja) * 1999-06-24 2008-10-29 株式会社ルネサステクノロジ 半導体集積回路の製造方法
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
JP2001274264A (ja) * 2000-03-24 2001-10-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6410424B1 (en) * 2001-04-19 2002-06-25 Taiwan Semiconductor Manufacturing Company Process flow to optimize profile of ultra small size photo resist free contact

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150463A (ja) * 1998-11-16 2000-05-30 Canon Inc 有機層間絶縁膜のエッチング処理方法
JP2001007202A (ja) * 1999-06-22 2001-01-12 Sony Corp 半導体装置の製造方法
WO2001037314A1 (en) * 1999-11-15 2001-05-25 Lam Research Corporation Materials and gas chemistries for processing systems

Also Published As

Publication number Publication date
JP2003282539A (ja) 2003-10-03
US20050161435A1 (en) 2005-07-28
WO2003081655A1 (fr) 2003-10-02
TW200305944A (en) 2003-11-01
TWI293480B (zh) 2008-02-11
CN1643665A (zh) 2005-07-20
JP4176365B2 (ja) 2008-11-05

Similar Documents

Publication Publication Date Title
JP5008691B2 (ja) プラズマ処理方法
TWI600083B (zh) Plasma etching method
TWI494996B (zh) 使基板穿孔側壁及其他深度蝕刻特徵結構光滑之後期蝕刻反應電漿研磨
US20070298617A1 (en) Processing method
CN100367469C (zh) 等离子体蚀刻方法
KR20010032030A (ko) 자체 세정가능한 에칭 공정
KR20020070255A (ko) 플라즈마 에칭 챔버에 대한 다단계 세정
JP5323306B2 (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US8177990B2 (en) Etching method, plasma processing system and storage medium
TWI789449B (zh) 基板之電漿蝕刻方法
TW201501202A (zh) 電漿蝕刻方法及電漿蝕刻裝置
TWI527113B (zh) A plasma etch method, a plasma etch apparatus, and a memory medium
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
KR101226274B1 (ko) 카본 하드마스크층 형성방법 및 이를 이용한 반도체소자의 패턴 형성방법
US20050009356A1 (en) Method of manufacturing semiconductor device and method of cleaning plasma etching apparatus used therefor
TWI689007B (zh) 蝕刻方法
US20030153193A1 (en) Etching method
JP4060450B2 (ja) ドライエッチング方法
JP2004006575A (ja) エッチング方法
JP2021028959A (ja) エッチング方法及び基板処理装置
WO2003081656A1 (fr) Procede de gravure par plasma
TW202044336A (zh) 基板處理方法及基板處理裝置
JP2002151468A (ja) ドライエッチング方法及び装置並びにゲート電極形成方法及び装置
JP2023552977A (ja) 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料
KR20060075792A (ko) 반도체 장치 제조용 식각 챔버의 시즈닝 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080206

CX01 Expiry of patent term