CN105374742A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN105374742A CN105374742A CN201410443233.9A CN201410443233A CN105374742A CN 105374742 A CN105374742 A CN 105374742A CN 201410443233 A CN201410443233 A CN 201410443233A CN 105374742 A CN105374742 A CN 105374742A
- Authority
- CN
- China
- Prior art keywords
- spin coating
- coating chamber
- hole
- chamber
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的形成方法,包括:提供基底,所述基底内形成有通孔;在所述基底表面、通孔底部和侧壁表面形成金属层;提供光刻处理腔室,所述光刻处理腔室内的压强与光刻处理腔室外的压强具有压强差,在所述光刻处理腔室内采用压强差光刻工艺,在部分金属层表面形成光刻胶层,所述光刻胶层封闭所述通孔,且所述通孔内具有气体;以所述光刻胶层为掩膜,刻蚀所述金属层直至暴露出基底表面,剩余的金属层为再分布层;去除所述光刻胶层。本发明提高形成的光刻胶层的质量,避免光刻胶层的厚度过薄或断裂,避免对通孔底部和侧壁表面的金属层造成不必要的刻蚀,提高形成的再分布层的质量,从而提高半导体结构的可靠性及电学性能。
Description
技术领域
本发明涉及半导体制作领域技术,特别涉及一种半导体结构的形成方法。
背景技术
随着半导体制作技术的飞速发展,半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能,半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高,半导体器件的特征尺寸(CD:CriticalDimension)越小。
三维集成电路(IC:IntegratedCircuit)是利用先进的芯片堆叠技术制备而成,其是将具不同功能的芯片堆叠成具有三维结构的集成电路。相较于二维结构的集成电路,三维集成电路的堆叠技术不仅可使三维集成电路信号传递路径缩短,还可以使三维集成电路的运行速度加快;简言之,三维集成电路的堆叠技术具有以下优点:满足半导体器件更高性能、更小尺寸、更低功耗以及更多功能的需求。
要实现三维集成电路的堆叠技术,硅通孔技术(TSV:TroughSiliconVia)是新一代使堆叠的芯片能够互连的技术,是目前热门的关键技术之一。TSV技术使得集成电路中芯片间的信号传递路径更短,因此三维集成电路的运行速度更快,且不存在堆叠芯片数目的限制。
TSV技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通,从而实现芯片之间互连的最新技术。与传统集成电路封装键合的叠加技术不同,TSV技术能够使芯片在三维方向堆叠的密度最大,外形尺寸最小,大大改善芯片速度和低功耗的性能,因此,TSV技术也被称为三维(3D)TSV技术。TSV技术的主要优势为:具有最小的尺寸和重量,将不同种类的技术集成到单个封装结构中,用短的垂直互连代替长的二维(2D)互连,降低寄生效应和功耗等。
然而,现有采用TSV技术形成的半导体结构的电学性能以及可靠性有待提高。
发明内容
本发明解决的问题,通孔内空气体积膨胀会造成通孔上方光刻胶层形貌变差,如何提高形成的光刻胶层的形貌,避免通孔底部和侧壁表面的金属层被刻蚀,提高再分布层的质量。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供基底,所述基底内形成有通孔;在所述基底表面、通孔底部和侧壁表面形成金属层;提供光刻处理腔室,所述光刻处理腔室内的压强与光刻处理腔室外的压强具有压强差;在所述光刻处理腔室内,采用压强差光刻工艺在部分金属层表面形成光刻胶层,所述光刻胶层封闭所述通孔,且所述通孔内具有气体;以所述光刻胶层为掩膜,刻蚀所述金属层直至暴露出基底表面,剩余的金属层为再分布层;在形成所述再分布层后,去除所述光刻胶层。
可选的,所述光刻处理腔室包括旋转涂覆腔室,且所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强。
可选的,所述压强差光刻工艺包括:在所述旋转涂覆腔室内,采用旋转涂覆工艺在金属层表面形成光刻胶膜,所述光刻胶膜封闭所述通孔,所述通孔内具有气体;对所述光刻胶膜进行烘烤处理;图形化所述光刻胶膜形成光刻胶层。
可选的,使所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强的方法为:旋转涂覆腔室内温度与旋转涂覆腔室外室温相同,减小所述旋转涂覆腔室内的气体密度,使所述气体密度小于旋转涂覆腔室外室温条件下的气体密度。
可选的,抽取所述旋转涂覆腔室内的气体,减小所述旋转涂覆腔室内的气体密度。
可选的,使所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强的方法为:所述旋转涂覆腔室内的气体密度与旋转涂覆腔室外室温条件下的气体密度相同,降低所述旋转涂覆腔室内的温度,使旋转涂覆腔室内的温度小于旋转涂覆腔室外的室温。
可选的,使所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强的方法为:减小所述旋转涂覆腔室内的气体密度,使所述气体密度小于旋转涂覆腔室外室温条件下的气体密度,降低所述旋转涂覆腔室内的温度,使旋转涂覆腔室内的温度小于旋转涂覆腔室外的室温。
可选的,在所述烘烤处理过程中,通孔内的气体体积膨胀。
可选的,所述烘烤处理包括前烘处理和后烘处理。
可选的,图形化所述光刻胶膜形成光刻胶层的工艺步骤包括:前烘处理、曝光处理、显影处理以及后烘处理。
可选的,所述光刻处理腔室包括烘烤处理腔室,且所述烘烤处理腔室内的压强大于烘烤处理腔室外的大气压强。
可选的,所述压强差光刻工艺包括:采用旋转涂覆工艺在所述金属层表面形成光刻胶膜,所述光刻胶膜封闭所述通孔,且所述通孔内具有气体;在所述烘烤处理腔室内,对所述光刻胶膜进行烘烤处理;图形化所述光刻胶膜形成光刻胶层。
可选的,使所述烘烤处理腔室内的压强大于烘烤处理腔室外的大气压强的方法为:增加所述烘烤处理腔室内的气体密度,使所述气体密度大于烘烤处理腔室外室温条件下的气体密度。
可选的,向所述烘烤处理腔室内通入N2、He、Ar或Ne,以增加所述烘烤处理腔室内的气体密度。
可选的,所述烘烤处理包括前烘处理以及后烘处理。
可选的,图形化所述光刻胶膜形成光刻胶层的工艺步骤包括:前烘处理、曝光处理、显影处理以及硬烘处理。
可选的,所述金属层的材料为Cu、Al、W或Ag。
可选的,采用湿法刻蚀工艺刻蚀所述金属层。
可选的,所述湿法刻蚀工艺的刻蚀液体包括硝酸、硫酸、双氧水、氟化铵以及去离子水的混合溶液,其中,硝酸与混合溶液的质量百分比小于10%,硫酸与混合溶液的质量百分比小于5%,双氧水与混合溶液的质量百分比小于8%,氟化铵与混合溶液的质量百分比小于5%。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的半导体结构的形成方法中,提供基底,所述基底内形成有通孔;在基底表面、通孔底部和侧壁表面形成金属层;提供光刻处理腔室,所述光刻处理腔室内的压强与光刻处理腔室外的压强具有压强差,在所述光刻处理腔室内,采用压强差光刻工艺,在部分金属层表面形成光刻胶层,所述光刻胶层封闭所述通孔,且所述通孔内具有气体。本发明中利用所述压强差抵消或克服通孔内的气体体积膨胀的问题,避免由于通孔内气体体积膨胀而造成的光刻胶层厚度过薄甚至断裂的问题,优化形成的光刻胶层的形貌,进而防止对通孔底部和侧壁表面的金属层造成不必要的刻蚀,提高形成的再分布层的质量,从而提高半导体结构的可靠性及电学性能。
进一步,光刻处理腔室包括旋转涂覆腔室,且旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强,所述旋转涂覆腔室内的压强较小,与现有技术相比,本发明在形成光刻胶膜之前通孔内气体密度更小,因此在旋转涂覆工艺过程中,通孔内气体对光刻胶膜产生的向上的压强更小,使得光刻胶膜进入通孔内的深度更深,从而使位于通孔内金属层上方的光刻胶膜的厚度变厚;在对所述光刻胶膜进行烘烤处理过程中,通孔内的气体体积膨胀对光刻胶膜产生向上的压强作用,而由于通孔内金属层上方的光刻胶膜的厚度很厚,使得所述向上的压强作用对光刻胶膜形貌变化的影响很小甚至忽略不计就,防止光刻胶层发生形变造成厚度过薄或断裂,提高形成的光刻胶层的形貌,进而防止通孔内的金属层被刻蚀,提高半导体结构的可靠性及电学性能。
进一步,采用抽取旋转涂覆腔室内的气体的方法,减小旋转涂覆腔室内的气体密度,以获得具有较低压强的旋转涂覆腔室,从而使得通孔内金属层上方的光刻胶膜的厚度较厚。
进一步,光刻处理腔室包括烘烤处理腔室,所述烘烤处理腔室内压强大于烘烤处理腔室外的大气压强,在烘烤处理过程中,通孔内的气体受热具有体积膨胀的趋势,所述气体向光刻胶膜产生向上的压强作用;而本发明中,烘烤处理腔室内具有较大的压强,因此烘烤处理腔室内的气体向光刻胶膜产生较大的向下的压强作用,所述向下的压强作用能够减小甚至消除向上的压强作用产生的不良影响,使得光刻胶膜的顶部表面形貌保持不变,从而提高形成的光刻胶层的质量,防止通孔内金属层上方的光刻胶层厚度过薄或断裂,提高形成的再分布层的质量。
更进一步,采用向烘烤处理腔室内通入N2、He、Ar或Ne,增加烘烤处理腔室内气体密度的方法,以提高烘烤处理腔室内的压强,获得具有较高压强的烘烤处理腔室。
附图说明
图1至图2为一实施例提供的半导体结构形成过程的剖面结构示意图;
图3至图6、图8至图10为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图;
图7为本发明另一实施例提供的旋转涂覆装置的结构示意图;
图11至图13、图15至图17为本发明又一实施例提供的半导体结构形成过程的剖面结构示意图;
图14为本发明又一实施例提供的烘烤处理装置的结构示意图。
具体实施方式
由背景技术可知,现有技术采用TSV技术形成的半导体结构的电学性能以及可靠性有待提高。
经研究发现,位于TSV通孔底部和侧壁表面的再布线层(RDL,RedistributionLayer)的性能差,具体的,位于TSV通孔底部和侧壁表面某些区域的再布线层厚度非常薄、甚至未被再布线层覆盖,这是导致半导体结构的电学性能以及可靠性差的一个重要原因。
针对半导体结构的形成方法进行研究,形成所述半导体结构的工艺步骤包括:
请参考图1,提供基底100,在所述基底100内形成通孔101;在所述基底100表面、通孔101底部和侧壁表面形成金属层102;采用旋转涂覆工艺(spin-on-coating)形成初始光刻胶层103,所述初始光刻胶层103覆盖于基底100表面的金属层102表面,且所述初始光刻胶层103封闭通孔101。
一般的,在旋转涂覆腔室内进行旋转涂覆工艺,且所述旋转涂覆腔室内部的压强与旋转涂覆腔室外室温下大气压强相等。当通孔101具有较大的纵宽比时,受到旋转涂覆工艺的工艺限制,且在进行旋转涂覆工艺之前,通孔101内具有气体(通孔101内气体压强与腔室内气体压强相等),所述工艺限制以及通孔101内气体产生压强作用,导致了初始光刻胶层103难以填充满通孔101;在初始光刻胶层103形成后,所述初始光刻胶层103封闭通孔103的一端,且在通孔101内具有气体(所述气体与腔室内气体相同)。
请参考图2,对所述初始光刻胶层103(请参考图1)进行软烘处理、曝光处理、显影处理以及硬烘处理,形成图形化的光刻胶层104,且期望所述图形化光刻胶层104封闭通孔101。
在烘烤处理腔室内进行所述软烘处理以及硬烘处理。由于软烘处理以及硬烘处理中存在加热过程,在加热过程中通孔101内的气体体积会膨胀,对通孔101上方的初始光刻胶层103底部产生压强,进而造成位于通孔101上方的初始光刻胶层103发生形变,使得位于通孔101上方的图形化的光刻胶层104某些区域的厚度变得非常薄,甚至某些区域的图形化的光刻胶层104断开,在图形化的光刻胶层104内出现缺口105。
当后续以所述图形化的光刻胶层104为掩膜对金属层102进行刻蚀时,由于位于通孔101上方的图形化的光刻胶层104某些区域厚度很薄,甚至具有缺口105,通孔101底部和侧壁的金属层102也会被刻蚀,造成通孔101底部和侧壁某些区域的金属层102厚度很薄甚至被完全刻蚀去除,即形成的再分布层的导电性能差或者出现开路问题,影响半导体结构的电学性能以及可靠性。
综合上述分析可知,若通孔101内的气体密度较小,即旋转涂覆腔室内的压强小于腔室外的大气压强,则初始光刻胶层103进入通孔101的深度将更深,通孔101上方初始光刻胶层103的厚度变厚,当通孔101内气体体积膨胀对所述初始光刻胶层103产生压强时,能够有效的避免初始光刻胶层103发生形变变得过薄或断裂。同样的,若在对初始光刻胶层103进行烘烤处理时,在相同温度条件下烘烤处理腔室内的压强大于所述烘烤处理腔室外的压强,所述烘烤处理腔室内的气体对初始光刻胶层103上表面施加向下的压强,所述向下的压强与通孔101内气体对初始光刻胶层103下表面施加的向上的压强几乎平衡,则也可以避免由于通孔101内气体压强与烘烤腔室内压强差较大,而造成初始光刻胶层103形变过大的问题。
为此本发明提供一种半导体结构的形成方法,提供基底,所述基底内形成有通孔;在所述基底表面、通孔底部和侧壁表面形成金属层;提供光刻处理腔室,所述光刻处理腔室内的压强与光刻处理腔室外的压强具有压强差,在所述光刻处理腔室内,采用压强差光刻工艺,在部分金属层表面形成光刻胶层,所述光刻胶层封闭所述通孔,且所述通孔内具有气体;以所述光刻胶层为掩膜,刻蚀所述金属层直至暴露出基底表面,剩余的金属层为再分布层;去除所述光刻胶层。本发明在光刻处理腔室内形成光刻胶层,且所述光刻处理腔室内的压强与光刻处理腔室外的压强具有压强差,利用所述压强差克服通孔内气体体积膨胀而造成的光刻胶层厚度过薄或断裂的问题,提高形成的光刻胶层的形貌,进而提高再分布层的质量,提高半导体结构的可靠性及电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3至图6、图8至图10为本发明另一实施例提供的半导体结构形成过程的结构示意图;图7为本实施例相应提供的旋转涂覆装置的结构示意图。
请参考图3,提供基底200;在所述基底200表面形成图形化的掩膜层201,所述图形化的掩膜层201内具有暴露出基底200表面的开口202。
所述基底200的材料为单晶硅、单晶锗、碳化硅、锗化硅、砷化镓、绝缘体上的硅或绝缘体上的锗。
所述基底200内还可以形成有半导体器件,例如,NMOS晶体管、PMOS晶体管、CMOS晶体管、电容器、电阻器或电感器。所述基底200表面还可以形成有若干外延层或界面层以提高半导体结构的电学性能。
所述基底200表面还可以形成有层间介质层,所述层间介质层的材料为氧化硅、氮化硅或氮氧化硅,所述层间介质层起到电隔离的作用。
本实施例以所述基底200的材料为硅为例做示范性说明,后续形成的通孔为硅通孔。
所述开口202的位置和大小定义出后续形成的通孔的位置和大小。所述图形化的掩膜层201的材料为氧化硅、氮化硅、氮氧化硅、金属或光刻胶,所述图形化的掩膜层201为单层结构或叠层结构。
本实施例中,所述图形化的掩膜层201为单层结构,图形化的掩膜层201的材料为氮化硅。
作为一个具体实施例,形成图形化的掩膜层201的工艺步骤包括:在所述基底200表面形成初始掩膜层;在所述初始掩膜层表面形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜,刻蚀所述初始掩膜层,形成具有开口202的图形化的掩膜层201;去除所述图形化的光刻胶层。
请参考图4,以所述图形化的掩膜层201(请参考图3)为掩膜,沿开口202(请参考图3)刻蚀去除部分厚度的基底200,在所述基底200内形成通孔203。
采用各向异性刻蚀工艺,刻蚀所述基底200形成通孔203。本实施例中,采用交替进行的刻蚀步骤和聚合物沉积步骤,对基底200进行刻蚀。
所述聚合物沉积步骤在通孔203侧壁形成聚合物层(钝化层),使得在刻蚀步骤中,刻蚀工艺对垂直方向的刻蚀速度远远大于对通孔203侧壁的刻蚀速度,保护通孔203侧壁不被刻蚀工艺损伤,从而改善通孔203侧壁粗糙度。
作为一个实施例,所述刻蚀步骤采用的工艺为反应离子刻蚀,所述反应离子刻蚀的工艺参数为:刻蚀气体包括S6F8、NF3或SF6中的一种或几种,刻蚀气体还包括O2,其中,S6F8、NF3或SF6的流量之和为200sccm至500sccm,O2流量为100sccm至200sccm,反应腔室压强为200毫托至600毫托,射频功率为1000瓦至2500瓦。所述聚合物沉积步骤的工艺参数为:反应气体包括C4H8和O2,C4H8的流量为300sccm至600sccm,O2流量为100sccm至200sccm,反应腔室压强为300毫托至450毫托。
本实施例中,所述刻蚀步骤时间为5秒至15秒,所述刻蚀步骤时间大于聚合物沉积步骤时间的5倍,有利于缩短形成通孔203的工艺时间,减小半导体结构的生产周期。
所述刻蚀步骤和聚合物沉积步骤交替进行,直至形成的通孔203深度满足要求。
本实施例中,基底200的材料为硅,则形成的通孔203为硅通孔。
在本发明实施例中,通过调节刻蚀步骤和聚合物沉积步骤的工艺条件,形成具有理想形貌的通孔203,即形成的通孔203具有垂直于基底200表面的侧壁。在其他实施例中,随着刻蚀时间的推移,反应副产物(主要为一些聚合物)在通孔203内聚积,导致通孔203的特征尺寸(即孔径)随刻蚀深度增加而趋于减小,即在垂直界面上形成倒梯形形状(通孔203的剖面具有上宽下窄的形貌),形成的通孔203具有倒梯形的截面形貌。
在形成通孔203后,去除所述图形化的掩膜层201。采用湿法刻蚀工艺去除所述图形化的掩膜层201;作为一个实施例,所述湿法刻蚀的刻蚀液体为热磷酸溶液,其中,溶液温度为120度至200度,溶液中磷酸的质量百分比为70%至85%。
在本发明其他实施例中,若所述图形化的掩膜层为光刻胶层或光刻胶层和抗反射涂层的叠层结构,则采用灰化工艺或湿法刻蚀工艺去除所述图形化的掩膜层。
请参考图5,形成覆盖于所述基底200表面、通孔203底部和侧壁表面的金属层204。
所述金属层204为后续形成再分布层提供基础。
所述金属层204的材料为Al、Cu、W或Ag中的一种或几种。本实施例以所述金属层204的材料为Al为例做示范性说明。
采用物理气相沉积或原子层沉积工艺形成所述金属层204。本实施例中采用溅射工艺形成所述金属层204。
在形成金属层204之前,还可以包括步骤:在所述通孔203底部和侧壁表面形成氧化层,为形成金属层204提供良好的界面基础,修复通孔203底部和侧壁表面受到的刻蚀损伤,提高通孔203底部和侧壁表面与金属层204之间的粘附性。
请参考图6,提供光刻处理腔室,所述光刻处理腔室内的压强与光刻处理腔室外的压强具有压强差,所述光刻处理腔室包括旋转涂覆腔室,且所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强;在所述旋转涂覆腔室内,采用旋转涂覆工艺在所述金属层204表面形成光刻胶膜205,所述光刻胶膜205封闭所述通孔203(请参考图5),通孔203内具有气体。
所述光刻胶膜205封闭所述通孔203,且通孔内203内具有气体指的是:在形成光刻胶膜205后,通孔203分为填充区域以及位于填充区域下方的气体区域206,所述填充区域与气体区域206相互贯穿,其中,所述填充区域被光刻胶膜205填充满以封闭所述通孔203,气体区域206内具有气体。
本实施例中,所述大气压强为旋转涂覆腔室外室温条件下大气的压强。由于旋转涂覆腔室内压强小于旋转涂覆腔室外的大气压强,即旋转涂覆腔室内具有较低的压强(lowpressure),与现有技术相比,本实施例中通孔203内气体对光刻胶膜205向上的压强更小,因此光刻胶膜205材料进入通孔203的深度更深,填充区域体积更大,相应的气体区域206的体积更小,因此本实施例填充区域的光刻胶膜205的厚度更厚。
后续在对光刻胶膜205进行烘烤处理时,气体区域206内的气体发生体积膨胀对填充区域的光刻胶膜205产生向上的压强,使填充区域的光刻胶膜205发生形变;而由于填充区域的光刻胶膜205的厚度较厚,所述形变对填充区域光刻胶膜的厚度影响较小甚至可以忽略不计,避免位于通孔203上方的光刻胶层厚度过薄或断开形成开口。
作为一个实施例,使所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强的方法为:旋转涂覆腔室内温度与旋转涂覆腔室外室温相同,减少所述旋转涂覆腔室内的气体密度,使所述气体密度小于旋转涂覆腔室外室温条件下的气体密度。具体的,抽取所述旋转涂覆腔室内的气体,减小所述旋转涂覆腔室内的气体密度,从而降低旋转涂覆腔室内的压强,获得具有较低压强的旋转涂覆腔室。
相应的,提供一种旋转涂覆装置以形成光刻胶膜205,图7为旋转涂覆装置的结构示意图,所述旋转涂覆装置包括:旋转涂覆腔室211;位于旋转涂覆腔室211底部的腔室底座216;位于旋转涂覆腔室211内的吸盘213,所述吸盘213用于吸附固定基底200;喷嘴214,所述喷嘴214用于将光刻胶喷洒在金属层204表面,所述喷嘴214位于吸盘213上方;连接旋转涂覆腔室211的导管215;位于导管215中的泵212,当所述泵212处于打开状态时,通过所述泵212抽取旋转涂覆腔室211内的气体,通过导管215将抽取的气体排出旋转涂覆腔室211外,以减小旋转涂覆腔室211内气体的密度。
作为另一实施例,使所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强的方法为:所述旋转涂覆腔室内的气体密度与旋转涂覆腔室外室温条件下的气体密度相同,降低所述旋转涂覆腔室内的温度,使旋转涂覆腔室内的温度小于旋转涂覆腔室外的室温。
在其他实施例中,使所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强的方法为:减少所述旋转涂覆腔室内的气体密度,使所述气体密度小于旋转涂覆腔室外室温条件下的气体密度,降低所述旋转涂覆腔室内的温度,使旋转涂覆腔室内的温度小于旋转涂覆腔室外的室温。
请参考图8,对所述光刻胶膜205(请参考图6)进行烘烤处理;图形化所述光刻胶膜205,在部分金属层204表面形成光刻胶层207。
所述光刻胶层207定义出后续形成的再分布层的位置,填充区域的光刻胶膜205转化为填充区域的光刻胶层207。
所述烘烤处理包括前烘处理(软烘处理,softbake)以及后烘处理(硬烘处理,hardbake)。具体的,图形化所述光刻胶膜205形成光刻胶层207的工艺步骤包括:前烘处理、曝光处理、显影处理以及后烘处理。
在所述烘烤处理过程中,通孔203内的气体在受热时体积膨胀,即气体区域206的体积会增加,气体区域206的气体对填充区域的光刻胶膜205产生向上的压强作用;然而,由于本实施例中填充区域的光刻胶膜205厚度较厚,即使受到向上的压强作用,所述压强作用对填充区域的光刻胶膜205的形变影响很小,因此当烘烤处理完成后,填充区域的光刻胶层207仍具有较厚的厚度,防止填充区域的光刻胶层207厚度过薄或断开。
作为一个具体实施例,所述前烘处理的工艺参数为:烘烤温度为80度至120度;所述后烘处理的工艺参数为:烘烤温度为100度至150度。
本实施例中,采用压强差光刻工艺,在部分金属层204表面形成光刻胶层207,所述光刻胶层207封闭所述通孔203(请参考图5),且所述通孔203内具有气体,也可以认为,在形成光刻胶层207后,通孔203分为填充区域和位于填充区域下方的气体区域206,填充区域被光刻胶层207填充,气体区域206内具有气体。在本实施例中,所述压强差光刻工艺包括:提供旋转涂覆腔室,所述旋转涂覆腔室内压强小于旋转涂覆腔室外的大气压强;在所述旋转涂覆腔室内,采用旋转涂覆工艺在金属层表面形成光刻胶膜,所述光刻胶膜封闭所述通孔,所述通孔内具有气体;对所述光刻胶膜进行烘烤处理;图形化所述光刻胶膜形成光刻胶层。其中,所述烘烤处理包括前烘处理和后烘处理;图形化所述光刻胶膜形成光刻胶层的工艺步骤包括:前烘处理、曝光处理、显影处理以及后烘处理。
请参考图9,以所述光刻胶层207为掩膜,刻蚀所述金属层204(请参考图8)直至暴露出基底200表面,剩余的金属层204为再分布层208。
采用湿法刻蚀工艺刻蚀所述金属层204。
作为一个具体实施例,所述湿法刻蚀工艺的刻蚀液体为:所述湿法刻蚀工艺的刻蚀液体包括硝酸、硫酸、双氧水、氟化铵以及去离子水的混合溶液,其中,硝酸与混合溶液的质量百分比小于10%,硫酸与混合溶液的质量百分比小于5%,双氧水与混合溶液的质量百分比小于8%,氟化铵与混合溶液的质量百分比小于5%。
由于本实施例在较低压强下进行旋转涂覆工艺形成光刻胶膜205,因此与现有技术相比,本实施例中填充区域的体积更大一些,使得填充区域的光刻胶膜205厚度更厚,在图形化所述光刻胶膜205形成光刻胶层207后,填充区域的光刻胶层207厚度相应的也更厚一些,防止填充区域的光刻胶层207厚度过薄或断裂;当以所述光刻胶层207为掩膜刻蚀金属层204时,能够避免对通孔203底部和侧壁表面的金属层204造成刻蚀,使得形成的再分布层208具有良好的形貌,提高形成的半导体结构的可靠性及电学性能。
请参考图10,去除所述光刻胶层207(请参考图9);在所述再分布层208表面形成绝缘层209。
作为一个具体实施例,采用灰化工艺去除所述光刻胶层207,所述灰化工艺的工艺参数为:O2流量为20sccm至200sccm,灰化温度为300度至500度。
所述绝缘层209的作用为:避免再分布层208与外界环境所接触,防止再分布层208被外界环境所氧化或腐蚀,提高半导体结构的可靠性。
所述绝缘层209的材料为氧化硅、氮化硅或氮氧化硅。
本发明又一实施例还提供一种半导体结构的形成方法,图11至图13、图15至图17为本发明又一实施例提供的半导体结构形成过程的剖面结构示意图;图14为本实施例提供的烘烤处理装置的结构示意图。
请参考图11,提供基底300,所述基底300内具有通孔303;在所述基底300表面、通孔303底部和侧壁表面形成金属层304。
有关基底300、通孔303以及金属层304的描述可参考前述实施例的说明,在此不再赘述。
请参考图12,采用旋转涂覆工艺在所述金属层304表面形成光刻胶膜305,所述光刻胶膜305封闭所述通孔303(请参考图11),且所述通孔303内具有气体。
所述光刻胶膜305封闭所述通孔303,且通孔303内具有气体指的是:在形成光刻胶膜305后,通孔303分为填充区域以及位于填充区域下方的气体区域306,所述填充区域与气体区域306相互贯穿,其中,所述填充区域被光刻胶膜305填充满以封闭所述通孔303,气体区域306内具有气体。
本实施例中,提供旋转涂覆装置,采用所述旋转涂覆装置在金属层304表面形成光刻胶膜305,旋转涂覆装置的旋转涂覆腔室内压强与旋转涂覆腔室外的大气压强相同。由于旋转涂覆腔室内压强与旋转涂覆腔室外的大气压强相同,因此与前一实施例相比,光刻胶膜303材料进入通孔303的深度较浅,填充区域体积较小一些,相应的气体区域305的体积更大,因此本实施例填充区域的光刻胶膜305的厚度相对较薄。
请参考图13,提供光刻处理腔室,所述光刻处理腔室内的压强与光刻处理腔室外的压强具有压强差,本实施例中,所述光刻处理腔室包括烘烤处理腔室,且所述烘烤处理腔室内的压强大于烘烤处理腔室外的大气压强;在所述烘烤处理腔室内,对所述光刻胶膜305进行前烘处理。
本实施例中,在同一温度条件下,所述烘烤处理腔室内的压强大于烘烤处理腔室外的大气压强,因此本实施例中前烘处理在较高压强的环境下进行。
作为一个具体实施例,所述前烘处理的温度为80度至120度。在所述前烘处理过程中,通孔303(请参考图11)内气体体积具有膨胀的趋势,即气体区域306具有体积增加的趋势,使得所述气体区域306的气体对填充区域的光刻胶膜305产生向上的压强作用321;而本实施例中,烘烤处理腔室内的压强大于烘烤处理腔室外的大气压强,因此所述烘烤处理腔室内气体向填充区域的光刻胶膜305产生较大向下的压强作用320,所述向下的压强作用320可以抵消一部分向上的压强作用321,甚至消除向上的压强作用321的影响,使得气体区域306的体积保持不变,防止由于填充区域的光刻胶膜305受到向上的压强作用321而使得所述区域的光刻胶膜305厚度变薄,因此本实施例在进行前烘处理后,填充区域的光刻胶膜305形貌几乎保持不变。
作为一个具体实施例,使所述烘烤处理腔室内的压强大于烘烤处理腔室外的大气压强的方法为:增加所述烘烤处理腔室内的气体密度,使所述气体密度大于烘烤处理腔室外室温条件下的气体密度,例如,向所述烘烤处理腔室内通入N2、He、Ar或Ne,以增加所述烘烤处理腔室内的气体密度。
相应的,提供一种烘烤处理装置以进行前烘处理,图14为烘烤处理装置的结构示意图,所述烘烤处理装置包括:烘烤处理腔室311;位于所述烘烤处理腔室311底部的底座316;位于所述烘烤处理腔室311内的支撑盘313,用于承载基底300;导入管314,所述导入管314与烘烤处理腔室311相连接,用于向烘烤处理腔室311内通入N2、He、Ar或Ne;导出管315,所述导出管315与烘烤处理腔室311相连接;与所述导出管315相连接的泵312,当烘烤处理腔室311内气体压强过大时,使得泵312抽取烘烤处理腔室311内的气体;与所述导出管315相连接的第一阀门318,所述第一阀门318位于烘烤处理腔室311与泵312之间,当需要用泵312抽取气体时,将第一阀门318打开;与烘烤处理腔室311相连接的压力计317,所述压力计317用于测量烘烤处理腔室311内的压强,所述压力计317与导出管315相连接,且压力计317位于腔室311和第一阀门318之间;与所述压力计317相连接的第二阀门319,所述第二阀门319位于烘烤处理腔室311与压力计317之间,当需要测量烘烤处理腔室311内压强时,将所述第二阀门319打开。
请参考图15,对所述光刻胶膜305(请参考图13)进行曝光处理以及显影处理,形成光刻胶层307。
所述光刻胶层307定义出后续形成的再分布层的位置,填充区域的光刻胶膜305转化为填充区域的光刻胶层307。
请参考图16,提供烘烤处理腔室,所烘烤处理腔室内的压强大于烘烤处理腔室外的大气压强;在所述烘烤处理腔室内,对所述光刻胶层307进行后烘处理。
作为一个具体实施例,所述后烘处理的工艺参数为:烘烤温度为100度至150度。
在所述后烘处理过程中,通孔303(请参考图11)内的气体体积具有膨胀的趋势,即气体区域306体积具有增加的趋势,气体区域306的气体向填充区域的光刻胶层307产生向上的压强作用323;然而,由于所述后烘处理在具有较高压强的烘烤处理腔室内进行,所述烘烤处理腔室内的气体向填充区域的光刻胶层307产生向下的压强作用322,所述向下的压强作用322在一定程度上抵消向上的压强作用323,阻止气体区域306体积增加,当向下的压强作用322完全抵消向上的压强作用323时,在后烘处理过程中,气体区域306的体积保持不变,从而有效的防止填充区域的光刻胶层307厚度变薄或断开,使得填充区域的光刻胶层307具有良好的形貌。
获得具有较高压强的烘烤处理腔室的方法可参考前述获得前烘处理的烘烤处理腔室的方法,在此不再赘述。
本实施例中,对光刻胶膜305(请参考图13)进行烘烤处理包括前烘处理和后烘处理,图形化所述光刻胶膜305形成光刻胶层307的工艺步骤包括:前烘处理、曝光处理、显影处理以及后烘处理。具体的,在形成光刻胶膜305后进行前烘处理,在对光刻胶膜305进行曝光处理和显影处理后对光刻胶膜305进行后烘处理,实际上所述后烘处理是对光刻胶层307进行的。
在本实施例中,所述压强差光刻工艺包括:采用旋转涂覆工艺在所述金属层表面形成光刻胶膜,所述光刻胶膜封闭所述通孔,且所述通孔内具有气体;提供烘烤处理腔室,所述烘烤处理腔室内压强大于烘烤处理腔室外的大气压强;在所述烘烤处理腔室内,对所述光刻胶膜进行烘烤处理;图形化所述光刻胶膜形成光刻胶层。
请参考图17,以所述光刻胶层307(请参考图16)为掩膜,刻蚀所述金属层304(请参考图16)直至暴露出基底300表面,剩余的金属层304为再分布层308;去除所述光刻胶层307;在所述再分布层308表面形成绝缘层309。
有关刻蚀工艺、去除光刻胶层307的工艺以及绝缘层309的形成工艺可参考前述实施例的说明,在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法,其特征在于,包括:
提供基底,所述基底内形成有通孔;
在所述基底表面、通孔底部和侧壁表面形成金属层;
提供光刻处理腔室,所述光刻处理腔室内的压强与光刻处理腔室外的压强具有压强差;
在所述光刻处理腔室内,采用压强差光刻工艺在部分金属层表面形成光刻胶层,所述光刻胶层封闭所述通孔,且所述通孔内具有气体;
以所述光刻胶层为掩膜,刻蚀所述金属层直至暴露出基底表面,剩余的金属层为再分布层;
在形成所述再分布层后,去除所述光刻胶层。
2.如权利要求1所述半导体结构的形成方法,其特征在于,所述光刻处理腔室包括旋转涂覆腔室,且所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强。
3.如权利要求2所述半导体结构的形成方法,其特征在于,所述压强差光刻工艺包括:在所述旋转涂覆腔室内,采用旋转涂覆工艺在金属层表面形成光刻胶膜,所述光刻胶膜封闭所述通孔,所述通孔内具有气体;对所述光刻胶膜进行烘烤处理;图形化所述光刻胶膜形成光刻胶层。
4.如权利要求2所述半导体结构的形成方法,其特征在于,使所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强的方法为:旋转涂覆腔室内温度与旋转涂覆腔室外室温相同,减小所述旋转涂覆腔室内的气体密度,使所述气体密度小于旋转涂覆腔室外室温条件下的气体密度。
5.如权利要求4所述半导体结构的形成方法,其特征在于,抽取所述旋转涂覆腔室内的气体,减小所述旋转涂覆腔室内的气体密度。
6.如权利要求2所述半导体结构的形成方法,其特征在于,使所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强的方法为:所述旋转涂覆腔室内的气体密度与旋转涂覆腔室外室温条件下的气体密度相同,降低所述旋转涂覆腔室内的温度,使旋转涂覆腔室内的温度小于旋转涂覆腔室外的室温。
7.如权利要求2所述半导体结构的形成方法,其特征在于,使所述旋转涂覆腔室内的压强小于旋转涂覆腔室外的大气压强的方法为:减小所述旋转涂覆腔室内的气体密度,使所述气体密度小于旋转涂覆腔室外室温条件下的气体密度,降低所述旋转涂覆腔室内的温度,使旋转涂覆腔室内的温度小于旋转涂覆腔室外的室温。
8.如权利要求3所述半导体结构的形成方法,其特征在于,在所述烘烤处理过程中,通孔内的气体体积膨胀。
9.如权利要求3所述半导体结构的形成方法,其特征在于,所述烘烤处理包括前烘处理和后烘处理。
10.如权利要求9所述半导体结构的形成方法,其特征在于,图形化所述光刻胶膜形成光刻胶层的工艺步骤包括:前烘处理、曝光处理、显影处理以及后烘处理。
11.如权利要求1所述半导体结构的形成方法,其特征在于,所述光刻处理腔室包括烘烤处理腔室,且所述烘烤处理腔室内的压强大于烘烤处理腔室外的大气压强。
12.如权利要求11所述半导体结构的形成方法,其特征在于,所述压强差光刻工艺包括:采用旋转涂覆工艺在所述金属层表面形成光刻胶膜,所述光刻胶膜封闭所述通孔,且所述通孔内具有气体;在所述烘烤处理腔室内,对所述光刻胶膜进行烘烤处理;图形化所述光刻胶膜形成光刻胶层。
13.如权利要求11所述半导体结构的形成方法,其特征在于,使所述烘烤处理腔室内的压强大于烘烤处理腔室外的大气压强的方法为:增加所述烘烤处理腔室内的气体密度,使所述气体密度大于烘烤处理腔室外室温条件下的气体密度。
14.如权利要求13所述半导体结构的形成方法,其特征在于,向所述烘烤处理腔室内通入N2、He、Ar或Ne,以增加所述烘烤处理腔室内的气体密度。
15.如权利要求12所述半导体结构的形成方法,其特征在于,所述烘烤处理包括前烘处理以及后烘处理。
16.如权利要求15所述半导体结构的形成方法,其特征在于,图形化所述光刻胶膜形成光刻胶层的工艺步骤包括:前烘处理、曝光处理、显影处理以及硬烘处理。
17.如权利要求1所述半导体结构的形成方法,其特征在于,所述金属层的材料为Cu、Al、W或Ag。
18.如权利要求1所述半导体结构的形成方法,其特征在于,采用湿法刻蚀工艺刻蚀所述金属层。
19.如权利要求18所述半导体结构的形成方法,其特征在于,所述湿法刻蚀工艺的刻蚀液体包括硝酸、硫酸、双氧水、氟化铵以及去离子水的混合溶液,其中,硝酸与混合溶液的质量百分比小于10%,硫酸与混合溶液的质量百分比小于5%,双氧水与混合溶液的质量百分比小于8%,氟化铵与混合溶液的质量百分比小于5%。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410443233.9A CN105374742B (zh) | 2014-09-02 | 2014-09-02 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410443233.9A CN105374742B (zh) | 2014-09-02 | 2014-09-02 | 半导体结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105374742A true CN105374742A (zh) | 2016-03-02 |
CN105374742B CN105374742B (zh) | 2019-03-12 |
Family
ID=55376808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410443233.9A Active CN105374742B (zh) | 2014-09-02 | 2014-09-02 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105374742B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1561540A (zh) * | 2001-09-26 | 2005-01-05 | 东京毅力科创株式会社 | 处理方法 |
US20090017576A1 (en) * | 2007-07-09 | 2009-01-15 | Swarnal Borthakur | Semiconductor Processing Methods |
CN101752342A (zh) * | 2008-12-02 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
CN103456685A (zh) * | 2013-09-13 | 2013-12-18 | 华进半导体封装先导技术研发中心有限公司 | 一种不需使用cmp的tsv与第一层再布线层的制造方法 |
US20140048952A1 (en) * | 2012-08-20 | 2014-02-20 | Samsung Electronics Co., Ltd. | Semiconductor device including through via structures and redistribution structures |
CN103890940A (zh) * | 2011-10-28 | 2014-06-25 | 英特尔公司 | 包括结合使用双镶嵌型方案制造的微细间距背侧金属再分布线的穿硅过孔的3d互连结构 |
JP5549026B1 (ja) * | 2013-04-18 | 2014-07-16 | 国立大学法人東北大学 | マイクロ空室の内壁面処理方法 |
-
2014
- 2014-09-02 CN CN201410443233.9A patent/CN105374742B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1561540A (zh) * | 2001-09-26 | 2005-01-05 | 东京毅力科创株式会社 | 处理方法 |
US20090017576A1 (en) * | 2007-07-09 | 2009-01-15 | Swarnal Borthakur | Semiconductor Processing Methods |
CN101752342A (zh) * | 2008-12-02 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
CN103890940A (zh) * | 2011-10-28 | 2014-06-25 | 英特尔公司 | 包括结合使用双镶嵌型方案制造的微细间距背侧金属再分布线的穿硅过孔的3d互连结构 |
US20140048952A1 (en) * | 2012-08-20 | 2014-02-20 | Samsung Electronics Co., Ltd. | Semiconductor device including through via structures and redistribution structures |
JP5549026B1 (ja) * | 2013-04-18 | 2014-07-16 | 国立大学法人東北大学 | マイクロ空室の内壁面処理方法 |
CN103456685A (zh) * | 2013-09-13 | 2013-12-18 | 华进半导体封装先导技术研发中心有限公司 | 一种不需使用cmp的tsv与第一层再布线层的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105374742B (zh) | 2019-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5562087B2 (ja) | ビア構造とそれを形成するビアエッチングプロセス | |
US10522463B2 (en) | Semiconductor structure | |
CN107346759B (zh) | 半导体结构及其制造方法 | |
CN103456620B (zh) | 半导体结构的形成方法 | |
CN104617035A (zh) | 半导体器件的形成方法 | |
CN104485288A (zh) | 一种超薄玻璃转接板的制作方法 | |
CN105575887A (zh) | 互连结构的形成方法 | |
CN104752329A (zh) | 互连结构的形成方法 | |
CN104167353A (zh) | 键合衬底表面的处理方法 | |
CN106684031A (zh) | 半导体结构的制造方法 | |
CN103730412A (zh) | 金属互连线的形成方法 | |
CN106409751B (zh) | 半导体结构的形成方法 | |
CN104253081A (zh) | 半导体器件的形成方法 | |
CN106409752B (zh) | 半导体结构的形成方法 | |
CN102569144B (zh) | 一种通孔刻蚀方法 | |
CN102194735B (zh) | 一种形成通孔的方法 | |
CN104143528B (zh) | 互连结构的形成方法 | |
CN105374742A (zh) | 半导体结构的形成方法 | |
CN104979273A (zh) | 形成互连结构的方法 | |
CN105097662B (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN105374739B (zh) | 半导体结构的形成方法 | |
CN106356330A (zh) | 半导体结构的形成方法 | |
CN112117195B (zh) | 封装方法 | |
CN105336672A (zh) | 半导体结构及其形成方法 | |
JP5276289B2 (ja) | 高アスペクト比ビアエッチング |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |