CN1551307A - 半导体器件的制造方法和等离子体蚀刻装置的清洁方法 - Google Patents

半导体器件的制造方法和等离子体蚀刻装置的清洁方法 Download PDF

Info

Publication number
CN1551307A
CN1551307A CNA2004100381565A CN200410038156A CN1551307A CN 1551307 A CN1551307 A CN 1551307A CN A2004100381565 A CNA2004100381565 A CN A2004100381565A CN 200410038156 A CN200410038156 A CN 200410038156A CN 1551307 A CN1551307 A CN 1551307A
Authority
CN
China
Prior art keywords
insulating film
dielectric constant
semiconductor device
manufacturing
constant insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100381565A
Other languages
English (en)
Inventor
С���º�
小岛章弘
大内淳子
林久贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1551307A publication Critical patent/CN1551307A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明涉及半导体器件的制造方法和等离子体蚀刻装置的清洁方法。本发明的目的是防止低介电常数绝缘膜劣化，能有效地剥离低介电常数绝缘膜上堆积的抗蚀剂掩模。其解决方案是具备：在半导体基板1上形成低介电常数绝缘膜5的工序，在低介电常数绝缘膜上形成抗蚀剂图案6的工序，和以抗蚀剂图案作为掩模蚀刻低介电常数绝缘膜的工序，和通过铵离子进行的等离子体处理来剥离抗蚀剂图案6的工序。

Description

半导体器件的制造方法和等离子体蚀刻装置的清洁方法
技术领域
本发明涉及具有低介电常数绝缘膜的半导体器件的制造方法，和用于该制造方法等的等离子体蚀刻装置的清洁方法。
背景技术
近年来，伴随着半导体器件的高集成化、高速度化，往往要求降低布线间容量。因此，需要开发金属布线的低电阻化和层间绝缘膜的低介电常数化技术。
金属布线的低电阻化，现在使用Cu等电阻率低的布线材料。
另一方面，层间绝缘膜的低介电常数化技术，在通过以往的等离子体CVD(化学蒸汽淀积Chemical Vapor Deposition)法得到的SiO2膜和FSG(氟代硅酸盐玻璃Fluoro-Silicate Glass)膜等的绝缘膜中，从膜质的稳定性的观点出发，低介电常数化有界限，该界限是使介电常数从4.1降至3.3。
为了将介电常数降低到3.0或其以下，正在研究通过涂布法或者CVD法形成的甲基硅氧烷(甲基聚硅氧烷)等的低介电常数绝缘膜。这类材料一般以碳或氢为主成分，而且膜密度比硅热氧化膜低。
这类低介电常数绝缘膜的加工，一般是以已被构图的抗蚀剂膜作为掩模进行，然后通过氧等离子体剥离(除去)上述抗蚀剂膜。但是，这种加工有存在如下问题，由于该氧等离子体处理，表露出的低介电常数绝缘膜的碳成分变质，介电常数升高，无法有效利用低介电常数材料的特性。在低介电常数绝缘膜由甲基硅氧烷构成的场合，会产生由于甲基硅氧烷膜中的甲基减少、脱水缩合引起的变质。
因此，为了防止低介电常数材料的特性劣化，提出了通过采用含有氢和氮的N2/H2混合气体的等离子体处理，代替氧等离子体处理，剥离抗蚀剂的方法(例如，参见专利文献1)。
在这里，甲基硅氧烷和H2发生以下反应。
另外，甲基硅氧烷和N2发生以下反应。
或者
即，甲基硅氧烷，通过与H2反应，使Si-CH3键消失，生成Si-H键而具有吸湿性，容易发生向Si-O键的转换引起膜变质的问题。
另一方面，在与N2反应中，由于Si-C键被保持，或者生成Si-N键，可以避免向SI-O键转换的膜的变质。
在这里，N2解离为N的游离基(以下称“N*”)，由碳构成的抗蚀剂通过进行 的反应，除去抗蚀剂。
但是，N-N键、C-N键的键能分别是9.8eV，6.3eV，因此比起形成C-N键剥离抗蚀剂，形成N-N键，再度恢复为N2的可能性更高。所以，通过N2进行的抗蚀剂的剥离速度很慢，为约90nm/min左右，没有实用性。
在图10中，具体地显示了N2/H2混合气体的混合比和抗蚀剂剥离速度(PR rate)的关系。在图10中，横轴表示N2/H2混合气体的混合比，纵轴表示抗蚀剂的剥离速度。横轴的0％表示H2100％，100％表示N2100％。在这里，抗蚀剂的剥离条件是，压力0.2托，高频功率400W，N2气和H2气的合计流量400sccm，腔壁(上面和侧面)的温度60℃，抗蚀剂形成的基板温度40℃，在基板内面中心和周围作为冷媒导入的He气的压力为7托和40托。
由图10可知，N2/H2混合气体，在N2/H2约为50％/50％时，抗蚀剂剥离速度达到最高，但使用N2/H2混合气体进行的抗蚀剂的剥离速度最高时，其值也很慢，为150nm/min，是没有效率的。而且，由于混合有H2气，甲基硅氧烷发生上述的与H2的反应，发生变质的恶劣影响变大。
专利文件1    特开2002-261092号公报
发明内容
因此，本发明的目的在于，提供一种能够防止低介电常数绝缘膜的劣化、可高效率地剥离堆积在低介电常数绝缘膜上的抗蚀剂掩模的半导体器件的制造方法，和可用于这种制造方法的等离子体蚀刻装置的清洁方法。
本发明的第1形态的半导体器件的制造方法，其特征在于，具备：在半导体基板上形成低介电常数绝缘膜的工序；在上述低介电常数绝缘膜上形成抗蚀剂图案的工序；以上述抗蚀剂图案作为掩模，蚀刻上述低介电常数绝缘膜的工序；和通过由铵离子进行的等离子体处理、剥离上述抗蚀剂图案的工序。
另外，本发明的第2形态的半导体器件的制造方法，其特征在于，具备：在半导体基板上形成低介电常数绝缘膜的工序；在上述低介电常数绝缘膜上形成抗蚀剂图案的工序；以上述抗蚀剂图案作为掩模，蚀刻上述低介电常数绝缘膜的工序；和通过由等离子体激发出的由NH3、HCN构成的组中选择的氮化合物气体的氮活性种进行的使等离子体的电子密度为1×1011cm-3或其以下的等离子体处理，剥离上述抗蚀剂图案的工序。
另外，本发明的第3形态的等离子体蚀刻装置的清洁方法，是在真空容器内，通过等离子体蚀刻剥离在基板表面上形成的抗蚀剂的等离子体蚀刻装置的清洁方法，其特征在于，具备：向上述真空容器内供给NH3气体的工序，和在上述真空容器内生成等离子体，除去付着在上述真空容器内的堆积物的工序。
根据本发明，在可以防止低介电常数绝缘膜劣化的同时，能够高效地剥离堆积在低介电常数绝缘膜上的抗蚀剂掩模。
附图说明
图1是表示本发明第1实施形态的半导体器件制造工序的剖面图。
图2是表示本发明第1实施形态的半导体器件制造工序的剖面图。
图3是表示使用N2气、H2气或NH3气的抗蚀剂剥离的剥离速度的图。
图4是表示本发明第1实施形态的第1变形例的半导体器件制造工序的剖面图。
图5是表示本发明第1实施形态的第1变形例的半导体器件制造工序的剖面图。
图6是表示本发明第1实施形态的第2变形例的半导体器件结构的剖面图。
图7是表示对于说明本发明第2实施形态的半导体器件制造方法的电子密度的等离子体发光强度和等离子体强度比的特性的图。
图8是表示适用于本发明第3实施形态的等离子体蚀刻装置的概要结构的剖面图。
图9是表示清洁时间和抗蚀剂灰化速率的关系的图。
图10是表示使用H2气和N2气的混合气体的抗蚀剂剥离的剥离速度的图。
符号的说明
1  半导体基板
2  第2层间绝缘膜(甲基硅氧烷膜)
3  抗蚀剂图案
具体实施方式
以下，参照附图说明本发明的实施形态。
(第1实施形态)
图1(a)至图2(c)是表示本发明第1实施形态的半导体器件的制造工序的剖面图。
如图1(a)所示，在形成了图中未示出的半导体元件等的半导体基板1上，堆积第1层间绝缘膜2，在该第1层间绝缘膜2内，形成下层布线3，例如由Cu构成的布线3。然后，为了防止Cu扩散，通过CVD法，在布线3和第1层间绝缘膜2上形成膜厚约35nm的SiC膜4。
接着，如图1(b)所示，在SiC膜4上，作为低介电常数绝缘膜的第2层间绝缘膜，按约500nm的厚度，涂布甲基硅氧烷(甲基聚硅氧烷)，通过在约350℃的温度进行15分钟左右的热处理，形成甲基硅氧烷膜5。接着，通过在甲基硅氧烷膜5上涂布抗蚀剂，对该抗蚀剂进行构图，形成具有开口6a的抗蚀剂图案6。在这里，所谓低介电常数绝缘膜，是指具有3.0或其以下的介电常数的绝缘膜。
接着，以抗蚀剂图案6作为掩模，使用RIE(反应性离子蚀刻ReactiveLon Etching)法，蚀刻甲基硅氧烷膜5，形成在底面露出SiC膜4的孔。甲基硅氧烷膜5的蚀刻，例如，使用平行平板型等离子体蚀刻装置，在气体流量C4F8/Ar/N2＝10/1000/200sccm，压力100m托，高频功率1500W，温度40℃的条件下进行。另外，该蚀刻工艺条件只是一例，并不限定于此。接着，也通过以抗蚀剂图案6作为掩模，使用RIE法，对SiC膜4进行蚀刻，形成通达下层布线3的过孔5a(参照图2(a))。
接着，通过使用NH3气体的等离子体处理，剥离已不需要的抗蚀剂图案6。抗蚀剂的剥离，例如可通过将固定被处理基板的电极，和设置了对向电极的磁控管RIE装置进行。该磁控管RIE装置成为可导入NH3气体的真空容器，真空容器与用于排出气体的真空泵连接，可排气至压力1.0×10-4托或其以下。将固定被处理基板的电极，有静电吸盘功能，可在-30℃～120℃的范围内控制基板温度，并能施加13.56MHz的高频功率。
在这里，图3表示使用了N2气、H2气、N2和H2的混合气体、混入了NH3的气体时的抗蚀剂的剥离速度。在图3中，横轴表示使用气体的种类，纵轴表示抗蚀剂的剥离速度。另外，作为抗蚀剂的剥离条件是，压力0.2托、高频功率400W、NH3气体流量100sccm或200sccm、腔壁(上面和侧面)的温度60℃、形成了抗蚀剂的基板温度40℃、在基板内面的中心和周围作为冷媒导入的He气体的压力，分别为7托和40托。
在图中，点A1表示N2气和He气的混合气体(N2∶He＝100sccm∶100sccm)，点A2表示H2气和He气的混合气体(H2∶He＝100sccm∶100sccm)，点A3表示N2气和H2气的混合气体(N2∶H2＝100sccm∶100sccm)。点A4、A5、A6表示混入了NH3气的气体。在这里，点A4是NH3气体的流量为100sccm；点A5是NH3和N2的流量比例为NH3∶N2＝100sccm∶100sccm；点A6是NH3气体的流量为200sccm。
如参照图10说明过的那样，通过N2气或H2气进行的抗蚀剂的剥离速度，N2约为90nm/min、H2约为20nm/min，非常缓慢。另外，点A3表示的N2和H2的混合气体，剥离速度约为120nm/min左右，虽然比点A1和点A2快，但仍不充分。
另一方面，如点A4、A5、A6所示，使用含有NH3气体时，虽然根据NH3气体的流量，或有无混合N2气体而存在不同，但都能保持250nm/min或其以上的高剥离速度。即，能够得到使用N2和H2的混合气体作为剥离气体时的2倍或其以上的剥离速度。
使用NH3气进行的抗蚀剂的剥离，由于NH3发生以下的分解反应，分解为NH2离子(以下称为：NH2 +)或是NH离子(以下称为：NH+)。
，
在这里，「H*」表示氢游离基。通过该NH2 +离子或NH+离子与抗蚀剂发生
的反应，剥离抗蚀剂。
另一方面，被分解的NH3和甲基硅氧烷发生以下的反应。
如果这样使用NH3气体时，表露出的甲基硅氧烷膜5与铵离子(NH2 +或NH+)反应，形成具有Si-N键或C-N键的保护膜7，可以保护甲基硅氧烷膜5(参照图2(b))。
另外，由于甲基硅氧烷膜5中的Si-CH3键没有向Si-O键变化，所以不会使甲基硅氧烷膜5发生劣化。
另外，在NH3气体发生分解反应时，由于生成H游离基，所以氢游离基H*之间发生反应，生成H2，但同作为H2气体导入的场合相比，生成的H2是微量的。因此，对低介电常数层间绝缘膜的变质，是可以忽视不计的程度。另外，为了控制反应生成的H2和NH3的多阶段分解生成的H2，缩短气体在电极的滞留时间是有效果的。根据本发明者的研究结果，气体的滞留时间，优选在10m秒或其以下。
另外，添加He或Ne、Ar、Kr、Xe、Rn等惰性气体，气体的滞留时间也将被缩短。
接着，如图2(c)所示，在甲基硅氧烷膜5上形成的过孔5a中，埋入Cu等金属，形成插塞8。
图1(a)至图2(c)所示的半导体器件的制造工序，虽然是通过单金属镶嵌法形成半导体器件的布线的，但不限于此，也可适用双金属镶嵌法。
例如，到上述的图1(a)～图2(b)所示的工序为止进行同样的工序。然后，在半导体器件的保护膜7上涂布抗蚀剂，如图4(a)所示，在过孔5a上，形成具有比过孔5a直径更宽的上层布线用开口9a的抗蚀剂图案9。
接着，如图4(b)所示，与过孔5a的形成工序相同地，以抗蚀剂图案9作为掩模，使用RIE法，对第2层间绝缘膜甲基硅氧烷膜5进行蚀刻，由此，在甲基硅氧烷膜5上形成具有比过孔5a直径更大的宽度的上层布线用槽沟5b。甲基硅氧烷膜5的蚀刻条件，既可以与上述图2(a)说明过的蚀刻条件相同，也可以采用其他的工艺条件。
接着，通过与上述相同的工序，通过使用NH3气体的等离子体处理，剥离已不需要的抗蚀剂图案9。这时，与在图2(b)说明过的相同地，在上层布线用槽沟5b的表面，形成具有Si-N键或C-N键的保护膜7(参照图5(a))。该保护膜7可以保护甲基硅氧烷膜5。
接着，如图5(b)所示，将Cu等金属埋入在甲基硅氧烷膜5上形成的过孔5a和上层布线用槽沟5b中，形成插塞8和上层布线10。
另外，使用HCN气体或者(CN)2气体代替NH3气体，也可以得到同样的效果。
HCN气体，通过分解反应( )，离解生成铵离子NH+。而且通过加入H2气，经过HCN+H2→NHX ++CHX ++CN的反应，可生成铵离子NHX +。
进而，(CN)2气体通过加入H2，经过 的反应，可生成铵离子NHX +。另外，(CN)2气体即使不加入H2，与抗蚀剂中所含有的H反应，也可以生成铵离子NHX +。
这样，铵离子(NHX +)和抗蚀剂发生如上述的 的反应，便可以进行抗蚀剂剥离。因此，使用HCN气体或(CN)2气体，也能以铵离子剥离抗蚀剂，所以能够保持高的剥离速度。
另外，HCN气体即使不与H2气体混合，也可通过HCN气体的分解反应，生成铵离子(NH+)，所以能够防止Si-CH3键向高吸湿性的Si-H键变化，甲基硅氧烷膜不会发生劣化。
另外，(CN)2气体即使不与H2气体混合，也可与抗蚀剂所含有的H反应，生成铵离子NH+，所以能够防止Si-CH3键向高吸湿性的Si-H键变化，甲基硅氧烷膜不会发生劣化。
另外，在上述的本实施形态中，对使用甲基硅氧烷作为低介电常数绝缘膜的第2层间绝缘膜5进行了说明，但并不限于此，只要是介电常数在3.0或其以下的具有硅氧烷骨架的低介电常数绝缘膜就可以。例如，具有氢硅氧烷等有机成分的石英玻璃，就是低介电常数绝缘膜，同样可以适用于本实施形态。
另外，如图6所示，通过在半导体基板31上形成的层间绝缘膜33内，形成多个空孔35，可以实现低介电常数。另外，在半导体基板31上，形成有图中未示出的元件。如果在该层间绝缘膜33内形成的空孔35的直径过大，布线37间的寄生容量就会增大。因此，空孔35的直径可以是布线37间隔的约5％或其以下。例如，在布线37的布线间隔是0.1μm的半导体器件的场合，可以具有直径在5nm或其以下的空孔35。在图6所示的变形例中，从层间绝缘膜33上剥离在层间绝缘膜33上形成布线37用的槽沟时所使用的抗蚀剂图案(图中未示)时，可使用在本实施形态所述的技术。另外，在图6所示的变形例中，层间绝缘膜33也可以是由SiO2构成的膜。
正如以上详述的那样，根据本实施形态，在可以防止低介电常数层间绝缘膜的劣化的同时，可以高效地剥离堆积在低介电常数层间绝缘膜上的抗蚀剂掩模。
(第2实施形态)
以下，参照图7，说明本发明第2实施形态的半导体器件的制造方法。
在第1实施形态中，叙述了通过NH3气体的分解反应，生成氢游离基H*，该氢游离基H*之间反应产生H2。由于H2使低介电常数绝缘膜变质，所以抑制H2的发生，可以有效防止低介电常数绝缘膜的劣化。因此，在本实施形态中，在通过第1实施形态的制造方法制造半导体器件时，为了抑制使用NH3气体进行等离子体处理时的H2的发生，要决定合适的等离子体的电子密度。为了寻找该合适的电子密度，进行了以下实验。
首先，作为生成氮活性种的等离子体蚀刻装置，准备了电容耦合型等离子体蚀刻装置。这种等离子体蚀刻装置，在可排气为真空的容器内，备有相对配置的一对电极。电极的一方兼作可支持被处理基板的载物台。通过各自的匹配电路，在电极间施加13.56MHz的高频功率，在施加了由此形成的电场，和由配置在真空容器外侧面的偶极子环形成的、与被处理基板表面平行的磁场的真空容器内，供给反应性气体(在本实施形态中是NH3)，使之生成等离子体。在该等离子体蚀刻装置中，作为放电气体导入Ar，压力控制在40m托、接通功率控制在0.4W/cm2时的等离子体的电子密度是6.8×1010cm-3，接通功率控制在1.8W/cm2时的等离子体的电子密度是1.4×1011cm-3。这种等离子体蚀刻装置，通过改变接通功率，可以控制等离子体的电子密度。
使用上述等离子体蚀刻装置，进行了NH3等离子体的发光分光测定，结果，主要确认了NH+(发光波长463nm)和H(例如发光波长652nm)的发光。图7表示使等离子体的电子密度变化时的NH3的发光强度(曲线g1)，铵离子NH+的发光强度(曲线g2)，H的发光强度(曲线g3)，及NH+和H的强度比NH+/H(曲线g4)。在等离子体的电子密度增加的同时，H的发光强度增加，而NH+和H的强度比降低。这是因为由于NH3气体进行分解，H浓度增加了。正如在第1实施形态所说明的那样，甲基硅氧烷膜中的甲基，通过与H反应而具有吸湿性，成为膜质劣化的问题。因此，对于通过NH3气体进行的等离子体处理使甲基硅氧烷膜的膜质不老化地除去甲基硅氧烷膜上形成的抗蚀剂来说，最好是不存在H。
接着，准备多个直至第1实施形态的制造方法的图2(a)中所示工序完成的样品，即，以甲基硅氧烷膜5上有开口6a的抗蚀剂图案6作为掩模，在甲基硅氧烷膜5和SiC膜4上开有过孔5a的样品。然后使用上述等离子体蚀刻装置，改变等离子体的电子密度，对上述样品进行了第1实施形态的图2(b)所示工序，即剥离(灰化)抗蚀剂图案6的工序。另外，等离子体蚀刻中使用的反应性气体是NH3，并进行了等离子体蚀刻中的NH3等离子体的发光分光测定。
根据该实验结果，在作为抗蚀剂的剥离气体使用NH3气体的场合，NH+和H的强度比，如果是2或其以上，则没有膜质劣化。即，由图7可知，如果按等离子体的电子密度为1011cm-3或其以下的方式进行等离子体蚀刻，则可以抑制甲基硅氧烷膜的膜质劣化。
因此，在本实施形态的制造方法中，在第1实施形态的制造方法中使用NH3气体进行等离子体蚀刻的场合，是将等离子体的电子密度设定为1011cm-3或其以下的。通过如此设定，在可有效地使用有效地生成了铵离子NHX +的等离子体蚀刻进行抗蚀剂剥离的同时，也能够抑制低介电常数绝缘膜的膜质劣化。
另外，进一步的实验结果，可知，即使作为氮化合物气体使用HCN气体进行等离子体处理的场合，如果将等离子体的电子密度设为1011cm-3或其以下，也可以抑制由于HCN多阶段分解生成的H2，能够有效地抑制甲基硅氧烷膜的膜质劣化。
(第3实施形态)
以下，对在第1和第2实施形态的制造方法中使用的等离子体蚀刻装置中，成为问题的抗蚀剂剥离速度的降低进行说明。在晶片处理枚数增加的同时进行等离子体蚀刻处理的处理容器内，蓄积着与抗蚀剂反应的生成物，和由晶片带进的布线材料Cu等金属杂质。蚀刻剂被这种堆积物消耗，存在所谓抗蚀剂的剥离速度降低的问题。
为了恢复抗蚀剂的剥离速度，有湿式清洁方法，即将腔室在空气中打开，使用醇等药品或纯水，清除内部部件上的堆积物。但湿式清洁方法，在清洁之后必须进行真空排气，由于要使等离子体蚀刻装置长时间停机，无法避免由此导致的生产量降低的问题。
与此相对，已知有干式清洁方法(特开2003-124196号公报)，即利用反应性气体或等离子体，腐蚀除去堆积物。这种清洁方法是利用等离子体化的气体将堆积物转换成挥发性物质而进行除去的，但在堆积物中含有金属杂质的场合，由于难以转换成挥发性物质，所以无法完全清除堆积物。在金属杂质表面，通过还原反应，含有氢原子的离子或游离基被消耗，这成为抗蚀剂剥离速度降低的原因。
本实施形态提供一种等离子体蚀刻装置的清洁方法，能够防止由等离子体导致的抗蚀剂剥离速度的降低。
以下，说明本发明的第3实施形态的等离子体蚀刻装置的清洁方法。图8表示适用于本实施形态的清洁方法的等离子体蚀刻装置。该等离子体蚀刻装置，是平行平板型RIE装置，在真空容器11内，设置有载放、固定晶片100的载物台12。该载物台12兼作电极，该载物台12例如与13.56MHz的高频电源13连接。另外，与载物台12相对，在真空容器11的内壁上面设置有电极14。该电极14连接接地电源。从气体导入口15，按规定流量调节的反应性气体被导入真空容器11内。真空容器11内部，通过连接气体排出管16的开度调整阀17，由真空泵18保持规定压力。通过在电极12和电极14之间，施加所希望功率的高频电压，反应性气体被激励，在载物台12的上方形成等离子体。在真空容器11的壁面，设置有窗口19，可进行等离子体的发光分光测定。另外，真空容器11的内部材料，可使用氧化铝或石英等，以免与已激励的气体种发生反应。
在该等离子体蚀刻装置中，对作为反应性气体使用O2的场合和使用NH3的场合，检测了抗蚀剂的剥离速度(灰化速率)。使用O2的场合(O2气体流量200sccm，压力20Pa，RF功率500W)是550nm/min，使用NH3的场合(NH3气体流量400sccm，压力30Pa，RF功率600W)是250nm/min。
接着，使用该等离子体蚀刻装置，进行了堆积有低介电常数绝缘膜的半导体器件、例如通过第1实施形态的制造方法制造的半导体器件的制造工序中的抗蚀剂的剥离处理。在低介电常数绝缘膜表露时的剥离工序(例如，在第1实施形态中，剥离抗蚀剂图案6的工序)中，作为反应性气体使用NH3，在其他工序中，(例如，在第1层间绝缘膜2上形成下层布线3用槽沟之后，剥离抗蚀剂的工序)，作为反应性气体使用O2，进行了抗蚀剂的剥离。对每个抗蚀剂的剥离工序，测定抗蚀剂的灰化速率，在监测灰化速率的变动时，使用O2的场合和使用NH3的场合的灰化速率，逐渐降低，分别降低到，使用O2的场合约为500nm/min，使用NH3的场合约为190nm/min，以后就稳定了。
接着，将模拟Si晶片固定在载物台12上，进行了上述等离子体蚀刻装置的干式清洁处理。干式清洁使用了NH3作为清洁气体。在进行了上述等离子体蚀刻装置的清洁处理之后，马上进行了堆积了低介电常数绝缘膜的半导体器件的抗蚀剂的剥离工序。在低介电常数绝缘膜的表露工序中，作为反应性气体使用NH3，在其他工序使用O2，进行了抗蚀剂的剥离。然后，使用上述等离子体蚀刻装置，进行堆积有低介电常数绝缘膜的其他半导体器件的抗蚀剂的剥离工序，抗蚀剂的灰化速率降低，形成了稳定值时，改变清洁时间反复进行了上述清洁处理的实验。图9表示该实验结果。
图9是表示干式清洁时间，和作为灰化气体使用NH3时的抗蚀剂灰化速率的关系的图。在图9中，横轴表示清洁时间，即清洁处理中的等离子体的放电时间，纵轴表示抗蚀剂的灰化速率。由图9可知，在清洁时间增加的同时，抗蚀剂的灰化速率上升，在48分钟后，达到240nm/min，基本恢复到了灰化速率降低前的值。另外，在清洁时间进行了48分钟后，在作为灰化气体使用O2时的工序中，抗蚀剂的灰化速率也大致恢复到了灰化速率降低前的值550nm/min。
接着，作为清洁气体使用O2代替NH3，进行了与上述相同的实验。作为清洁气体使用O2的场合，在作为抗蚀剂的灰化气体使用O2的剥离工序中的灰化速率恢复了，但作为灰化气体使用NH3的剥离工序的灰化速率没有恢复。其理由是，在作为清洁气体使用O2的场合，氧离子与等离子体蚀刻装置真空容器内的堆积物中的有机成分发生反应，变为CO、CO2、H2O等挥发性物质，被清除。在经过充分清洁，真空容器内的堆积物中的反应成分消失时，氧离子没有消耗，在作为灰化气体使用O2的剥离工序中，灰化速率恢复。与此相反，在灰化气体使用NH3的剥离工序中，灰化速率没有恢复的原因是，虽然没有因有机成分导致的铵离子的消耗，但铵离子与堆积物中残留的Cu等金属杂质发生还原反应而被消耗。
但是，如果按本实施形态那样，使用NH3作为清洁气体进行清洁时，在通过铵离子清除堆积物中的有机成分的同时，金属杂质的表面也将被还原。因此，铵离子不会更多消耗。其结果，作为灰化气体使用NH3的剥离工序的灰化速率将恢复。
另外，实际上，将灰化速率处于降低状态的真空容器在空气中打开，对真空容器内进行确认时，看到了在真空容器内的部分，特别在晶片外周部的部分，附着有堆积物。在使用了O2气体进行清洁后，再度在空气中打开确认时，堆积物清除不那么多，仍然残存。与此相反，使用NH3气体进行清洁后，堆积物几乎全被清除了。由此可知，堆积物中含有相当多的Cu等金属杂质，因此只使用O2气进行清洁，不能清除堆积物，而使用NH3气进行清洁，可以清除这类堆积物。其原因可以认为是Cu与NH3发生反应，生成络和物Cu(NH3)4而被腐蚀的缘故。
按照本实施形态，由于完全不进行干式清洁，而在进行抗蚀剂剥离处理，产生大量堆积物，灰化速率降低之后进行清洁，所以清洁所需的时间变长，但通过在堆积物达到某种程度的阶段进行清洁处理，既能减少灰化速率的变动量，也能缩短清洁时间。
另外，在本实施形态中，作为等离子体源，使用了平行平板型RIE装置，但也可以使用将微波或感应耦合型等离子体源组合为源等离子体的等离子体蚀刻装置。另外，与第1和第2实施形态相同，通过添加He、Ne、Ar、Kr、Xe、Rn等惰性气体，使等离子体的电子密度控制在1011cm-3或其以下，这对抑制H2的生成的同时有效地产生铵离子是极为有效的。
通过使用NH3气体的等离子体，对抗蚀剂的灰化处理后的真空容器内进行干式清洁，可以容易地使因真空容器内附着的堆积物造成的灰化速率的降低得到恢复。由此可以减少清洗频度，提高等离子体蚀刻装置的运转率，从而提高生产效率。

Claims (20)

1.一种半导体器件的制造方法，其特征在于具备：
在半导体基板上形成低介电常数绝缘膜的工序、
在上述低介电常数绝缘膜上形成抗蚀剂图案的工序、
以上述抗蚀剂图案作为掩模，蚀刻上述低介电常数绝缘膜的工序、
和通过由铵离子进行的等离子体处理，剥离上述抗蚀剂图案的工序。
2.权利要求1所述的半导体器件的制造方法，其特征在于：上述剥离抗蚀剂图案的工序，要在等离子体处理中，添加由He、Ne、Ar、Kr、Xe、Rn组成的组中选择的惰性气体。
3.权利要求1所述的半导体器件的制造方法，其特征在于：上述低介电常数绝缘膜是具有硅氧烷骨架的绝缘膜。
4.权利要求1所述的半导体器件的制造方法，其特征在于：上述低介电常数绝缘膜是具有有机成分的石英玻璃膜。
5.权利要求1所述的半导体器件的制造方法，其特征在于：上述低介电常数绝缘膜是甲基聚硅氧烷。
6.权利要求1所述的半导体器件的制造方法，其特征在于：进一步具备在上述低介电常数绝缘膜内形成多个布线的工序，上述低介电常数绝缘膜有空孔，该空孔的直径为上述布线的布线间隔的5％或其以下。
7.权利要求6所述的半导体器件的制造方法，其特征在于：上述低介电常数绝缘膜具有直径5nm或其以下的空孔。
8.权利要求1所述的半导体器件的制造方法，其特征在于：在形成上述低介电常数绝缘膜之前，具备在上述半导体基板上形成由金属构成的布线的工序，蚀刻上述低介电常数绝缘膜的工序是要形成用于与上述布线连接的孔。
9.一种半导体器件的制造方法，其特征在于具备：
在半导体基板上形成低介电常数绝缘膜的工序、
在上述低介电常数绝缘膜上形成抗蚀剂图案的工序、
以上述抗蚀剂图案作为掩模，蚀刻上述低介电常数绝缘膜的工序、
通过等离子体激励选自NH3、HCN构成的组中的氮化合物气体而生成的氮活性种进行的等离子体的电子密度成为1×1011cm-3或其以下的等离子体处理，剥离上述抗蚀剂图案的工序。
10.权利要求9所述的半导体器件的制造方法，其特征在于：剥离上述抗蚀剂图案的工序，要在等离子体处理中添加由He、Ne、Ar、Kr、Xe、Rn组成的组中选择的惰性气体。
11.权利要求9所述的半导体器件的制造方法，其特征在于：上述低介电常数绝缘膜是具有硅氧烷骨架的绝缘膜。
12.权利要求9所述的半导体器件的制造方法，其特征在于：上述低介电常数绝缘膜是具有有机成分的石英玻璃膜。
13.权利要求9所述的半导体器件的制造方法，其特征在于：上述低介电常数绝缘膜是甲基聚硅氧烷。
14.权利要求9所述的半导体器件的制造方法，其特征在于：进一步具备在上述低介电常数绝缘膜内形成多个布线的工序，上述低介电常数绝缘膜有空孔，该空孔的直径为上述布线的布线间隔的5％或其以下。
15.权利要求14所述的半导体器件的制造方法，其特征在于：上述低介电常数绝缘膜具有直径5nm或其以下的空孔。
16.权利要求9所述的半导体器件的制造方法，其特征在于：在形成上述低介电常数层间绝缘膜之前，具备在上述半导体基板上形成由金属构成的布线的工序，蚀刻上述低介电常数绝缘膜的工序是要形成用于与上述布线连接的孔。
17.权利要求9所述的半导体器件的制造方法，其特征在于：上述等离子体处理是作为上述氮活性种含有铵离子的等离子体处理。
18.一种等离子体蚀刻装置的清洁方法，是在真空容器内，通过等离子体蚀刻，剥离在基板表面形成的抗蚀剂的等离子体蚀刻装置的清洁方法，其特征在于具备：
向上述真空容器内供给NH3气体的工序、
和在上述真空容器内生成等离子体，清除上述真空容器内附着的堆积物的工序。
19.权利要求18所述的等离子体蚀刻装置的清洁方法，其特征在于：上述等离子体蚀刻装置是平行平板型RIE装置。
20.权利要求18所述的等离子体蚀刻装置的清洁方法，其特征在于：上述等离子体蚀刻装置，是在源等离子体中组合了微波或感应耦合型等离子体源的等离子体蚀刻装置。
CNA2004100381565A 2003-05-13 2004-05-11 半导体器件的制造方法和等离子体蚀刻装置的清洁方法 Pending CN1551307A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP134714/2003 2003-05-13
JP2003134714 2003-05-13
JP105896/2004 2004-03-31
JP2004105896A JP2004363558A (ja) 2003-05-13 2004-03-31 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法

Publications (1)

Publication Number Publication Date
CN1551307A true CN1551307A (zh) 2004-12-01

Family

ID=33566701

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100381565A Pending CN1551307A (zh) 2003-05-13 2004-05-11 半导体器件的制造方法和等离子体蚀刻装置的清洁方法

Country Status (4)

Country Link
US (1) US20050009356A1 (zh)
JP (1) JP2004363558A (zh)
CN (1) CN1551307A (zh)
TW (1) TW200425251A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101504915B (zh) * 2008-02-07 2012-02-22 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
CN105990132A (zh) * 2015-03-20 2016-10-05 瑞萨电子株式会社 电子器件的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253116B2 (en) * 2004-11-18 2007-08-07 International Business Machines Corporation High ion energy and reative species partial pressure plasma ash process
US7288488B2 (en) * 2005-05-10 2007-10-30 Lam Research Corporation Method for resist strip in presence of regular low k and/or porous low k dielectric materials
US7393795B2 (en) * 2006-02-01 2008-07-01 Applied Materials, Inc. Methods for post-etch deposition of a dielectric film
JP4675258B2 (ja) * 2006-02-22 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
JP2008053507A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd ドライエッチング方法
US20090078675A1 (en) * 2007-09-26 2009-03-26 Silverbrook Research Pty Ltd Method of removing photoresist
WO2009039551A1 (en) * 2007-09-26 2009-04-02 Silverbrook Research Pty Ltd Method of removing photoresist
JP5072531B2 (ja) * 2007-10-24 2012-11-14 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
JP5654794B2 (ja) * 2010-07-15 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10431469B2 (en) * 2012-07-16 2019-10-01 Mattson Technology, Inc. Method for high aspect ratio photoresist removal in pure reducing plasma
JP2017003824A (ja) * 2015-06-11 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277733B1 (en) * 1998-10-05 2001-08-21 Texas Instruments Incorporated Oxygen-free, dry plasma process for polymer removal
US6316354B1 (en) * 1999-10-26 2001-11-13 Lsi Logic Corporation Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6455431B1 (en) * 2000-08-01 2002-09-24 Applied Materials Inc. NH3 plasma descumming and resist stripping in semiconductor applications
JP2002261092A (ja) * 2001-02-27 2002-09-13 Nec Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101504915B (zh) * 2008-02-07 2012-02-22 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
CN105990132A (zh) * 2015-03-20 2016-10-05 瑞萨电子株式会社 电子器件的制造方法

Also Published As

Publication number Publication date
US20050009356A1 (en) 2005-01-13
TW200425251A (en) 2004-11-16
JP2004363558A (ja) 2004-12-24

Similar Documents

Publication Publication Date Title
US7704887B2 (en) Remote plasma pre-clean with low hydrogen pressure
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
CN1282992C (zh) 半导体制造装置的净化方法和半导体器件的制造方法
US7780865B2 (en) Method to improve the step coverage and pattern loading for dielectric films
CN1644251A (zh) 清洁反应室的方法
US4923828A (en) Gaseous cleaning method for silicon devices
US20040115876A1 (en) Method of manufacturing silicon carbide film
CN106298446B (zh) 用于清洁等离子体处理室和衬底的方法
EP1983554A2 (en) Hydrogen ashing enhanced with water vapor and diluent gas
CN1551307A (zh) 半导体器件的制造方法和等离子体蚀刻装置的清洁方法
CN101064244A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN1633701A (zh) 用于有机硅酸盐玻璃低k介质腐蚀应用的用于o2和nh3的蚀刻后光刻胶剥除
WO2007118026A2 (en) Step coverage and pattern loading for dielectric films
KR101895095B1 (ko) 퇴적물 제거 방법
JPH08264510A (ja) シリコン窒化膜のエッチング方法およびエッチング装置
CN101030530A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN1245350A (zh) 半导体器件及制造该半导体器件的方法
WO2006137384A1 (ja) 層間絶縁膜および配線構造と、それらの製造方法
JP2003179054A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2626913B2 (ja) シリコン表面の処理方法
KR20010042227A (ko) 성막 방법
JPH11340211A (ja) 基板処理方法および基板処理装置
CN1561540A (zh) 处理方法
US20040147115A1 (en) Two-step formation of etch stop layer
CN1941293A (zh) 用于半导体器件的使用预处理的材料原子层沉积的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication