CN1941293A - 用于半导体器件的使用预处理的材料原子层沉积的方法 - Google Patents

用于半导体器件的使用预处理的材料原子层沉积的方法 Download PDF

Info

Publication number
CN1941293A
CN1941293A CNA2005100303077A CN200510030307A CN1941293A CN 1941293 A CN1941293 A CN 1941293A CN A2005100303077 A CNA2005100303077 A CN A2005100303077A CN 200510030307 A CN200510030307 A CN 200510030307A CN 1941293 A CN1941293 A CN 1941293A
Authority
CN
China
Prior art keywords
species
introducing
chamber
semiconductor substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100303077A
Other languages
English (en)
Other versions
CN100461343C (zh
Inventor
三重野
文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2005100303077A priority Critical patent/CN100461343C/zh
Priority to US11/536,472 priority patent/US7569487B2/en
Publication of CN1941293A publication Critical patent/CN1941293A/zh
Application granted granted Critical
Publication of CN100461343C publication Critical patent/CN100461343C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供用于形成原子层沉积的方法。该方法包括将包括上表面的半导体衬底(例如晶片、LCD板)放置在室中。上表面包括一种或多种含碳物质和就地形成的氧化物层。该方法包括将氧化物质引入到室中。该方法包括处理半导体衬底的上表面，以去除一种或多种含碳物质并形成上覆于上表面的二氧化硅粒子膜。该方法包括将惰性气体引入到室中，以清除室中的氧化物质和与一种或者多种含碳物质相关的其他物质。将还原物质引入室中，以剥离二氧化硅粒子膜，来产生经过含氢物质处理的基本清洁的表面。该方法包括对基本清洁的表面进行另一工艺(例如，原子层沉积)，同时衬底被保持在真空环境中。所述基本清洁的表面基本不含就地形成的氧化物和含碳粒子。

Description

用于半导体器件的使用预处理的材料原子层沉积的方法
技术领域
本发明涉及集成电路及其用于半导体器件制造的处理。更具体地，本发明提供在前驱体处理下使用原子层沉积沉积一层或者多层材料膜的方法和结构。仅仅作为示例，本发明已经被应用于先进集成电路器件的制造，但是应该认识到，本发明具有更加广泛的可应用性。
背景技术
集成电路已经从制造在单个硅芯片上的少数的互连器件发展到数百万个器件。传统集成电路提供的性能和复杂度已远远超过了当初的想象。为了实现复杂度和电路密度(即，能够被安置到给定芯片面积上的器件的数量)的提高，对于每一代集成电路，最小器件线宽的尺寸(也被称为器件“几何”)变得越来越小。
不断增大的电路密度不仅已提高了集成电路的复杂度和性能，而且也为客户提供了更低成本的部件。集成电路或者芯片制造设备常常可能花费成百上千万，甚至十几亿美元来建造。每一制造设备具有一定的晶片生产量，而每片晶片上将会有一定数量的集成电路。因此，通过制造更小的集成电路个体器件，更多的器件可以被制造在每一个晶片上，这样就可以增加制造设备的产量。要使器件更小是很有挑战性的，因为每一种用于集成制造的工艺都存在限制。那也就是说，一种给定的工艺通常只能加工到某一特定的线宽尺寸，于是不是工艺就是器件布局需要被改变。此外，随着器件要求越来越快速的设计，工艺限制就伴随某些传统的工艺和材料而存在。
这样的工艺的示例是使用化学气相沉积技术的膜的形成。这些化学气相沉积技术(通常称作CVD)经常使用利用等离子体环境被引入的前驱体气体。这些气体通常形成包括绝缘体、半导体和导体在内的材料层。虽然已被广泛地用于半导体器件的制造，但是CVD技术常常缺乏对于更小特征的良好的阶梯覆盖。这些更小的特征通常小于约0.2μm并且其长宽比为10，但是也可以是其他值。
因此，已经提出了原子层沉积(ALD)技术。这些技术所提供的膜将良好地阶段覆盖这样的更小特征。ALD已经由M.Ritala和M.Leskela在Handbook of Thin Film Materials，H.S.Nalwa，ed.，Vol.1，103(2002)，“Atomic layer Deposition”中描述。然而，ALD技术具有某些限制。例如，ALD技术通常难以保持不受污染。污染物通常导致器件失效和可靠性问题。在本说明书中，更具体地在下文中可以找到这些和其他的限制。
从上面看出，用于处理半导体器件的改进技术是所希望的。
发明内容
根据本发明，提供了涉及集成电路的技术及其用于半导体器件制造的处理。更具体地，本发明提供在前驱体处理下使用原子层沉积沉积一层或者多层材料膜的方法和结构。仅仅作为示例，本发明已经被应用于先进集成电路器件的制造，但是应该认识到，本发明具有更加广泛的可应用性。
在具体实施例中，本发明提供一种用于形成原子层沉积的方法。该方法包括将包括上表面的半导体衬底(例如晶片、LCD板)放置在室中。所述上表面包括一种或多种含碳物质(例如CxHy)和例如SiO2的就地形成的氧化物层。根据具体实施例，所述含碳物质和就地形成的氧化物被认为是所不希望的污染物。该方法包括将氧化物质(例如臭氧、含氧等离子体)引入到所述室中。该方法包括用所述氧化物质处理所述半导体衬底的所述上表面，以去除所述一种或多种含碳物质，并且形成上覆于所述上表面的二氧化硅粒子膜。该方法包括将惰性气体(例如氩气)引入到所述室中，以清除所述室中的所述氧化物质和与所述一种或者多种含碳物质相关的其他物质。将还原物质引入所述室中，以剥离所述二氧化硅粒子膜，来产生经过含氢物质处理的基本清洁的表面。该方法包括对所述基本清洁的表面进行另一工艺，同时所述衬底被保持在真空环境中。所述基本清洁的表面基本不含就地形成的氧化物和含碳粒子。
在另一具体实施例中，本发明提供一种用于通过原子层沉积形成膜的方法。该方法包括将包括上表面的半导体衬底放置在室中。所述上表面包括一种或多种含碳物质和一就地形成的氧化物层。该方法还包括将氧化物质引入到所述室中，并处理所述半导体衬底的所述上表面，以去除所述一种或多种含碳物质并且形成上覆于所述上表面的二氧化硅粒子膜。该方法包括在与所述上表面的所述处理相关的一部分时间中提高所述上表面的温度。将惰性气体引入到所述室中以清除所述室中的所述氧化物质和与所述一种或者多种含碳物质相关的其他物质的步骤被包括。该方法包括引入还原物质，以剥离所述二氧化硅粒子膜，来产生经过含氢物质处理的基本清洁的表面。该方法然后对所述基本清洁的表面进行原子层沉积工艺，同时所述衬底被保持在真空环境中以形成原子层沉积膜。所述基本清洁的表面基本不含就地形成的氧化物和含碳粒子。
较传统技术，通过本发明获得了的很多优点。例如，本技术为使用依赖于传统技术的工艺提供了便利。在一些实施例中，本方法提供了对于每个晶片的按管芯计的更高的器件产率。此外，本方法提供了与传统工艺技术兼容而不用对传统设备和工艺进行实质修改的工艺。优选地，本发明为0.1微米以及更小的设计规范提供了改进的工艺集成。此外，本发明可以适用于商业化器件的大量制造。依据实施例，可以获得这些优点中的一个或多个。这些优点或其他优点将在本说明书全文中并且更具体地在下文中，进行更多的描述。
参考下面的详细描述和附图，可以更充分地理解本发明的各种其他目的、特征和优点。
附图说明
图1示出了用于原子层沉积的传统方法的；
图2是根据传统方法所形成的具有原子层的衬底的简化的横截面视图；
图3到图8示出了根据本发明的一个实施例的使用预处理工艺的原子层沉积方法；以及
图9是示出了使用根据本发明的方法得到的实验结果的简化图。
具体实施方式
根据本发明，提供了涉及集成电路的技术及其用于半导体器件制造的处理。更具体地，本发明提供在前驱体处理下使用原子层沉积沉积一层或者多层材料膜的方法和结构。仅仅作为示例，本发明已经被应用于先进集成电路器件的制造，但是应该认识到，本发明具有更加广泛的可应用性。
图1示出了用于原子层沉积的传统方法。如图所示，传统方法100包括预处理步骤101，随后103进行原子层沉积步骤105。预处理步骤通常是湿法工艺，其使用湿化学物。在具体实施例中，所述湿化学物包括SC-1(即，RCA清洁)，去离子水以及稀氢氟酸(HF)。用于原子层沉积的传统方法存在有限制。在通过原子层沉积所沉积的上覆膜和衬底之间形成污染物。在图2中提供了这样的污染物的细节。
图2是根据传统方法所形成的具有原子层的衬底200的简化横截面视图。衬底包括硅晶片201。上覆于硅晶片的表面的是氮化硅层207，所述氮化硅层207使用原子层沉积被沉积。在氮化物层和衬底之间存在界面205。该界面具有就地形成的氧化物和含碳物质，例如CxHy。就地形成的氧化物和含碳物质是污染物，所述污染物理想地是被去除。在本说明书全文中，更具体地在下文中，提供用于去除这样的污染物的技术的细节。
用于原子层沉积的预处理方法可以被概括如下。
1.提供包括上表面的半导体衬底，所述上表面的特征在于具有例如就地形成的氧化物、含碳物质的污染物；
2.将所述半导体衬底(例如晶片、LCD板)置于室中；
3.将氧化物质引入到所述室中；
4.处理所述半导体衬底的所述上表面，以去除所述一种或多种含碳物质，并且形成上覆于所述上表面的二氧化硅粒子膜；
5.将惰性气体引入到所述室中，以清除所述室中的所述氧化物质和与所述一种或者多种含碳物质相关的其他物质；
6.将还原物质引入到所述室中，以剥离所述二氧化硅粒子膜，来产生经过多种含氢物质处理的基本清洁的表面；
7.重复上述步骤中的一个或者多个，以产生所述基本清洁表面；
8.对没有就地形成的氧化物和含碳粒子的所述基本清洁的表面进行另一工艺，同时所述衬底被保持在真空环境中；以及
9.如果需要的话，进行其他的步骤。
上述顺序的步骤提供了根据本发明一个实施例的方法。如所示出的，该方法利用了包括清洁半导体衬底的表面的方法的多个步骤的组合。还可以提供许多其他可供选择的方法，其中在不背离这里的权利要求的范围的情况下，加入某些步骤，删去一个或多个步骤，或者一个或多个步骤按照不同的顺序被提供。使用用于原子层沉积的上述方法的细节在下面被提供。
用于使用预处理技术的原子层沉积的方法可以被概括如下。
1.提供包括上表面的半导体衬底，所述上表面的特征在于具有例如就地形成的氧化物、含碳物质的污染物；
2.将所述半导体衬底(例如晶片、LCD板)置于室中；
3.将氧化物质引入到所述室中；
4.用所述氧化物质处理所述半导体衬底的所述上表面，以去除所述一种或多种含碳物质，并且形成上覆于所述上表面的二氧化硅粒子膜；
5.对所述上表面提供热处理，同时使用所述氧化物质对其进行处理；
6.将惰性气体引入到所述室中，以清除所述室中的所述氧化物质和与所述一种或者多种含碳物质相关的其他物质；
7.将还原物质引入到所述室中，以剥离所述二氧化硅粒子膜，来产生经过多种含氢物质处理的基本清洁的表面；
8.重复上述步骤中的一个或者多个，以产生所述基本清洁表面；
9.对没有就地形成的氧化物和含碳粒子的所述基本清洁的表面进行原子层沉积，同时所述衬底被保持在真空环境中；以及
10.如果需要的话，进行其他的步骤。
上述顺序的步骤提供了根据本发明一个实施例的方法。如所示出的，该方法利用了包括清洁半导体衬底的表面的方法的多个步骤的组合。还可以提供许多其他可供选择的方法，其中在不背离这里的权利要求的范围的情况下，加入某些步骤，删去一个或多个步骤，或者一个或多个步骤按照不同的顺序被提供。在本说明书全文中，更具体地在下文中，可以找到本方法的更多的细节。
图3到图8示出了根据本发明的一个实施例的用于使用预处理工艺的原子层沉积的方法。这些图仅仅是示例，不应限制这里的权利要求的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图所示，该方法提供例如晶片、LCD板的半导体衬底300。也可以使用其他衬底。优选地，衬底是硅衬底301。该衬底具有上表面。上表面包括一种或者多种含碳物质302和就地形成的氧化物层303。根据具体实施例，含碳物质和就地形成的氧化物被认为是所不希望的污染物。优选地，这样的污染物在原子层沉积之前应该被去除。衬底被置于处理室中。
参考图4，该方法包括将氧化物质403引入到室中。在具体实施例中，氧化物质可以是臭氧、氧气、含氧等离子体、这些的任意组合等。该方法包括利用氧化物质处理半导体衬底的上表面，以去除一种或者多种含碳物质并且形成上覆于上表面的二氧化硅粒子膜。氧化物质与碳结合，以形成诸如CO2气体等的挥发性产物401。下面的关系式示出了氧化物质和碳之间的化学反应。
该方法包括将惰性气体(例如氩气)引入到室中以清除室中的氧化物质和与一种或者多种含碳物质相关的其他物质。所述一种或者多种含碳物质是挥发性的。示例是二氧化碳，并且可以是其他的。优选地，在氧化物质处理上表面的部分时间中，衬底的温度被升高。取决于实施例，包括使用氧化物质处理上表面、热处理表面(随着处理)和清除室的该方法可以被重复，直到基本所有含碳物质已经被从上表面去除。
参考图5，所得衬底500包括上覆于上表面的就地形成的氧化物的粒子膜。在优选实施例中，基本所有的含碳物质已经被去除。优选地，该方法使用干法工艺去除就地形成的氧化物。该方法将还原物质601引入室中，以剥离二氧化硅粒子膜，如图6所示。在具体实施例中，还原物质可以包括SiH2F2、Si3H8、SiH4、Si2H2、Si2H6和Si2Cl6、MMA(甲基胺)，以及这些物质彼此以及与其他物质的组合。还原物质形成挥发性的含氧物质，以剥离所述就地形成的氧化物层。含氢物质置换在衬底700的表面上的含氧物质，如图7所示。在此，该方法产生经附接到硅703上的含氢物质处理的基本清洁的表面。含氢物质充当用于上覆材料的粘接层。优选地，在还原物质处理上表面的部分时间中，衬底的温度被升高。取决于实施例，包括使用还原物质处理上表面、热处理表面(随着还原物质处理)和清除室的该方法可以被重复，直到基本所有就地形成的氧化物已经被从上表面去除。
取决于实施例，可以使用各种技术进行热处理。优选地，使用可以被保持小于1秒的快速热处理技术进行热处理。示例包括快速热退火、灯照、等离子体和远程等离子体以及其他。在氧化物质处理过程中，上表面的温度被从第一温度提高到预定的温度。然后，上表面的温度被降低。在还原物质处理过程中，上表面的温度被从第一温度提高到预定的温度。然后，上表面的温度被降低。当然，可以有其他的变化、修改和替换。
一旦表面已经被清洁，该方法包括在基本清洁的表面上进行另一工艺，同时衬底被保持在真空环境中。就是说，在清洁和所述其他工艺之间真空没有被破坏。或者，经清洁的衬底可以由清洁箱等运输。基本清洁的表面基本不含就地形成的氧化物和含碳粒子。优选地，上表面富集有充当粘接层的含氢物质。优选地，该方法包括用原子层沉积工艺处理上表面，以形成不含含碳物质和就地形成的氧化物的基本清洁的表面。根据优选实施例，含碳物质小于1015atoms/cm2，并且就地形成的氧化物小于1015atoms/cm2。取决于应用，原子层沉积工艺的示例可以是在硅衬底上形成Al2O3，但也可以是其他的。
图9是示出了使用根据本发明的方法得到的实验结果的简化图。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图所示，图9的左侧示出：
样品
Si衬底→预处理(DHF湿法站)→Q时间5小时→ALD Al2O3沉积碳C和氧O的SIMS曲线示出在Si/Al2O3之间的界面处的聚积。如同样所示出的，图9的右侧示出：
样品
Si衬底→ALP O35个循环，SiH2F25个循环，650℃→ALD Al2O3沉积碳C和氧O的SIMS曲线示出在Si/Al2O3之间的界面处的没有聚积。
还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述示例和实施例对本发明进行各种修改和变化，这些修改和变化将被包括在本申请的精神和范围内，并且也在所附权利要求的范围内。

Claims (20)

1.一种用于形成原子层沉积的方法，该方法包括：
将包括上表面的半导体衬底放置在室中，所述上表面包括一种或多种含碳物质和一就地形成的氧化物层；
将氧化物质引入到所述室中；
用所述氧化物质处理所述半导体衬底的所述上表面，以去除所述一种或多种含碳物质，并且形成上覆于所述上表面的二氧化硅粒子膜；
将惰性气体引入到所述室中，以清除所述室中的所述氧化物质和与所述一种或者多种含碳物质相关的其他物质；
引入还原物质，以剥离所述二氧化硅粒子膜，来产生经过含氢物质处理的基本清洁的表面；
对所述基本清洁的表面进行另一工艺，同时所述衬底被保持在真空环境中，所述基本清洁的表面基本不含就地形成的氧化物和含碳粒子。
2.如权利要求1所述的方法，其中所述氧化物质为臭氧或者O2等离子体。
3.如权利要求1所述的方法，其中所述其他物质包括一氧化碳和二氧化碳。
4.如权利要求1所述的方法，其中所述惰性气体是氮气或者氩气或者氦气。
5.如权利要求1所述的方法，其中所述还原物质的引入提供有热处理，来提高所述上表面的温度，以便于所述粒子膜的剥离。
6.如权利要求1所述的方法，还包括重复进行引入、处理和引入。
7.如权利要求1所述的方法，其中所述膜是单层。
8.如权利要求1所述的方法，其中所述半导体衬底被保持在从约300℃到约600℃的范围的温度下。
9.如权利要求1所述的方法，其中所述半导体衬底通过快速热退火维持。
10.如权利要求1所述的方法，其中在处理所述上表面的同时，所述上表面在预定温度下循环。
11.一种用于形成原子层沉积的方法，该方法包括：
将包括上表面的半导体衬底放置在室中，所述上表面包括一种或多种含碳物质和一就地形成的氧化物层；
将氧化物质引入到所述室中；
用所述氧化物质处理所述半导体衬底的所述上表面，以去除所述一种或多种含碳物质，并且形成上覆于所述上表面的二氧化硅粒子膜；
在与所述上表面的所述处理相关的一部分时间中提高所述上表面的温度；
将惰性气体引入到所述室中，以清除所述室中的所述氧化物质和与所述一种或者多种含碳物质相关的其他物质；
引入还原物质，以剥离所述二氧化硅粒子膜，来产生经过含氢物质处理的基本清洁的表面；以及
对所述基本清洁的表面进行原子层沉积工艺，同时所述衬底被保持在真空环境中以形成原子层沉积膜，所述基本清洁的表面基本不含就地形成的氧化物和含碳粒子。
12.如权利要求11所述的方法，其中所述氧化物质为臭氧或者O2等离子体。
13.如权利要求11所述的方法，其中所述其他物质包括一氧化碳和二氧化碳。
14.如权利要求11所述的方法，其中所述惰性气体是氮气或者氩气或者氦气。
15.如权利要求11所述的方法，还包括重复进行引入、处理和引入。
16.如权利要求11所述的方法，其中所述膜是单层。
17.如权利要求11所述的方法，其中所述半导体衬底被保持在从约300℃到约600℃的范围的温度下。
18.如权利要求11所述的方法，其中所述半导体衬底通过快速热退火维持。
19.如权利要求11所述的方法，其中所述还原物质选自SiH2F2、SiH4、Si2H6、Si3H8和MMA、Si2Cl6中的一种或者多种化合物。
20.如权利要求11所述的方法，其中所述原子层沉积膜选自氮化硅、Al2O3、Ta2O5或者HfO2和/或Si、SiGe、GaN、甲基胺。
CNB2005100303077A 2005-09-28 2005-09-28 用于半导体器件的使用预处理的材料原子层沉积的方法 Active CN100461343C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2005100303077A CN100461343C (zh) 2005-09-28 2005-09-28 用于半导体器件的使用预处理的材料原子层沉积的方法
US11/536,472 US7569487B2 (en) 2005-09-28 2006-09-28 Method for atomic layer deposition of materials using a pre-treatment for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100303077A CN100461343C (zh) 2005-09-28 2005-09-28 用于半导体器件的使用预处理的材料原子层沉积的方法

Publications (2)

Publication Number Publication Date
CN1941293A true CN1941293A (zh) 2007-04-04
CN100461343C CN100461343C (zh) 2009-02-11

Family

ID=37894368

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100303077A Active CN100461343C (zh) 2005-09-28 2005-09-28 用于半导体器件的使用预处理的材料原子层沉积的方法

Country Status (2)

Country Link
US (1) US7569487B2 (zh)
CN (1) CN100461343C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847393A (zh) * 2018-05-24 2018-11-20 上海集成电路研发中心有限公司 鳍式场效应晶体管结构的形成方法
CN109148302A (zh) * 2018-07-23 2019-01-04 上海集成电路研发中心有限公司 一种全包围栅极鳍式场效应晶体管的制作方法
CN113380639A (zh) * 2021-05-26 2021-09-10 西安交通大学 一种原子级离子清洁活化低温键合装置及方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939932B2 (en) * 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
DE102007034289B3 (de) * 2007-07-20 2009-01-29 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur in-situ-Bestimmung der stofflichen Zusammensetzung von optisch dünnen Schichten, Anordnungen zur Durchführung und Anwendungen des Verfahrens
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8828852B2 (en) * 2009-12-10 2014-09-09 California Institute Of Technology Delta-doping at wafer level for high throughput, high yield fabrication of silicon imaging arrays
TWI427180B (zh) * 2011-08-26 2014-02-21 Atomic Energy Council 三氧化二鋁薄膜製備方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
US6305314B1 (en) * 1999-03-11 2001-10-23 Genvs, Inc. Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
WO2002090615A1 (en) * 2001-05-04 2002-11-14 Lam Research Corporation Duo-step plasma cleaning of chamber residues
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US6605549B2 (en) * 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
KR100481181B1 (ko) * 2002-11-08 2005-04-07 삼성전자주식회사 반도체소자의 다공성 물질막을 형성하는 방법
KR20060054387A (ko) * 2003-08-04 2006-05-22 에이에스엠 아메리카, 인코포레이티드 증착 전 게르마늄 표면 처리 방법
JP2007507902A (ja) * 2003-09-30 2007-03-29 アヴィザ テクノロジー インコーポレイテッド 原子層堆積による高誘電率誘電体の成長

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847393A (zh) * 2018-05-24 2018-11-20 上海集成电路研发中心有限公司 鳍式场效应晶体管结构的形成方法
CN109148302A (zh) * 2018-07-23 2019-01-04 上海集成电路研发中心有限公司 一种全包围栅极鳍式场效应晶体管的制作方法
CN109148302B (zh) * 2018-07-23 2021-07-20 上海集成电路研发中心有限公司 一种全包围栅极鳍式场效应晶体管的制作方法
CN113380639A (zh) * 2021-05-26 2021-09-10 西安交通大学 一种原子级离子清洁活化低温键合装置及方法

Also Published As

Publication number Publication date
CN100461343C (zh) 2009-02-11
US7569487B2 (en) 2009-08-04
US20070071894A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
CN1941293A (zh) 用于半导体器件的使用预处理的材料原子层沉积的方法
JP4486753B2 (ja) 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物
KR100878061B1 (ko) 복합물 기판의 제조방법
US8920877B2 (en) Preparation of epitaxial graphene surfaces for atomic layer deposition of dielectrics
US20050148162A1 (en) Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
US10483097B2 (en) Method for cleaning, passivation and functionalization of Si—Ge semiconductor surfaces
US20070077356A1 (en) Method for atomic layer deposition of materials using an atmospheric pressure for semiconductor devices
KR101930577B1 (ko) 퇴적물 제거 방법
US20200328078A1 (en) Integrated in-situ dry surface preparation and area selective film deposition
CN1957469A (zh) 多孔金刚石膜的制造
CN1768160A (zh) 将不渗透膜沉积到多孔低介电常数介电膜上的方法
CN114556526A (zh) 形成用于复合衬底的高电阻率处理支撑体的方法
JP4654710B2 (ja) 半導体ウェーハの製造方法
CN1282255C (zh) 半导体器件及其制造方法
CN1551307A (zh) 半导体器件的制造方法和等离子体蚀刻装置的清洁方法
JP4700652B2 (ja) 層構造の製造方法
KR100713112B1 (ko) 2층 배면 실-포함 웨이퍼 및, 웨이퍼 상의 2층 lto 배면 실 형성 방법
KR20060073521A (ko) 반도체층과 그 하부에 전기 절연층을 가진 반도체 웨이퍼,및 그 제조 방법
US6589337B2 (en) Method of producing silicon carbide device by cleaning silicon carbide substrate with oxygen gas
US20070042120A1 (en) Method of forming semiconductor layer
JP2003151987A (ja) 半導体基板、及び、半導体基板の製造方法
KR0171067B1 (ko) 단결정 soi웨이퍼 제조방법
KR102172776B1 (ko) 누설전류를 차단한 유전체 박막의 제조방법
KR100557944B1 (ko) 반도체소자의 절연막 형성방법
CN116598193A (zh) 多晶硅薄膜的形成方法及lpcvd工艺中污染物的去除方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation