CN116978787A - 晶体管的制作方法及其制品 - Google Patents
晶体管的制作方法及其制品 Download PDFInfo
- Publication number
- CN116978787A CN116978787A CN202210433045.2A CN202210433045A CN116978787A CN 116978787 A CN116978787 A CN 116978787A CN 202210433045 A CN202210433045 A CN 202210433045A CN 116978787 A CN116978787 A CN 116978787A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- channel
- layer
- manufacturing
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 128
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 230000003746 surface roughness Effects 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910052736 halogen Inorganic materials 0.000 claims description 6
- 150000002367 halogens Chemical class 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000004378 air conditioning Methods 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims description 3
- 238000005498 polishing Methods 0.000 abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 abstract description 4
- 201000011452 Adrenoleukodystrophy Diseases 0.000 abstract 2
- 208000010796 X-linked adrenoleukodystrophy Diseases 0.000 abstract 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 17
- 229910002601 GaN Inorganic materials 0.000 description 16
- 239000007789 gas Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000006227 byproduct Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 150000001450 anions Chemical class 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910005269 GaF 3 Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- VJZHUVADYBQTQH-UHFFFAOYSA-N [O].[Si].[Au] Chemical compound [O].[Si].[Au] VJZHUVADYBQTQH-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种晶体管的制作方法，包含：在基板上生长由GaN所构成的缓冲层及第一半导体层，第一半导体层表面具有微凸点与微孔穴；平坦化第一半导体层表面以于其表面留下微孔穴；以ALD在第一半导体层上生长第二半导体层，其是由Ga与O、N元素所构成，且表面具有Ga空缺与前述元素的空缺；对第二半导体层施予蚀刻处理从而修补空缺，蚀刻剂含F与前述元素；对缓冲层、第一、二半导体层定义出通道；于通道上形成栅极介电层；于栅极介电层上形成栅极；及于通道的相反侧各自形成源极、漏极。通过平坦化能初步改善厚度差问题，且ALD与含蚀刻剂的蚀刻处理更能填补与修补第一、二半导体层表面的微孔穴、Ga空缺使其达纳米等级的抛光以改善漏电流问题。
Description
技术领域
本发明涉及一种晶体管的制法，特别是涉及一种漏电流低的晶体管的制作方法及其制品。
背景技术
第一代半导体硅(Si)基于其具有1.17eV的能隙而使其适用于功率半导体装置。然而，随着IC制程技术不断地演进，半导体装置不断地轻薄短小化以及IC的逻辑运算上等等的需求，相关技术产业也相继地开发出砷化镓(GaAs)及磷化铟(InP)等第二代半导体，与碳化硅(SiC)及氮化镓(GaN)等第三代半导体，直至近年业界也关注到能隙高达4.9eV的氧化镓(Ga2O3)此一第四代半导体。
对于所属技术领域的相关产业来说，在蓝宝石基板或SOI基板上制作金氧半场效晶体管(MOSFET)目前所面临到的挑战不外乎有GaN缓冲层所致的厚度差、晶格不匹配(lattice mismatch)、表面缺陷(如，表面微凸点、微凹穴)与空缺等问题。
参阅图1与图2，如，中国台湾第TWI715311证书号发明专利案(以下称前案1)公开一种具有宽能隙三五族漏极(drain)的金氧化物硅半导体场效晶体管(Si MOSFET)1及其制造方法。前案1是采用有机金属化学气相沉积技术(MOCVD)在一SOI基板10的一硅晶圆11的(111)晶面的百纳米级孔洞100处选择性生长一GaN漏极12，使单晶的六方晶体氮化镓(h-GaN)可以由该硅晶圆11的(111)晶面上方开始生长，其在结晶过程的差排(dislocation)能终止于该百纳米级孔洞100的斜面，当h-GaN于该百纳米级孔洞100中间合并时可获得高结晶度的立方晶体氮化镓(c-GaN)。前案1一方面解决前述晶格不匹配的问题，另一方面也借由该GaN漏极12来提高该硅半导体高场效晶体管1的击穿电压。
虽然前案1可解决前述晶格不匹配的问题；然而，经由MOCVD成膜所致的厚度差(如，显示于图2的该GaN漏极12与该硅晶圆11间的微凸点/厚度差)，也是影响场效晶体管漏电流与击穿电压的主因。
经上述说明可知，改善MOCVD成膜所致的厚度差问题从而解决晶体管的漏电流问题，是本案所属技术领域中的相关技术人员有待突破的课题。
发明内容
本发明的第一目的在于提供一种改善MOCVD成膜所致的厚度差问题以减少漏电流问题的晶体管的制作方法。
本发明的晶体管的制作方法，其包括以下步骤：步骤(a)、步骤(b)、步骤(c)、步骤(d)、步骤(e)、步骤(f)、步骤(g)，及步骤(h)。
该步骤(a)是在基板的表面上依序外延生长有缓冲层及第一半导体层，该缓冲层与第一半导体层是由以GaN为主(GaN-based)的半导体材料所构成，且该第一半导体层的表面具有多个微凸点与多个微孔穴。
该步骤(b)是平坦化该第一半导体层以移除该第一半导体层表面的微凸点，并于该第一半导体层的表面留下所述微孔穴。
该步骤(c)是以原子层沉积(atomic layer deposition，ALD)技术在该步骤(b)的第一半导体层的表面上生长第二半导体层以填补所述微孔穴，该第二半导体层是由Ga与选自由下列所构成的群组的至少一元素所构成：O与N，该第二半导体层的表面具有Ga空缺与至少一前述元素的空缺。
该步骤(d)是对该步骤(c)的第二半导体层施予含有蚀刻剂的蚀刻处理，从而修补该第二半导体层表面的空缺，该蚀刻剂含有卤素元素与至少一前述元素。
该步骤(e)是对该缓冲层、第一半导体层与第二半导体层定义出通道。
该步骤(f)是于该通道上形成栅极介电层。
该步骤(g)是于该栅极介电层上形成栅极。
该步骤(h)是于该通道的一侧及相反于该侧的另一侧分别形成源极及漏极。
本发明的晶体管的制作方法，该步骤(d)的蚀刻处理是选自湿式蚀刻法或干式蚀刻法。
本发明的晶体管的制作方法，该干式蚀刻法是实施原子层蚀刻(atomic layeretching，ALE)技术。
本发明的晶体管的制作方法，该步骤(d)的蚀刻剂的卤素元素是选自F或Cl。
本发明的晶体管的制作方法，该步骤(d)的原子层蚀刻技术的蚀刻剂是选自由下列所构成的群组的气体分子：NF3，及POCl3。
本发明的晶体管的制作方法，该通道的第二半导体层具有500nm以下的厚度。
本发明的晶体管的制作方法，该通道的第二半导体层还具有10nm以下的平均表面粗糙度。
此外，本发明的第二目的在于提供一种由上述制作方法所制得的晶体管。
本发明的晶体管，包括基板、通道、栅极介电层、栅极、源极，及漏极。该通道形成于该基板的表面，并具有缓冲层、形成于该缓冲层上的第一半导体层及形成于该第一半导体层上的第二半导体层，该缓冲层与第一半导体层是由以GaN为主的半导体材料所构成，该第一半导体层的表面具有多个微孔穴，该第二半导体层填补所述微孔穴且是依序经原子层沉积技术与蚀刻处理所制成的GaN、Ga2O3或GaOxNy。该栅极介电层形成于该通道的第二半导体层上。该栅极形成于该栅极介电层上。该源极形成于该通道的一侧，并连接该通道。该漏极形成于相反于该通道的该侧的另一侧，并连接该通道。
本发明的晶体管，该通道的第二半导体层具有500nm以下的厚度。
本发明的晶体管，该通道的第二半导体层还具有10nm以下的平均表面粗糙度。
本发明的有益效果在于：在实施完外延生长后通过平坦化的制程以初步改善外延生长所致的厚度差问题，且后续所实施的该ALD与含有蚀刻剂的蚀刻处理等制程，更能填补该第一半导体层表面因外延生长所致的微孔穴，也能修补该第二半导体层表面的Ga空缺使其达纳米等级的抛光作用，从而改善漏电流问题。
附图说明
本发明的其他的特征及功效，将于参照附图的实施方式中清楚地呈现，其中：
图1是一正视示意图，说明中国台湾第TWI715311证书号发明专利案所公开的具有宽能隙三五族漏极的金氧化物硅半导体场效晶体管；
图2是一扫描式电子显微镜(SEM)影像，说明图1的金氧化物硅半导体场效晶体管的表面缺陷；
图3是一正视示意图，说明本发明的晶体管的制作方法的一实施例的一步骤(a)；
图4是一正视示意图，说明本发明该实施例的制作方法的一步骤(b)；
图5是一正视示意图，说明本发明该实施例的制作方法的一步骤(c)；
图6是一正视示意图，说明本发明该实施例的制作方法的一步骤(d)；
图7是一原子力显微镜(atomic force microscope，以下称AFM)影像图，说明经本发明该实施例的制作方法的步骤(d)所得到的一第二半导体层的平均表面粗糙度(Ra)；
图8是一AFM立体影像图，说明经本发明该实施例的制作方法的步骤(d)所得到的平均表面粗糙度(Ra)立体影像；
图9是一正视示意图，说明本发明该实施例的制作方法的一步骤(e)；
图10是一正视示意图，说明本发明该实施例的制作方法的一步骤(f)；
图11是一正视示意图，说明本发明该实施例的制作方法的一步骤(g)；及
图12是一正视示意图，说明本发明该实施例的制作方法的一步骤(h)并说明最终所制得的一晶体管。
具体实施方式
本发明的晶体管的制作方法的一实施例，其包括以下步骤：一步骤(a)、一步骤(b)、一步骤(c)、一步骤(d)、一步骤(e)、一步骤(f)、一步骤(g)，及一步骤(h)。
参阅图3，该步骤(a)是通过MOCVD在一基板2的一表面上依序外延生长有一缓冲层(图未示)及一第一半导体层31。该缓冲层与第一半导体层31是由一以GaN为主的半导体材料所构成，且该第一半导体层31的一表面具有多个MOCVD所致的微凸点311与多个微孔穴312。适用于本发明该实施例的基板2是选自一由下列所构成的群组的基板：蓝宝石、硅、碳化硅(SiC)，及SOI。在本发明该实施例中，该基板2是一蓝宝石基板，该缓冲层与第一半导体层31是由GaN所构成，且该缓冲层与第一半导体层31的厚度各介于0.1nm至50nm间与700μm至2000μm间，但其不限于此。
参阅图4，该步骤(b)是平坦化该第一半导体层31以移除该第一半导体层31表面的微凸点311，并于该第一半导体层31的表面留下所述微孔穴312。较佳地，本发明该步骤(b)的平坦化是对该第一半导体层31施予一化学机械抛光(chemical-mechanical polishing，简称CMP)技术。
参阅图5，该步骤(c)是以一ALD技术在该步骤(b)的第一半导体层31的表面上生长一第二半导体层32，以填补所述微孔穴312。该第二半导体层32是由Ga与选自由下列所构成的群组的至少一元素所构成：O与N；其中，该第二半导体层32的一表面具有在实施该ALD技术过程中未完全反应的前驱物(precursor)所构成的Ga空缺321与至少一前述元素的空缺(见图6，如N空缺322)。在本发明该实施例中，该第二半导体层32是由GaN所构成。本发明该实施例虽然以该第二半导体层32是由GaN所构成为例做说明，但其并不限于此。须知道的是，该第二半导体层32最终在制作成晶体管时是用来做为晶体管的通道使用；因此，该第二半导体层32也可以是由能隙大于GaN的Ga2O3所构成。
再参阅图6，该步骤(d)是对该步骤(c)的第二半导体层32施予一含有一蚀刻剂8的一蚀刻处理，从而修补该第二半导体层32表面的空缺(如，该实施例的Ga空缺321与N空缺322)，以使该第二半导体层32的表面平坦化，并移除该第二半导体层32表面的缺陷(surface defect)；其中，该蚀刻剂8含有卤素元素与至少一前述元素。适用于本发明该蚀刻剂8的卤素元素是选自F或Cl。较佳地，该步骤(d)的蚀刻处理是选自一湿式蚀刻法(wetetching)或一干式蚀刻法(dry etching)。更佳地，该步骤(d)的蚀刻处理是干式蚀刻法。在本发明该实施例中，该干式蚀刻法是实施原子层蚀刻技术。适用于本发明该步骤(d)的ALE技术的蚀刻剂8是选自由下列所构成的群组的气体分子：NF3，及POCl3。在本发明该实施例中，该蚀刻剂8是以NF3气体分子为例做说明，但不限于此。
如图6所示，详细来说，该步骤(d)的第二半导体层32是放置于一ALE反应腔(图未示)内来实施，当该蚀刻剂8(NF3气体分子)被引入该ALE反应腔时，NF3气体分子中的氟原子经游离成阴离子(3F－)，且阴离子(3F－)会与第二半导体层32表面的吸附原子(adatom；即，Ga空缺321)化合成一纳米级的副产物(GaF3)80，随后由引入该ALE反应腔内的氩气(Ar，图未示)使该纳米级的副产物(GaF3)80自该第二半导体层32表面脱附并且被带离该ALE反应腔，而经游离后的N也能修补位在该第二半导体层32表面的N空缺322，以完成一次循环的ALE。由此可知，本发明该实施例的步骤(d)所实施的蚀刻处理可达到纳米级的抛光作用，不只能使该第二半导体层32的表面平坦化，更能移除该第二半导体层32的表面缺陷以改善浅杂质(shallow impurity)的问题。因此，经实施完该步骤(d)后，该第二半导体层32具有一10nm以下的平均表面粗糙度(Ra)。在本发明该实施例中，该第二半导体层32的平均表面粗糙度(Ra)是如图7与图8所示，约0.31nm。
更具体地来说，该步骤(d)所述的每次ALE循环依序包括以下次步骤：一次步骤(d1)、一次步骤(d2)、一次步骤(d3)，及一次步骤(d4)。
该次步骤(d1)是实施一表面处理制程。进一步来说，是在该ALE反应腔(图未示)内引入氧体以通过高电压游离前述的氧气成为氧电浆，令该第二半导体层32的表面氧化。
该次步骤(d2)是实施一蚀刻剂浸泡(soaking)制程。进一步来说，是在该ALE反应腔内引入NF3气体分子以通过高电压游离前述的NF3气体分子，使其F原子电解离成3F－以令3F－与第二半导体层32表面的Ga空缺321化合成该纳米级的副产物(GaF3)80。
该次步骤(d3)是实施一脱附制程。进一步来说，是在该ALE反应腔内引入Ar以通过高电压游离前述的Ar成为Ar电浆，令该纳米级副产物(GaF3)80自第二半导体层32表面脱附。
该次步骤(d4)是实施一清除(purge)制程。进一步来说，是在该ALE反应腔内引入Ar以移除自第二半导体层32表面脱附的纳米级副产物(GaF3)80并带离该ALE反应腔。
较佳地，于实施该次步骤(d1)、次步骤(d2)，与次步骤(d3)时的一电极输出功率、一反应时间与一循环次数，分别是介于100W至300W间、介于5秒至10秒间，与介于25次至100次间。
参阅图9，该步骤(e)是对该缓冲层、第一半导体层31与第二半导体层32定义出一通道3。具体来说，该步骤(e)是经由微影、蚀刻等制程来定义出该通道3，其定义通道3的手段并非本发明的技术重点，于此不再多加赘述。由前述对该步骤(d)所记载的ALE的详细说明可知，ALE能使该第二半导体层32达到纳米等级的抛光作用。因此，较佳地，该通道3的第二半导体层32具有一500nm以下的厚度，且该通道3的第二半导体层32具有10nm以下的平均表面粗糙度。在本发明该实施例中，该第二半导体层32的厚度约100nm，且如上面所述，平均表面粗糙度(Ra)约0.31nm。
参阅图10，该步骤(f)是于该通道3上形成一栅极介电层4。
参阅图11，该步骤(g)是于该栅极介电层4上形成一栅极5。
参阅图12，该步骤(h)是于该通道3的一侧及相反于该侧的另一侧分别形成一源极6及一漏极7。
经本发明该实施例的制作方法的详细说明可知，本发明该实施例的制作方法所制得的晶体管是如图12所示，其包括该基板2、形成于该基板2表面的通道3、该栅极介电层4、该栅极5、该源极6，及该漏极7。
该通道3具有该缓冲层(图未示)、形成于该缓冲层上的第一半导体层31及形成于该第一半导体层31上的第二半导体层32，其中，该缓冲层与第一半导体层31是由以GaN为主的半导体材料所构成，该第一半导体层31的表面具有所述微孔穴312，该第二半导体层32填补所述微孔穴312且是依序经ALD与显示于图6的ALE所制成的GaN，或Ga2O3，或GaOxNy。
该栅极介电层4形成于该通道3的第二半导体层32上；该栅极5形成于该栅极介电层4上。该源极6形成于该通道3的一侧，并连接该通道3。该漏极7形成于相反于该通道3的该侧的另一侧，并连接该通道3。
综上所述，本发明的晶体管的制作方法及其制品，其在实施完MOCVD后通过CMP的制程，不只能改善MOCVD所致的厚度差问题，而后续所实施的ALD与ALE等制程，更能填补该第一半导体层31表面因MOCVD所致的微孔穴312以解决漏电流问题，也能修补该第二半导体层32表面的Ga空缺321使其达纳米等级的抛光作用因而解决浅杂质的问题，所以确实能达成本发明的目的。
惟以上所述者，只为本发明的实施例而已，当不能以此限定本发明实施的范围，凡是依本发明申请专利范围及专利说明书内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。
Claims (10)
1.一种晶体管的制作方法，其特征在于：其包含以下步骤：
步骤(a)，是在基板的表面上依序外延生长有缓冲层及第一半导体层，该缓冲层与第一半导体层是由以GaN为主的半导体材料所构成，且该第一半导体层的表面具有多个微凸点与多个微孔穴；
步骤(b)，是平坦化该第一半导体层以移除该第一半导体层表面的微凸点并于该第一半导体层的表面留下所述微孔穴；
步骤(c)，是以原子层沉积技术在该步骤(b)的第一半导体层的表面上生长第二半导体层以填补所述微孔穴，该第二半导体层是由Ga与选自由下列所构成的群组的至少一元素所构成：O与N，该第二半导体层的表面具有Ga空缺与至少一前述元素的空缺；
步骤(d)，是对该步骤(c)的第二半导体层施予含有蚀刻剂的蚀刻处理，从而修补该第二半导体层表面的空缺，该蚀刻剂含有卤素元素与至少一前述元素；
步骤(e)，是对该缓冲层、第一半导体层与第二半导体层定义出通道；
步骤(f)，是于该通道上形成栅极介电层；
步骤(g)，是于该栅极介电层上形成栅极；及
步骤(h)，是于该通道的一侧及相反于该侧的另一侧分别形成源极及漏极。
2.根据权利要求1所述的晶体管的制作方法，其特征在于：该步骤(d)的蚀刻处理是选自湿式蚀刻法或干式蚀刻法。
3.根据权利要求2所述的晶体管的制作方法，其特征在于：该干式蚀刻法是实施原子层蚀刻技术。
4.根据权利要求3所述的晶体管的制作方法，其特征在于：该步骤(d)的蚀刻剂的卤素元素是选自F或Cl。
5.根据权利要求4所述的晶体管的制作方法，其特征在于：该步骤(d)的原子层蚀刻技术的蚀刻剂是选自由下列所构成的群组的气体分子：NF3，及POCl3。
6.根据权利要求1所述的晶体管的制作方法，其特征在于：该通道的第二半导体层具有500nm以下的厚度。
7.根据权利要求6所述的晶体管的制作方法，其特征在于：该通道的第二半导体层还具有10nm以下的平均表面粗糙度。
8.一种晶体管，其特征在于：包含：
基板；
通道，形成于该基板的表面，并具有缓冲层、形成于该缓冲层上的第一半导体层及形成于该第一半导体层上的第二半导体层，该缓冲层与第一半导体层是由以GaN为主的半导体材料所构成，该第一半导体层的表面具有多个微孔穴，该第二半导体层填补所述微孔穴且是依序经原子层沉积技术与蚀刻处理所制成的GaN、Ga2O3或GaOxNy；
栅极介电层，形成于该通道的第二半导体层上；
栅极，形成于该栅极介电层上；
源极，形成于该通道的一侧并连接该通道；及
漏极，形成于相反于该通道的该侧的另一侧并连接该通道。
9.根据权利要求8所述的晶体管，其特征在于：该通道的第二半导体层具有500nm以下的厚度。
10.根据权利要求9所述的晶体管，其特征在于：该通道的第二半导体层还具有10nm以下的平均表面粗糙度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210433045.2A CN116978787A (zh) | 2022-04-24 | 2022-04-24 | 晶体管的制作方法及其制品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210433045.2A CN116978787A (zh) | 2022-04-24 | 2022-04-24 | 晶体管的制作方法及其制品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116978787A true CN116978787A (zh) | 2023-10-31 |
Family
ID=88481975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210433045.2A Pending CN116978787A (zh) | 2022-04-24 | 2022-04-24 | 晶体管的制作方法及其制品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116978787A (zh) |
-
2022
- 2022-04-24 CN CN202210433045.2A patent/CN116978787A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101374090B1 (ko) | 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들 | |
| US6143629A (en) | Process for producing semiconductor substrate | |
| TWI423439B (zh) | 半導體裝置及半導體結構之製造方法 | |
| JP5730393B2 (ja) | 複合基板およびその製造方法 | |
| TWI382456B (zh) | 鬆弛矽化鍺層的磊晶成長 | |
| JP4190906B2 (ja) | シリコン半導体基板及びその製造方法 | |
| JP2008547203A (ja) | 加工基板上へのシリコンＣＭＯＳ及びＡｌＧａＮ／ＧａＮ広帯域増幅器を集積する新規方法 | |
| JP2009501434A (ja) | 電力用途へのウェハーボンディングを介して得られた多層基板 | |
| KR102018449B1 (ko) | 단결정 ⅲa족 나이트라이드 층을 포함하는 반도체 웨이퍼 | |
| US7198997B2 (en) | Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor | |
| JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
| US20230307249A1 (en) | Heteroepitaxial structure with a diamond heat sink | |
| CN217158196U (zh) | 晶体管 | |
| CN116978787A (zh) | 晶体管的制作方法及其制品 | |
| TWI808715B (zh) | 電晶體的製作方法 | |
| TWM631056U (zh) | 電晶體 | |
| CN106783616B (zh) | 半导体结构以及制备方法 | |
| TW201718930A (zh) | 具有經減低之線差排密度的基材之製造方法 | |
| CN106449369B (zh) | 绝缘体上半导体结构以及制备方法 | |
| Samukawa | Emerging Plasma Nanotechnology | |
| CN106449663B (zh) | 绝缘体上半导体结构以及制备方法 | |
| JP4690734B2 (ja) | 単結晶ＳｉＣ基板の製造方法 | |
| Laha et al. | Encapsulated solid phase epitaxy of a Ge quantum well embedded in an epitaxial rare earth oxide | |
| JP2009302098A (ja) | 窒素化合物半導体基板の製造方法および窒素化合物半導体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |