CN1868034A - 在衬底上沉积材料的方法 - Google Patents

在衬底上沉积材料的方法 Download PDF

Info

Publication number
CN1868034A
CN1868034A CNA2004800300513A CN200480030051A CN1868034A CN 1868034 A CN1868034 A CN 1868034A CN A2004800300513 A CNA2004800300513 A CN A2004800300513A CN 200480030051 A CN200480030051 A CN 200480030051A CN 1868034 A CN1868034 A CN 1868034A
Authority
CN
China
Prior art keywords
layer
deposition
photoresist
tera
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800300513A
Other languages
English (en)
Other versions
CN100490069C (zh
Inventor
吹上纪明
凯瑟琳娜·巴比彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
International Business Machines Corp
Original Assignee
Tokyo Electron Ltd
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, International Business Machines Corp filed Critical Tokyo Electron Ltd
Publication of CN1868034A publication Critical patent/CN1868034A/zh
Application granted granted Critical
Publication of CN100490069C publication Critical patent/CN100490069C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种利用等离子体增强化学气相沉积工艺在衬底上沉积具有可调光学和抗刻蚀特性的TERA薄膜的方法和装置，其中，对于TERA薄膜沉积的至少一部分，等离子体增强化学气相沉积工艺采用一种减少与光刻胶反应的前驱体。该装置包括一个具有耦合到第一RF源上的上部电极和耦合到第二RF源上的衬底托架的室，和用于提供多步处理和前驱气的喷淋头。

Description

在衬底上沉积材料的方法
该PCT申请基于并要求2003年11月6日递交的美国非临时专利申请10/702,048的优先权，通过引用将其全部内容包含于此。
本申请还涉及2003年8月21日递交，题名为“Method and ApparatusFor Depositing Materials With Tunable Optical Properties And EtchingCharacteristics”，共同待审的美国专利申请10/644,958；和2003年11月6日递交，题名为“Method of Improving Post-Develop Photoresist Profile on aDeposited Dielectric Film”，共同待审的美国专利申请10/702,049。通过引用将这些申请的全部内容包含于此。
技术领域
本发明涉及利用等离子体增强化学气相沉积(PECVD)系统来沉积具有可调光学和蚀刻特性的薄膜材料。
背景技术
加工集成电路和器件需要在衬底上沉积电子材料。沉积膜可以是衬底或最终电路的永久部分。在这种情况下，要选择薄膜特性为电路运行提供所需电子、物理或化学性能。在另一情况下，可以利用薄膜作为临时层，这能够简化器件或电路加工。例如，沉积膜可以作为掩膜，用于随后的蚀刻工艺。抗刻蚀膜可以图案化，使其覆盖在衬底的某些区域上，该区域不需通过蚀刻工艺除去。然后，随后的工艺除去抗刻蚀膜以进一步处理衬底。
在临时层的另一实施例中，薄膜可以用以增强随后的光刻图案化操作。在一个实施方案中，具有特定光学性质的薄膜沉积在衬底上，此后，将通常被称为光刻胶的光敏成像薄膜涂覆到该薄膜上。然后，光刻胶通过曝光图案化。选择底层沉积膜的光学性质以减少对曝光的反射，从而改进光刻工艺的分辨率。这种薄膜通常被称为抗反射涂层(此后称为：ARC)。
在临时层的另一实施例中，薄膜可以同时用作硬掩膜和抗反射涂层。美国专利6,316,167中描述了这种薄膜。
在光刻工艺中集成ARC和/或硬掩膜层的关键考虑因素是，与光刻胶接触的薄膜必须不影响光刻胶的能力以在衬底上产生理想的显影后剖面(profile)。光刻胶可以沉积在抗反射涂层上、硬掩膜上或具有抗反射和硬掩膜两种性质的薄膜上。理想的是，通常，光刻胶构件(photoresistfeature)的侧壁平坦且垂直于衬底，且在衬底上暴露于光刻工具的区域上，不存在残余的光刻胶(底脚，footing)。
发明内容
本发明涉及在PECVD系统中的沉积方法，更具体的是，涉及沉积可调抗刻蚀ARC(TERA)层。本发明提供了一种在衬底上沉积TERA层的方法，其中，TERA层的至少一部分减少TERA层与光刻胶的反应。
附图说明
在附图中：
图1示出了根据本发明实施方案的PECVD系统的简化框图；
图2A-2C表示根据本发明实施方案用于防止在TERA层上形成光刻胶底脚的简化程序；
图3表示根据本发明实施方案用于在衬底上沉积包括第一部分和第二部分的TERA层的流程程序；
图4表示根据本发明实施方案用于在衬底上沉积包括第一部分和第二部分的TERA层的程序中的一组示例过程；
图5A-5B表示根据本发明实施方案用于在衬底上沉积包括第一部分和第二部分的TERA层的程序中的其它示例过程；和
图6A-6B表示根据本发明实施方案在TERA层上光刻胶构件的截面SEM显微照片。
具体实施方案
图1示出了根据本发明实施方案的PECVD系统的简化框图。在所示实施方案中，PECVD系统100包括处理室110、作为电容耦合等离子源一部分的上部电极140、喷淋板组件120、用于支撑衬底135的衬底托架130、压力控制系统180和控制器190。
在一个实施方案中，PECVD 100可以包括一个利用阀178可以耦合到处理室110上的远程等离子体系统175。在另一实施方案中，不需远程等离子体系统和阀。
在一个实施方案中，PECVD系统100可以包括一个可以耦合到处理室110上的压力控制系统180。例如，压力控制系统180可以包括节流阀(未示出)和涡轮分子泵(TMP)(未示出)，且可以提供受控压力到处理室110中。在可替换的实施方案中，压力控制系统可以包括干泵。例如，室压可以为约0.1mTorr到约100Torr。或者，室压可以为约0.1Torr到约20Torr。
处理室110可以促进等离子体在处理空间102中形成。PECVD系统100可以被配置成处理任何尺寸的衬底，例如200mm的衬底、300mm的衬底或更大的衬底。可替换的是，PECVD体统100可以在一个或多个处理室中通过产生等离子体来操作。
PECVD系统100包括耦合到处理室110上的喷淋板组件120。喷淋板组件安装在衬底托架130的对面。喷淋板组件120包括中心区域122、边缘区域124和辅助区域126。防护环128可以用于将喷淋板组件120耦合到处理室110上。
通过第一处理气体管道123将中心区域122耦合到供气系统131上。通过第二处理气体管道125将边缘区域124耦合到供气系统131上。通过第三处理气体管道127将辅助区域126耦合到供气系统131上。
供气系统131提供第一处理气体到中心区域122，提供第二处理气体到边缘区域124，并提供第三处理气体到辅助区域126。可以分别控制气体化学组成和流速到这些区域。可替换的是，中心区域和边缘区域可以耦合到一起作为一个初级区域，供气系统可以提供第一处理气体和/或第二处理气体到初级区域。在可替换的实施方案中，任何区域可以耦合到一起，供气系统可以提供一种或多种合适的气体。
供气系统131可以包括至少一个用于提供前驱体的喷雾器(未示出)。可替换的是，不需喷雾器。在可替换的实施方案中，可以使用气泡系统。
PECVD系统100包括可以耦合到喷淋板组件120上，并耦合到处理室110上的上部电极140。上部电极140可以包括温度控制元件142。利用第一匹配网络144可以将上部电极140耦合第一RF源146上。可替换的是，不需单独的匹配网络。
第一RF源146提供TRF信号到上部电极，第一RF源146可以在约0.1MHz至约200MHz的频率范围内操作。TRF信号可以在约1MHz至约100MHz的频率范围内，或者，在约2MHz至约60MHz的频率范围内。第一RF源可以在约0瓦特至约10000瓦特的功率范围内操作，或者，第一RF源在约0瓦特至约5000瓦特的功率范围内操作。
上部电极140和RF源146是电容耦合等离子体源的一部分。电容耦合等离子体源可以用其它类型的等离子体源替代或补充，例如电感耦合等离子体源(ICP)、转换器耦合等离子体源(TCP)、微波等离子体源、电子回旋共振(ECR)等离子体源、Helicon波等离子体源和表面波等离子体源。如本领域所公知的，在各种适当的等离子体源中可以去除或重新配置上部电极140。
例如，衬底135可以经由机械衬底转移系统(未示出)，通过闸式阀(slot valve，未示出)和室进入-穿出通道(未示出)转移入和转移出处理室110，该衬底可以由衬底托架130接收，并且可以通过耦合到其上的设备机械转移。一旦从衬底转移系统接收了衬底135，那么利用通过耦合组件152可以耦合到衬底托架130上的转移设备，可以使衬底135升高和/或降低。
衬底135可以经由静电夹紧系统固定到衬底托架130上。例如，静电夹紧系统可以包括电极117和ESC供应源156。例如，电压范围为约-2000V至约+2000V的箝位电压可以提供到夹紧电极上。可替换的是，箝位电压可以为约-1000V至约+1000V。在可替换的实施方案中，不需要ESC系统和供应源。
衬底托架130可以包括顶杆(未示出)，用于将衬底降低和/或升高到衬底托架表面和/或由衬底托架表面将衬底降低和/或升高。在可替换的实施方案中，可以在衬底托架130中提供不同的升降装置。在可替换的实施方案中，通过背部气体系统，气体可以传送到衬底135的背部以改善衬底135和衬底托架130之间的气隙导热系数。
还可以提供温度控制系统。在升温或降温时需要控制衬底的温度的时候，可以利用这种系统。例如，可以包括例如电阻加热元件或热电加热器/冷却器的加热元件132，且衬底托架130还可以包括热交换系统134。加热元件132可以耦合到供热源158上。热交换系统134可以包括一个冷却液再循环流动设备，该设备由衬底托架130接收热量，并将热量转移到热交换系统(未示出)，或当加热时，从热交换系统转移热量。
而且，利用第二匹配网络162可以将电极116耦合到第二RF源160上。可替换的是，不需要匹配网络。
第二RF源160提供底部RF信号(BRF)到下部电极116上，第二RF源160可以在为约0.1MHz至约200MHz的频率范围内操作。BRF信号的频率可以为约0.2MHz至约30MHz，可替换的是，为约0.3MHz到约15MHz。第二RF源可以在约0瓦特至约1000瓦特的功率范围内操作，可替换的是，第二RF源在约0瓦特至约500瓦特的功率范围内操作。在各种不同实施方案中，可以不使用下部电极116，或者下部电极116可以是室中唯一的等离子体源，或者下部电极116可以补充任意其它等离子体源。
PECVD系统100还可以包括通过波纹管(bellows)154可耦合到处理室110上的转移设备150。而且，耦合组件152可以将转移设备150耦合到衬底托架130上。配置波纹管154使纵向转移设备与处理室110外部的空气隔离。
转移设备150使得在喷淋板组件120和衬底135之间确定可变间隙104。间隙为约1mm至约200mm，可替换的是，间隙为约2mm到约80mm。在沉积过程中，可以固定间隙或改变间隙。
另外，衬底托架130还可以包括聚焦环106和陶瓷涂层108。可替换的是，不需聚焦环106和/或陶瓷涂层108。
至少一个室壁112包括涂层114以保护壁。例如，涂层114可以包括陶瓷材料。在可替换的实施方案中，不需涂层。而且，在处理室110中，可以使用陶瓷护罩(未示出)。
另外，可以用温度控制系统控制室壁温度。例如，可以在室壁上提供端口用于控制温度。在室中进行处理的同时，室壁温度可以维持相对恒定。
而且，可以用温度控制系统控制上部电极的温度。温度控制元件142可以用于控制上部电极的温度。在室中进行处理的同时，上部电极温度可以维持相对恒定。
另外，PECVD系统100还可以包括可以用于控制污染和/或室清洁的远程等离子体系统195。
在可替换的实施方案中，处理室110例如还可以包括监测端口(未示出)。监测端口例如可以容许光学监测处理空间102。
PECVD系统100还可以包括控制器190。控制器190可以耦合到室110、喷淋板组件120、衬底托架130、供气系统131、上部电极140、第一RF匹配144、第一RF源146、转移设备150、ESC供应源156、供热源158、第二RF匹配162、第二RF源160、净化系统195、远程等离子体器件175和压力控制系统180上。可以配置控制器为这些组件提供控制数据，并由这些组件接受例如处理数据的数据。例如，控制器190可以包括微处理器、存储器和数字I/O端口，该控制器能够产生足以通讯并激活处理系统100的输入以及监测PECVD系统100的输出的控制电压。而且，控制器190可以与系统组件交换信息。而且，储存在存储器中的程序可以用来根据工艺配方控制处理系统100的前述组件。另外，可以配置控制器190以分析工艺数据，比较工艺数据和目标工艺数据，和运用比较以改变工艺和/或控制沉积工具。而且，可以配置控制器以分析工艺数据，比较工艺数据和以往工艺数据，和运用比较以预测、防止和/或显示故障。
图2A-2C表示本发明实施方案用于防止在TERA层上形成光刻胶底脚的简化程序。图2A表示在TERA层上的光刻胶层210，该TERA层包括顶层220和底层230。例如，TERA的顶层220可以是厚度约150至约1000的层，TERA的底层230可以是厚度约300至约5000的层。在这个实施例中，TERA的底层230耦合到氧化物层240上。这不是必须的，TERA层可以沉积到除了氧化物以外的材料上。尽管图2A-2C中示出了两层，但这不是必须的。TERA堆可以包括一层或多层。
在图2B中，利用至少一种光刻步骤和至少一种显影步骤已经处理了光刻胶层210。图2B表示在TERA层上的光刻胶构件(photoresistfaeture)212，该TERA层包括顶层220和底层230。而且，在光刻胶构件212的基部示出了光刻胶底脚215。例如，光刻胶底脚可能是由TERA层的顶层220和光刻胶层210的相互作用而引起。光刻胶底脚可以是由TERA层材料和衬底材料之间的反应和/或由从衬底的放出气体而引起。在随后处理衬底的步骤中，光刻胶基脚可以引起问题，应该抑制其形成。TERA层的顶层220和底层230可以相同。
在图2C中，利用本发明的方法已经处理了光刻胶层210。图2C示出了层250和在TERA层的层250上的光刻胶中的规整光刻胶构件252和规整孔254，TERA层采用本发明的方法来沉积。如图2C所示，构件252和孔254的形状为矩形，但这不是必须的。在可替换的实施方案中，可以存在正方形构件和/或孔。
在这个实施例中，TERA的底层230耦合到氧化层240上。这不是必须的，除了氧化物以外，TERA层可以在其它材料上沉积。尽管图2C中示出两层(230和250)，但这不是必须的。TERA堆可以包括一层或多层。例如，可以用单层，例如250。
发明人相信，光刻胶底脚可以限制光刻胶材料在衬底上精确地形成纳米结构图像的能力，且光刻胶底脚也可以对CD测量造成不利影响。发明人已经开发了用于最小化和/或消除光刻胶底脚的方法。
发明人还相信，光刻胶底脚是由在ARC和光刻胶之间的界面上的化学作用而引起，通常被称为光刻胶中毒。例如，在ARC层的顶面存在的胺基物可以与化学增强光刻胶反应并可以降低光刻胶-衬底界面附近的光刻胶显影速率。这可以抑制显影步骤中的光刻胶完全溶解，从而形成光刻胶底脚。发明人已经开发了一些方法，以确保TERA层的顶面(即，与光刻胶直接接触的表面)与光刻胶不会发生可能不利地改变光刻胶的显影特性的反应。
图3示出了根据本发明实施方案用于在衬底上沉积包括顶层和底层的TERA层的流程程序。例如，TERA层的底层可以采用第一工艺沉积，TERA层的顶层可以采用不同工艺来沉积。在310中，开始程序300。
在320中，可以提供室，该室可以包括等离子体源和可选耦合到第二RF源上的可转移衬底托架。
在330中，衬底放置在可转移衬底托架上。例如，可转移衬底托架可以用于在上部电极表面和可转移衬底托架的表面之间确定间隙。间隙范围为约1mm至约200mm，或可替换的是，间隙范围为约2mm到约80mm。在可替换的实施方案中，间隙尺寸可以改变。
在340中，TERA层的底层可以沉积在衬底上。
在底层沉积过程中，利用第一RF源，TRF信号可以提供到上部电极上。例如，第一RF源可以在约0.1MHz至约200MHz的频率范围内操作。可替换的是，第一RF源可以在约1MHz到约100MHz的频率范围内操作，或第一RF源可以在约2MHz到约60MHz的频率范围内操作。第一RF源可以在约10瓦特至约10000瓦特的功率范围内工作，或可替换的是，第一RF源可以在约10瓦特至约5000瓦特的功率范围内工作。
而且，在底层沉积过程中，利用第二RF源，BRF信号可以提供到下部电极上。例如，第二RF源可以在约0.1MHz至约200MHz的频率范围内操作。可替换的是，第二RF源可以在约0.2MHz至约30MHz的频率范围内操作，或第二RF源可以在约0.3MHz至约15MHz的频率范围内操作。第二RF源可以在约0.0瓦特至约1000瓦特的功率范围内操作，或可替换的是，第二RF源可以在约0.0瓦特至约500瓦特的功率范围内工作。在可替换的实施方案中，不需要BRF信号。
另外，喷淋板组件可以提供到处理室中，并耦合到上部电极上。喷淋板组件可以包括中心区域、边缘区域和辅助区域，且喷淋板组件可以耦合到供气系统上。在底层沉积过程中，第一处理气体可以提供到中心区域中，第二处理气体可以提供到边缘区域中，和第三处理气体可以提供到辅助区域中。
可替换的是，中心区域和边缘区域可以耦合到一起作为一个初级区域，供气系统可以提供第一处理气体和/或第二处理气体到初级区域中。在可替换的实施方案中，任何区域可以耦合到一起，供气系统可以提供一种或多种处理气体。
第一处理气体可以包括含硅前驱体和含碳前驱体的其中至少之一。也可以包括惰性气体。例如，含硅前驱体和含碳前驱体的流量可以为约0.0sccm至约5000sccm，惰性气体的流量可以为约0.0sccm至约10000sccm。含硅前驱体可以包括甲硅烷(SiH4)、正硅酸乙酯(TEOS)、一甲基硅烷(1MS)、二甲基硅烷(2MS)、三甲基硅烷(3MS)、四甲基硅烷(4MS)、八甲基环四硅氧烷(OMCTS)和四甲基环四硅烷(TMCTS)的其中至少之一。含碳前驱体可以包括CH4、C2H4、C2H2、C6H6和C6H5OH的其中至少之一。惰性气体可以是氩气、氦气和/或氮气。
第二处理气体可以包括含硅前驱体和含碳前驱体的其中至少之一。也可以包括惰性气体。例如，含硅前驱体和含碳前驱体的流量可以为约0.0sccm至约5000sccm，惰性气体的流量可以为约0.0sccm至约10000sccm。含硅前驱体可以包括甲硅烷(SiH4)、正硅酸乙酯(TEOS)、一甲基硅烷(1MS)、二甲基硅烷(2MS)、三甲基硅烷(3MS)、四甲基硅烷(4MS)、八甲基环四硅氧烷(OMCTS)和四甲基环四硅烷(TMCTS)的其中至少之一。含碳前驱体可以包括CH4、C2H4、C2H2、C6H6和C6H5OH的其中至少之一。惰性气体可以是氩气、氦气和/或氮气的其中至少之一。
另外，第三处理气体可以包括含氧气体、含氮气体、含碳气体和惰性气体的其中至少之一。例如，含氧气体可以包括O2、CO、NO、N2O和CO2的其中至少之一；含碳前驱体可以包括CH4、C2H4、C2H2、C6H6和C6H5OH的其中至少之一；含氮气体可以包括N2和NF3的其中至少之一；和惰性气体可以包括Ar和He的其中至少之一。第三处理气体的流量可以为约0.0sccm至约10000sccm。
在底层沉积期间，可以独立地确定第一处理气体和第二处理气体的流量。
底层可以包括一种材料，当在波长为248nm、193nm和157nm的其中至少之一测量时，该材料的折射率(n)为约1.5至约2.5，且当在波长为248nm、193nm和157nm的其中至少之一测量时，该材料的消光系数(k)为约0.10至约0.9。底层的厚度可以为约30.0nm至约500.0nm，沉积速率可以为约100/min至约10000/min。底层的沉积时间可以在约5秒至约180秒变化。
而且，在底层沉积期间，可以控制室压和衬底温度。例如，室压可以为约0.1mTorr至约100.0Torr，衬底温度可以为约0℃至约-500℃。
在350中，顶层可以沉积在底层上。
在TERA层的顶层沉积期间，利用第一RF源，TRF信号可以提供到上部电极上。例如，第一RF源可以在约0.1MHz至约200MHz的频率范围内操作。可替换的是，第一RF源可以在约1MHz至约100MHz的频率范围内操作，或第一RF源可以在约2MHz至约60MHz的频率范围内操作。第一RF源可以在约10瓦特至约10000瓦特的功率范围内操作，或第一RF源可以在约10瓦特至约5000瓦特的功率范围内操作。
另外，喷淋板组件可以提供到处理室中，并可以耦合到上部电极上。喷淋板组件可以包括中心区域和边缘区域，且喷淋板组件可以耦合到供气系统上。在顶层沉积过程中，第一处理气体可以提供到中心区域中，第二处理气体可以提供到边缘区域中和通过第三气体区域第三处理气体可以提供到室中。
可替换的是，中心区域和边缘区域可以耦合到一起作为一个初级区域，供气系统可以提供第一处理气体和/或第二处理气体到初级区域。在可替换的实施方案中，任何区域可以耦合到一起，供气系统可以提供一种或多种处理气体。
第一处理气体可以包括一种前驱体，该前驱体包含硅、碳和氧。也可以包括惰性气体。例如，前驱体的流量可以为约0.0sccm至约5000sccm，惰性气体的流量可以为约0.0sccm至约10000sccm。前驱体可以包括正硅酸乙酯(TEOS)、四甲基环四硅烷(TMCTS)、二甲基二甲氧基硅烷(DMDMOS)和八甲基环四硅氧烷(OMCTS)的其中至少之一，和惰性气体可以包括氩气、氦气和氮气的其中至少之一。
第二处理气体可以包括一种前驱体，该前驱体包含硅、碳和氧。也可以包括惰性气体。例如，前驱体的流量可以为约0.0sccm至约5000sccm，惰性气体的流量可以为约0.0sccm至约10000sccm。前驱体可以包括正硅酸乙酯(TEOS)、四甲基环四硅烷(TMCTS)、二甲基二甲氧基硅烷(DMDMOS)和八甲基环四硅氧烷(OMCTS)的其中至少之一，和惰性气体可以包括氩气、氦气和氮气的其中至少之一。
第三处理气体的流量可以为约0.0sccm至约10000sccm。第三处理气体可以包括含氧气体、含氮气体和惰性气体的其中至少之一。含氧气体可以包括O2、CO、NO、N2O和CO2的其中至少之一。含氮气体可以包括N2和NF3的其中至少之一。惰性气体可以包括Ar和He的其中至少之一。
在可替换的实施方案中，第一处理气体和第二处理气体可以包括含硅前驱体、含碳气体和含氧气体。也可以包括惰性气体。例如，含硅前驱体可以包括甲硅烷(SiH4)、正硅酸乙酯(TEOS)、一甲基硅烷(1MS)、二甲基硅烷(2MS)、三甲基硅烷(3MS)、四甲基硅烷(4MS)的其中至少之一。而且，含碳前驱体可以包括CH4、C2H4、C2H2、C6H6和C6H5OH的其中至少之一。含氧前驱体可以包括O2、CO、NO、N2O和CO2的其中至少之一。另外，室压可以低于约3Torr和/或衬底温度高于约300℃。
在360中，结束程序300。顶层可以包括一种材料，当波长在248nm、193nm和157nm的其中至少之一测量时，该材料的折射率(n)为约1.5至约2.5，和当波长在248nm、193nm和157nm的其中至少之一测量时，该材料的消光系数(k)为约0.10至约0.9。
顶层的厚度可以为约150至约1000，沉积速率可以为约10/min至约5000/min。顶层的沉积时间可以在约5s至约200s变化。另外，由于顶层不与光刻胶反应并会抑制从TERA层的下层的材料中放出气体，所以顶层不会引起底脚。
在可替换的实施方案中，在顶层沉积过程中，利用第二RF源，BRF信号可以提供到下部电极上。例如，第二RF源可以在约0.1MHz至约200MHz的频率范围内操作。可替换的是，第二RF源可以在约0.2MHz至约30MHz的频率范围内操作，或第二RF源可以在约0.3MHz至约15MHz的频率范围内操作。第二RF源可以在约0.0瓦特至约1000瓦特的功率范围内操作。可替换的是，第二RF源可以在约0.0瓦特至约500瓦特的功率范围内操作。
压力控制系统可以耦合到室，并可以利用压力控制系统来控制室压。例如，室压可以在约0.1mTorr至约100.0Torr的范围内。
温度控制系统可以耦合到衬底托架上，并可以利用温度控制系统来控制衬底温度。例如，衬底温度可以在约0℃至约500℃的范围内。温度控制系统也可以耦合到室壁上，利用温度控制系统可以控制室壁的温度。例如，室壁的温度可以为约0℃至约500℃。另外，温度控制系统可以耦合到喷淋板组件上，利用温度控制系统可以控制喷淋板组件的温度。例如，喷淋板组件的温度可以为约0℃至约500℃。
在可替换的实施方案中，340中的TERA层的底部的沉积与350中的TERA层的顶部的沉积相同。也就是说，TERA层基本上是均一的。
图4表示根据本发明实施方案用于在衬底上沉积TERA层的顶层的程序中的一组示例工艺。在可替换的实施方案中，可以使用一组不同的过程。
在第一步中，将处理气体引入室中，确定操作压力。例如，室压可以变化至约5Torr，第一步的持续时间可以为约35s。处理气体可以包括含硅、碳和氧的前驱体(例如TMCTS)和惰性气体。例如，前驱体的流量可以为约150sccm，惰性气体的流量可以为约1000sccm。在可替换的实施方案中，可以使用不同的压力、不同的流量、不同的气体、不同的前驱体和不同的持续时间。
在第二步中，可以改变惰性气体的流量和室压。例如，惰性气体的流量可以变化至约420sccm，室压可以变化至约1Torr。
在第三步中，可以进行稳定工艺。例如，前驱体的流量、惰性气体的流量和室压可以保持基本上恒定。
在第四步中，可以沉积TERA层的顶层。第一RF源可以提供RF信号(TRF)到上部电极上。TRF的频率可以为约0.1MHz至约200MHz，TRF的功率可以为约10瓦特至约10000瓦特。例如，TRF的功率可以为约200瓦特。
在可替换的实施方案中，可以提供BRF信号，其频率范围为约0.1MHz至约200MHz且BRF功率范围可以为约0瓦特至约1000瓦特。
在第五步中，TRF信号水平可以改变。处理气体可以改变，流量可以改变。在所示实施方案中(图4)，关闭TRF信号；前驱体的流量变化至约0.0sccm，惰性气体的流量保持恒定。
在第六步中，TRF信号保持关闭，室压可以改变，惰性气体的流量可以保持基本上恒定。在所示的实施方案中(图4)，室压降低。
在第七步中，可以进行清洗工艺。例如，惰性气体的流量可以改变，室压可以保持很低。
在第八步中，室压可以增加，惰性气体可以提供到室中。在所示的实施方案中(图4)，RF信号是关闭的，惰性气体的流量设置到约600sccm，室压增加至约2Torr。
在第九和第十步中，可以进行排出工艺。在所示的实施方案中(图4)，打开TRF信号，含硅前驱体的流量设置到零，惰性气体的流量设置到约600sccm，室压维持在约2Torr。另外，可以进行抬升工艺。例如，顶杆可以延伸以使衬底抬起离开衬底托架。另外，在抬升工艺的至少一部分中，可以提供RF信号。
在第十一步中，可以进行清洗工艺。例如，可以改变TRF信号，可以改变室压。在所示的实施方案中(图4)，关闭TRF信号，含硅前驱体的流量设置为零，惰性气体的流量设置为600sccm，室压从约2Torr降低。
在第十二步中，抽空室，压力保持很低。例如，在该步中，处理气体没有提供到室中。
图5A-5B表示根据本发明实施方案用于在衬底上沉积TERA层部分的程序中的其它示例工艺。在第一步中，可以将处理气体引入室中，确定操作压力。例如，室压可以变化至约5Torr，第一步的持续时间可以为约35s。处理气体可以包括含硅的前驱体(例如3MS)和惰性气体。例如，前驱体的流量可以为约350sccm，惰性气体的流量可以为约600sccm。在可替换的实施方案中，可以使用不同的压力、不同的流量、不同的气体、不同的前驱体和不同的持续时间。
在第二步中，可以进行稳定工艺。例如，前驱体的流量、惰性气体的流量和室压可以保持基本上恒定。
在第三步中，可以沉积TERA层的底层。第一RF源可以提供RF信号(TRF)到上部电极中。TRF的频率可以为约0.1MHz至约200MHz，TRF的功率范围可以为约10瓦特至约10000瓦特。例如，TRF的功率可以为约800瓦特。另外，可以提供BRF信号，其中频率为约0.1MHz至约200MHz且BRF功率范围可以为0瓦特至约1000瓦特。例如，BRF的功率可以为约30瓦特。
在第四步中，TRF功率和BRF功率可以变化至约0瓦特。另外，前驱体的流量可以降至约0sccm。
在第五步中，前驱体的流量可以变化至约75sccm，惰性气体的流量可以变化至约300sccm，含碳/氧气体的流量可以变化至约400sccm。在可替换的实施方案中(图5B)，可以降低压力。
在第六步中，可以沉积TERA层的顶层。第一RF源可以提供RF信号(TRF)到上部电极中。TRF的频率可以为约0.1MHz至约200MHz，TRF的功率可以为约10瓦特至约10000瓦特。例如，TRF功率可以为约800瓦特。
在第七步中，TRF功率可以变化至约0瓦特；含碳/氧气体的流量可以变化至约0sccm；前驱体的流量可以变化至约0.0sccm；且惰性气体的流量可以保持恒定。
在第八步中，可以降低室压，惰性气体可以提供到室中。
在第九步中，可以降低室压，惰性气体的流量可以变化至约0sccm。
在第十步中，可以增加室压，惰性气体可以提供到室中。例如，可以关闭RF信号；惰性气体的流量设置到约600sccm；室压增加至约2Torr。
在第十一和第十二步中，可以进行排出工艺。在所示的实施方案中(图4)，打开TRF信号，含硅前驱体的流量设置到零，惰性气体的流量设置到约600sccm，室压保持在约2Torr。另外，可以进行抬升工艺。例如，顶杆可以延伸以使衬底抬起离开衬底托架。另外，在抬升工艺的至少一部分中，可以提供RF信号。
在第十三步中，可以进行清洗工艺。例如，可以改变TRF信号，并可以改变室压。在所示的实施方案中(图4)，关闭TRF信号，含硅前驱体的流量设置为零，惰性气体的流量设置为600sccm，室压从约2Torr降低。
在十四步中，抽空室，压力保持很低。例如，在该步中，处理气体没有提供到室中。
在以上实施例中，通过减少或基本上抑制与光刻胶的反应和通过减少或基本上抑制由TERA层的下层的材料中放出气体，TERA层的顶部减少了或甚至基本上抑制了底脚。
图6A-6B示出了根据本发明实施方案在TERA层上光刻胶构件的截面SEM显微照片。图6A表示在TERA层上光刻胶A的处理结果，图6B表示在TERA层上光刻胶B的处理结果。图6A和6B表示光刻胶的底脚是实质上小的或者基本上消失了。注意，光刻胶构件的剖面基本上是矩形的。光刻胶的底脚是基本上小的，因为TERA层的至少顶层与光刻胶层相匹配以减少二者之间的反应。
在一个实施方案中，TERA底层和顶层可以依次在一个室中沉积。在底层和顶层沉积之间的时段中，关闭等离子体。在可替换的实施方案中，TERA底层和顶层可以依次在同一室中沉积而不需关闭等离子体。在另一实施方案中，TERA底层和顶层可以在各自的室中沉积。
在一个实施方案中，在底层和顶层沉积之间，室压保持在一特定压力下。在可替换的实施方案中，在各层沉积之间的时段，可以抽空室。
尽管以上已经详细描述了本发明的某些具体实施方案，但本领域技术任意容易理解，可以对具体实施方案做出一些修改，而本质上不脱离本发明的新颖指导和优点。因此，所有这种修改被认为包括在本发明的范围内。

Claims (41)

1.在衬底上沉积材料的方法，所述方法包括：
将衬底放置在具有等离子体源的室中，并将其放置在衬底托架上；
通过提供处理气在所述衬底上沉积可调抗刻蚀ARC(TERA)层，对于所述沉积的至少一部分，所述处理气包括前驱体，其中，所述前驱体被选择以减少与光刻胶的反应。
2.如权利要求1所述的方法，所述方法还包括：
在所述TERA层上形成数个光刻胶构件，其中，所述光刻胶构件的其中至少之一包括实质上小的底脚。
3.如权利要求1所述的方法，所述方法还包括：
在所述TERA层上形成数个光刻胶构件，其中，所述光刻胶构件的其中至少之一包括一个基本上矩形的剖面。
4.如权利要求1所述的方法，所述方法还包括：
使所述TERA层的至少顶部与光刻胶层相匹配，以防止在所述光刻胶构件上形成底脚；和
在所述顶部上形成所述光刻胶层，所述光刻胶层包括数个基本上矩形的构件。
5.如权利要求1所述的方法，其中，所述TERA层的沉积包括：
利用所述TERA层的顶部，使所述TERA层的底部与光刻胶层隔离，从而减少在光刻胶层中的光刻胶构件上形成底脚。
6.如权利要求1所述的方法，其中，所述TERA层的沉积包括：
提供化学惰性层到化学活性层和光刻胶层之间，其中，选择所述前驱体被选择成产生不与所述光刻胶层发生化学反应的介电材料。
7.如权利要求1所述的方法，其中，所述TERA层的沉积包括：
配置所述TERA层的至少顶部使其具有化学惰性表面，其中，具有基本上矩形剖面的数个光刻胶构件可以形成在化学惰性表面上。
8.如权利要求1所述的方法，其中，所述TERA层的沉积包括：
配置所述TERA层的至少顶部以减少光刻胶中毒，其中，具有基本上矩形剖面的数个光刻胶构件可以形成在TERA层上。
9.如权利要求1所述的方法，其中，所述TERA层的沉积包括：
在沉积时间期间，沉积所述TERA层的底部，其中，所述底部包括一种材料，当在波长为248nm、193nm和157nm的其中至少之一测量时，该材料的折射率(n)为约1.5至约2.5，且当在波长为248nm、193nm和157nm的其中至少之一测量时，该材料的消光系数(k)为约0.10至约0.9。
10.如权利要求9所述的方法，其中，所述底部的厚度为约30.0nm至约400.0nm。
11.如权利要求9所述的方法，其中，所述底部的沉积速率为约100/min至约10000/min。
12.如权利要求9所述的方法，其中，所述沉积时间为约5s至约180s 。
13.如权利要求9所述的方法，其中，所述等离子体源包括RF源且所述底部的沉积还包括：
在约0.1MHz至约200MHz频率范围内操作所述RF源；和
在约10瓦特至约10000瓦特功率范围内操作所述RF源。
14.如权利要求13所述的方法，其中，第二RF源耦合到所述衬底托架上，且所述底部的沉积还包括：
在约0.1MHz至约200MHz频率范围内操作所述第二RF源；和
在约0.0瓦特至约500瓦特功率范围内操作所述第二RF源。
15.如权利要求9所述的方法，其中，通过提供另一处理气来沉积所述底部，该处理气包括含硅前驱体和含碳前驱体的其中至少之一。
16.如权利要求15所述的方法，其中，所述提供另一处理气包括流入流量为约0.0sccm至约5000sccm的所述含硅前驱体和/或含碳前驱体。
17.如权利要求15所述的方法，其中，所述另一处理气包括甲硅烷(SiH4)、正硅酸乙酯(TEOS)、一甲基硅烷(1MS)、二甲基硅烷(2MS)、三甲基硅烷(3MS)、四甲基硅烷(4MS)、八甲基环四硅氧烷(OMCTS)和四甲基环四硅烷(TMCTS)的其中至少之一。
18.如权利要求15所述的方法，其中，所述另一处理气包括CH4、C2H4、C2H2、C6H6和C6H5OH的其中至少之一。
19.如权利要求15所述的方法，其中，所述另一处理气包括惰性气体，它包括氩气、氦气和氮气的其中至少之一。
20.如权利要求9所述的方法，其中，所述底部的沉积还包括：
将室压控制在约0.1mTorr至约100Torr的范围内。
21.如权利要求20所述的方法，其中，所述室压为约0.1mTorr至约20Torr。
22.如权利要求9所述的方法，其中，所述底部的沉积还包括：
提供DC电压到耦合到所述衬底托架上的静电夹盘(ESC)上，以使所述衬底与所述衬底托架夹紧，其中，所述DC电压为约-2000V至约+2000V。
23.如权利要求1所述的方法，其中所述TERA层的沉积还包括：
在沉积期间沉积所述TERA层的顶部，其中，所述顶部包括一种材料，当在波长为248nm、193nm和157nm的其中至少之一测量时，该材料的折射率(n)为约1.5至约2.5，且当在波长为248nm、193nm和157nm的其中至少之一测量时，该材料的消光系数(k)为约0.10至约0.9。
24.如权利要求23所述的方法，其中，所述等离子体源包括RF源且所述顶部的沉积还包括：
在约0.1MHz至约200MHz频率范围内操作所述RF源；和
在约10.0瓦特至约10000瓦特功率范围内操作所述RF源。
25.如权利要求23所述的方法，其中，所述顶部的沉积速率为约10/min至约5000/min。
26.如权利要求23所述的方法，其中，所述沉积时间为约5s至约200s 。
27.如权利要求23所述的方法，其中，通过提供所述处理气来沉积所述顶层，所述处理气包括一种包含硅、碳和氧的前驱体和一种惰性气。
28.如权利要求23所述的方法，其中，通过提供所述处理气来沉积所述顶层，所述处理气包括含硅前驱体、含碳气体、含氧气体和惰性气体。
29.如权利要求27所述的方法，其中，所述前驱体的流量为约0.0sccm至约5000sccm，且所述惰性气体的流量为约0.0sccm至约10000sccm。
30.如权利要求27所述的方法，其中，所述前驱体包括四甲基环四硅烷(TMCTS)、正硅酸乙酯(TEOS)、二甲基二甲氧基硅烷(DMDMOS)和八甲基环四硅氧烷(OMCTS)的其中至少之一。
31.如权利要求27所述的方法，其中，所述惰性气体包括氩气、氦气和氮气的其中至少之一。
32.如权利要求28所述的方法，其中，所述处理气包括一甲基硅烷(1MS)、二甲基硅烷(2MS)、三甲基硅烷(3MS)和四甲基硅烷(4MS)的其中至少之一。
33.如权利要求32所述的方法，其中，所述顶部的沉积还包括：
将室压控制在小于约3Torr。
34.如权利要求33所述的方法，其中，所述顶部的沉积还包括：
将衬底的温度控制在大于约300℃。
35.如权利要求32所述的方法，其中，所述顶部的沉积还包括：
将衬底的温度控制在大于约300℃。
36.如权利要求1所述的方法，所述方法还包括：
将所述衬底的温度控制在约0℃至约500℃。
37.如权利要求1所述的方法，所述方法还包括：
控制所述室的至少一个室壁的温度。
38.如权利要求37所述的方法，其中，所述至少一个室壁的温度为约0℃至约500℃。
39.如权利要求1所述的方法，其中，一喷淋板组件被耦合到所述室上，且所述方法还包括：
控制所述喷淋板组件的温度。
40.如权利要求39所述的方法，其中，所述喷淋板组件的温度为约0℃至约500℃。
41.在衬底上沉积材料的方法，所述方法包括：
将衬底放置在具有等离子源的室中，并将其放置在衬底托架上；
在所述衬底上沉积可调抗刻蚀ARC(TERA)层的第一部分，其中，将包括第一前驱体的第一处理气提供到所述室中；和
在所述TERA层的第一部分上沉积所述TERA层的第二部分，其中，将包括第二前驱体的第二处理气提供到所述室中，其中选择所述第二前驱体以减少与光刻胶的反应。
CNB2004800300513A 2003-11-06 2004-10-15 在衬底上沉积材料的方法 Expired - Fee Related CN100490069C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/702,048 2003-11-06
US10/702,048 US20050100682A1 (en) 2003-11-06 2003-11-06 Method for depositing materials on a substrate

Publications (2)

Publication Number Publication Date
CN1868034A true CN1868034A (zh) 2006-11-22
CN100490069C CN100490069C (zh) 2009-05-20

Family

ID=34551581

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800300513A Expired - Fee Related CN100490069C (zh) 2003-11-06 2004-10-15 在衬底上沉积材料的方法

Country Status (7)

Country Link
US (1) US20050100682A1 (zh)
EP (1) EP1685588A1 (zh)
JP (1) JP4629678B2 (zh)
KR (1) KR20060128843A (zh)
CN (1) CN100490069C (zh)
TW (1) TWI251870B (zh)
WO (1) WO2005048329A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101880867A (zh) * 2010-07-02 2010-11-10 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体增强化学气相沉积装置
CN113755825A (zh) * 2020-06-03 2021-12-07 美光科技公司 材料沉积系统以及相关方法和微电子装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7077903B2 (en) * 2003-11-10 2006-07-18 International Business Machines Corporation Etch selectivity enhancement for tunable etch resistant anti-reflective layer
US20050221020A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
US7497959B2 (en) 2004-05-11 2009-03-03 International Business Machines Corporation Methods and structures for protecting one area while processing another area on a chip
US20060046506A1 (en) * 2004-09-01 2006-03-02 Tokyo Electron Limited Soft de-chucking sequence
US7601651B2 (en) * 2006-03-31 2009-10-13 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
US20070287301A1 (en) * 2006-03-31 2007-12-13 Huiwen Xu Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics
US20080050932A1 (en) * 2006-08-23 2008-02-28 Applied Materials, Inc. Overall defect reduction for PECVD films
KR100819161B1 (ko) 2007-04-27 2008-04-03 세메스 주식회사 반도체 제조 설비의 공정 챔버
JP2010153668A (ja) * 2008-12-25 2010-07-08 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置の製造方法
US8247332B2 (en) * 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
JP7420752B2 (ja) 2018-06-19 2024-01-23 アプライド マテリアルズ インコーポレイテッド パルスプラズマ堆積エッチングのステップカバレッジ改善
US10840087B2 (en) 2018-07-20 2020-11-17 Lam Research Corporation Remote plasma based deposition of boron nitride, boron carbide, and boron carbonitride films
KR20220056249A (ko) 2018-10-19 2022-05-04 램 리써치 코포레이션 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출
KR102600286B1 (ko) * 2020-11-30 2023-11-08 세메스 주식회사 플라즈마 공정 장치 및 이를 이용한 반도체 장치의 제조 방법
JP2023130163A (ja) * 2022-03-07 2023-09-20 キオクシア株式会社 クリーニング方法、半導体装置の製造方法、プラズマ処理装置、及び外周リングセット

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316167B1 (en) * 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
EP1133788A1 (en) * 1998-11-25 2001-09-19 Advanced Micro Devices, Inc. Silane-based oxide anti-reflective coating for patterning of metal features in semiconductor manufacturing
JP3328230B2 (ja) * 1999-06-29 2002-09-24 山形日本電気株式会社 プラズマｃｖｄによる反射防止膜の製造方法
US6586339B1 (en) * 1999-10-28 2003-07-01 Advanced Micro Devices, Inc. Silicon barrier layer to prevent resist poisoning
US6553932B2 (en) * 2000-05-12 2003-04-29 Applied Materials, Inc. Reduction of plasma edge effect on plasma enhanced CVD processes
US6500773B1 (en) * 2000-11-27 2002-12-31 Applied Materials, Inc. Method of depositing organosilicate layers
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6624091B2 (en) * 2001-05-07 2003-09-23 Applied Materials, Inc. Methods of forming gap fill and layers formed thereby
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US7183201B2 (en) * 2001-07-23 2007-02-27 Applied Materials, Inc. Selective etching of organosilicate films over silicon oxide stop etch layers
US6962732B2 (en) * 2001-08-23 2005-11-08 Applied Materials, Inc. Process for controlling thin film uniformity and products produced thereby
JP3497848B2 (ja) * 2001-09-21 2004-02-16 アプライド マテリアルズ インコーポレイテッド 反射防止膜の形成方法及び装置並びに反射防止膜
US6815367B2 (en) * 2002-04-03 2004-11-09 Infineon Technologies Ag Elimination of resist footing on tera hardmask
US6649512B1 (en) * 2002-06-07 2003-11-18 Silicon Integrated Systems Corp. Method for improving adhesion of a low k dielectric to a barrier layer
EP1408140A1 (en) * 2002-10-11 2004-04-14 STMicroelectronics S.r.l. A high-density plasma process for depositing a layer of Silicon Nitride
US7091133B2 (en) * 2003-01-27 2006-08-15 Asm Japan K.K. Two-step formation of etch stop layer
US7611758B2 (en) * 2003-11-06 2009-11-03 Tokyo Electron Limited Method of improving post-develop photoresist profile on a deposited dielectric film
US7077903B2 (en) * 2003-11-10 2006-07-18 International Business Machines Corporation Etch selectivity enhancement for tunable etch resistant anti-reflective layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101880867A (zh) * 2010-07-02 2010-11-10 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体增强化学气相沉积装置
CN101880867B (zh) * 2010-07-02 2012-12-26 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体增强化学气相沉积装置
CN113755825A (zh) * 2020-06-03 2021-12-07 美光科技公司 材料沉积系统以及相关方法和微电子装置

Also Published As

Publication number Publication date
CN100490069C (zh) 2009-05-20
WO2005048329A1 (en) 2005-05-26
TWI251870B (en) 2006-03-21
JP4629678B2 (ja) 2011-02-09
US20050100682A1 (en) 2005-05-12
EP1685588A1 (en) 2006-08-02
JP2007511073A (ja) 2007-04-26
KR20060128843A (ko) 2006-12-14
TW200522166A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
CN1868034A (zh) 在衬底上沉积材料的方法
US10074543B2 (en) High dry etch rate materials for semiconductor patterning applications
CN1973358B (zh) 用于化学处理tera层的处理系统和方法
JP4638550B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
CN1867695A (zh) 改善沉积的介电膜上的显影后光刻胶外形的方法
KR20210070398A (ko) 패터닝에서 주석 옥사이드 맨드렐들 (mandrels)
CN1906747A (zh) 用于刻蚀掩模的系统和方法
TW202115787A (zh) 交替蝕刻與鈍化製程
CN1839218A (zh) 用于沉积具有可调节的性质的材料的方法和装置
CN1787183A (zh) 等离子体蚀刻方法
TW201807742A (zh) 被處理體之處理方法
CN1967786A (zh) 等离子体蚀刻方法
KR20220002748A (ko) 고 전력 펄싱된 저 주파수 rf에 의한 고 선택도, 저 응력, 및 저 수소 다이아몬드-유사 탄소 하드 마스크들
CN101054673A (zh) 利用保护性罩幕的光罩等离子体蚀刻法
WO2024024925A1 (ja) 基板処理方法及び基板処理システム
EP4325550A1 (en) Substrate processing method
TW202414534A (zh) 基板處理方法及基板處理系統
TW202401131A (zh) 含金屬光阻的顯影後處理
JP5236716B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20121015