CN1649105A - 干蚀刻装置及干蚀刻方法 - Google Patents

干蚀刻装置及干蚀刻方法 Download PDF

Info

Publication number
CN1649105A
CN1649105A CN200510006150.4A CN200510006150A CN1649105A CN 1649105 A CN1649105 A CN 1649105A CN 200510006150 A CN200510006150 A CN 200510006150A CN 1649105 A CN1649105 A CN 1649105A
Authority
CN
China
Prior art keywords
upper electrode
lower electrode
electrode
etching
reative cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510006150.4A
Other languages
English (en)
Other versions
CN100362632C (zh
Inventor
及川弘太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1649105A publication Critical patent/CN1649105A/zh
Application granted granted Critical
Publication of CN100362632C publication Critical patent/CN100362632C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32568Relative arrangement or disposition of electrodes; moving means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明的蚀刻装置,具有:反应室(1);设置在反应室(1)的底面部的下部电极(2);设置在顶部,与下部电极(2)相对的上部电极(10);设置在下部电极(2)上,旨在保持被处理基板(3)的具有空洞的聚焦环(8)。在上部电极(10)的下面的中心部,设置着内径比被处理基板(3)的直径小的凹部。这样,就可以在被处理基板(3)的中心部,在产生等离子体时,减少等离子体再射入的量。所以,就能够不成为喇叭状地以所需的形状形成被处理基板(3)的中心部的孔等。从而即使在电极间隔狭窄的蚀刻装置中,也能获得所需的形状尺寸。

Description

干蚀刻装置及干蚀刻方法
技术领域
本发明涉及一种干蚀刻装置及干蚀刻方法。
背景技术
图10是表示现有技术中对氧化膜等进行干蚀刻时使用的干蚀刻装置的结构的示意图。
正如图10所示,在反应室101内,配置着设在底面部的下部电极102,和设置在顶部、与下部电极102相对的上部电极110。下部电极102和上部电极110,为了产生等离子体而离开必要的空间。在下部电极102上,设置着旨在保持被处理基板103的聚焦环108。为了保持被处理基板103,聚焦环108具有空洞。
在反应室101的外侧,设置着给下部电极102外加电压的高频电源104。高频电源104给下部电极102外加13.56MHz的电压。另一方面,上部电极110与接地电位107连接。在上部电极110上,设置着将处理气体导入反应室101内的气体导入口105。由气体导入口105供给的处理气体,通过贯通上部电极110后设置的导入管(未图示),向反应室101内供送。另一方面,在反应室101的下部,设置着旨在将处理气体从反应室101内排到外部的排气口106。
下面,参照图11,讲述使用图10所示的现有技术的干蚀刻装置进行干蚀刻的方法。在这里,以将氮化硅(SiN)膜作为蚀刻停止膜使用,在层间绝缘膜上形成接触孔的工序为例进行讲述。图11是表示在SRAM的存储单元中,在相邻的栅电极之间形成为了将上层布线与基板电连接的接触孔但尚未完成时的状态的剖面图。
在形成接触孔的工序之前的半导体装置,如图11所示,在预先形成了阱及进行了元件分离的硅基板117的表面,设置着通过热氧化后形成的栅极氧化膜115和位于其上的栅电极118。然后,在栅电极118的上面设置偏置氧化膜113,在栅电极118的侧面设置由剖面形状呈L字形的膜116和在L字形的膜116上设置的被覆膜120构成的侧壁。另外,在硅基板117中的表层部,设置着具有LDD结构的源·漏区(未图示)。就是说,设置着对栅电极118而言自我整合地设置的扩展扩散层(未图示),和对侧壁而言自我整合地设置的源·漏区。
在这种状态下,在硅基板117上,形成覆盖偏置氧化膜113及侧壁之上的SiN蚀刻停止膜114,在其上堆积由SiOx(x=1,2…)构成的层间绝缘膜112,然后使层间绝缘膜112的表面平坦化。再进行光刻蚀法,从而在层间绝缘膜112上形成抗蚀剂图案119。接着,以抗蚀剂图案119为掩膜,对层间绝缘膜112进行干蚀刻。在该干蚀刻之际,如果对SiN蚀刻停止膜114而言,将构成层间绝缘膜112的SiOx的选择比定得非常大,那么在接触孔贯通层间绝缘膜112后到达SiN蚀刻停止膜114的时刻,蚀刻速度就急剧下降。在这个时刻,如果切换成能够有选择地除去SiN的蚀刻条件,就能够完成接触孔。
可是,SiN和SiOx,具有构成晶格的化学结合能接近、蚀刻物也基本上相同的蚀刻特性。而且,在采用氟原子团进行的蚀刻时,SiN的蚀刻速度比SiOx稍快。因此,将SiN作为蚀刻停止膜使用的SiOx膜的高选择蚀刻,被认为难度极高。
作为对层间绝缘膜112进行的干蚀刻,通过使用氟代烃系气体的等离子体,形成CF系聚合物后确保选择比的方法,已经成为主流。使用氟代烃系气体时,生成CF系聚合物,它堆积在基底表面,形成CF系保护膜。为了弥补该CF系保护膜的堆积造成的蚀刻速度的下降,需要在高密度的等离子体中大量生成蚀刻物。这样,为了获得高选择比,产生高密度的等离子体就非常重要。
在图10所示的干蚀刻装置中,要求提高蚀刻率的均匀性。对于这种要求,有人提出采用将上部电极的形状弯曲成凹状的方法(参照特开平11-317396号公报)。其理由如下:在反应室内的被处理基板的外周部,引起腐蚀气体的对流,成为反应生成物容易堆积的状态。这样,在被处理基板的外周部引起蚀刻率降低,所以使被处理基板整体的蚀刻率的均匀性恶化。这时,如果象特开平11-317396号公报所述,将反应室内的上部电极的形状弯曲成凹状,使被处理基板的外周部中电极间隔变小,就能提高那个部分的蚀刻率。这样,就能使被处理基板的外周部的蚀刻率,与被处理基板的中心部大致相等。就是说,将上部电极的形状弯曲成凹状后,可以提高蚀刻率的均匀性。
可是,近几年来,为了增大器件的处理数量、降低成本,被处理基板的直径日益扩大。被处理基板的口径扩大后,蚀刻装置中的电极的直径也随着增大。
另一方面,随着半导体装置的高集成化,设计规格日益精细,为了更加正确地进行蚀刻,必须提高蚀刻之际产生的等离子体的控制性。因此,需要缩小蚀刻装置的电极间隔。
由此可知:面对电极直径扩大的趋势,电极间隔却在缩小。可是,用这种蚀刻装置进行蚀刻后,往往会出现以下的问题。图12(a)~(c),是为了讲述现有技术中,使用电极间隔狭窄的蚀刻装置,在大口径的被处理基板上形成接触孔之际产生的问题而绘制的剖面图。
如图12(a)所示,在蚀刻对象——氧化膜121上,例如形成具有接触孔图案123的抗蚀剂图案122。在这里,用L0表示抗蚀剂图案122的孔径(图刻蚀术后的尺寸)。
对于图12(a)所示状态的氧化膜121,以抗蚀剂图案122为掩膜进行蚀刻后,在氧化膜121上形成接触孔。在这里,图12(b)表示被处理基板的中心部中的接触孔123a的形状,图12(c)表示被处理基板的外周部中的接触孔123b的形状。在这里,将各处被开口的接触孔的孔径(干蚀刻后的尺寸)中,顶部径用L1、L1’表示,底部径用L2、L2’表示。
使用现有技术的干蚀刻装置时,如图12(b)、(c)所示,被处理基板的中心部中的接触孔123a成为喇叭状,深度越大,内径就变得越小。这样,在被处理基板面内的孔的尺寸的均匀性就很差。
发明内容
本发明的目的在于:即使在电极间隔狭窄的蚀刻装置中,也能提高蚀刻形状的面内均匀性,获得所需的形状。更具体地说,在对电极间隔狭窄而口径较大的被处理基板形成接触孔之际,防止被处理基板的中心部中的接触孔的形状成为喇叭状,得到所需的形状。
为了达到上述目的,本专利发明人对使用狭窄的电极间隔的蚀刻装置对大口径的被处理基板进行干蚀刻时形状尺寸的面内均匀性不良的原因进行了分析、研究,结果得出如下结论:
图13是表示在现有技术的蚀刻装置中,电极间隔L与被处理基板的口径S之比,与孔的形状尺寸的3σ(σ:标准偏差)之间的关系的曲线图。
正如图13所示,例如:在S=200mm、L=25mm(L/S=0.125)时,在被处理基板面内的蚀刻后形状尺寸的面内偏差3σ是20nm左右。一般地讲,作为容许偏差,是孔径尺寸的10%,所以孔径为0.2μm时,面内偏差如果是20nm就没有问题。
与此不同,例如:在S=300mm、L=25mm(L/S0.083)时,在被处理基板面内的蚀刻后形状尺寸的面内偏差3σ成为30mm左右。这时,就不能适应今后日益精细化的孔径,例如孔径为0.15μm时,面内偏差就要超过容许范围。
本专利申请人发现,在反应室内设置一对电极,使用在电极间隔小于电极半径的状态下采用的干蚀刻装置进行氧化膜干蚀刻时,孔的面内离差成为问题。就是说,由于电极间隔狭窄,所以等离子体粒子从被处理基板脱离后被上部电极反射而再射入被处理基板的时间,比气体滞留时间短很多。因此,在被处理基板的中心部,等离子体粒子的再射入的影响变大,导致成为聚合物堆积原因的氟代烃原子团、即堆积物过剩。其结果,即使蚀刻率均匀,在被处理基板的中心部,也会出现蚀刻形状的控制性(以下称作“形状控制性”)不良的问题。
为了解决这种问题,本发明的第1蚀刻装置,具有:反应室;在所述反应室内设置的下部电极;在所述反应室内与所述下部电极相对设置的上部电极;是在所述反应室内所述下部电极的面中与所述上部电极相对的面上设置的环,可以将被处理基板固定在所述环的内侧的基板固定部件;在所述上部电极的面中与所述下部电极相对的面上,设置着内径比所述基板固定部件的内径小的凹部。
这样,只在中心部设置凹部,可以使等离子体粒子的再射入量在被处理基板的外周部和中心部均匀。因而能够良好地保持蚀刻后的孔等的形状尺寸控制性,实现所需的蚀刻尺寸。
所述上部电极与所述下部电极之间的间隔,比所述上部电极和所述下部电极中半径较小的电极的半径狭窄时,在现有技术中,外周部和中心部的形状尺寸的差异很大,而在本发明中,可以使形状尺寸良好。
所述凹部,在呈深度随着到所述上部电极的中心的距离的增大而变浅的圆顶形时,由于在上部电极上没有凹凸,所以不产生等离子体粒子的对流,能够提高尺寸控制性。
所述凹部还可以设置成:可以互相独立地调整所述上部电极中中心部和包围所述中心部的侧面上的外周部,与所述下部电极的间隔,可以使所述中心部和所述下部电极的间隔大于所述外周部和所述下部电极的间隔。这时,可以根据蚀刻条件,始终提高尺寸的控制性。
本发明的第2蚀刻装置,具有:反应室;在所述反应室内设置的下部电极;在所述反应室内与所述下部电极相对设置的上部电极;是在所述反应室内所述下部电极的面中与所述上部电极相对的面上设置的环,可以将被处理基板固定在所述环的内侧的基板固定部件;所述上部电极,具有直径小于所述基板固定部件的内径的中心部,和包围所述中心部的侧面上、对蚀刻剂的清除能力比所述中心部高的材质构成的外周部。这样,等离子体粒子碰撞上部电极后,中心部清除的等离子体粒子就比外周部的多。所以,可以使上部电极再射入被处理基板的中心部的原子团的量,比现有技术的少,使等离子体粒子的再射入量在外周部和中心部均匀。这样,就能够始终良好地保持蚀刻后的孔等的形状尺寸的控制性,实现所需的蚀刻尺寸。
最好在所述反应室内的腐蚀气体的滞留时间,比蚀刻产生的等离子体粒子再射入所述下部电极的时间长的状态下使用。
所述上部电极,最好由至少包含硅(Si)、石英(Si2)、碳化硅(SiC)、氧化铝(Al2O3)、铝(Al)及氧化铱(Y2O3)中的一种物质构成。
本发明的干蚀刻方法,是使用上述第1及第2干蚀刻装置的方法,包括:将所述被处理基板安置到所述基板固定部件上的工序(a),和在将腐蚀气体导入反应室内的状态下,在所述上部电极和所述下部电极之间产生等离子体,进行干蚀刻的工序(b);还包括在所述工序(b)之前,按照所述腐蚀气体的滞留时间和蚀刻产生的等离子体粒子再射入所述下部电极的时间,调整所述上部电极和所述下部电极的间隔的工序。
这时,可以按照蚀刻条件,始终提高尺寸的控制性。
此外,在本说明书中,所谓“以某种材料为主成分”,还包含“只由某种材料构成”之意。
采用本发明的干蚀刻装置及使用它的干蚀刻方法后,即使上部电极和下部电极的间隔,小于被处理基板的半径时,也能使再射入被处理基板的等离子体粒子的量,在基板的中心部和外周部保持均匀,所以可以提高蚀刻的控制性,能够在被处理基板上形成所需的形状。
附图说明
图1是表示第1实施方式涉及的干蚀刻装置的简要结构的示意图。
图2是表示图1所示的上部电极10的结构的剖面图及平面图。
图3是表示在现有技术的蚀刻装置和本实施方式的蚀刻装置中,使电极间隔变化后进行蚀刻时,形状尺寸3σ变化状况的曲线图。
图4是表示第2实施方式涉及的干蚀刻装置的简要结构的示意图。
图5是表示在第2实施方式的条件下进行蚀刻时,蚀刻后的形状尺寸在晶片半径方向上的分布的曲线图。
图6是表示第3实施方式涉及的干蚀刻装置的简要结构的示意图。
图7是表示在第3实施方式的蚀刻装置中,改变外周部31的电极间隔进行蚀刻时,形状尺寸3σ成为最小值的中心部32和外周部31的高度之差的曲线图。
图8是表示第4实施方式涉及的干蚀刻装置的简要结构的示意图。
图9是表示在现有技术的蚀刻装置和第4实施方式的蚀刻装置中,分别改变电极间隔进行蚀刻时,形状尺寸3σ变化状况的曲线图。
图10是表示现有技术中对氧化膜等进行干蚀刻时使用的干蚀刻装置的结构的示意图。
图11是表示在SRAM的存储单元中,在相邻的栅电极之间形成为了将上层布线与基板电连接的接触孔但尚未完成时的状态的剖面图。
图12(a)~(c),是为了讲述现有技术中,使用电极间隔狭窄的蚀刻装置,在大口径的被处理基板上形成接触孔之际产生的问题而绘制的剖面图。
图13是表示在现有技术的蚀刻装置中,电极间隔L与被处理基板的口径S之比,与孔的形状尺寸的3σ的关系的曲线图。
具体实施方式
(第1实施方式)
下面,参阅附图,讲述本发明的第1实施方式涉及的干蚀刻装置及干蚀刻方法。此外,以下对氧化膜进行形成接触孔的干蚀刻为例进行讲述。图1是表示第1实施方式涉及的干蚀刻装置的简要结构的示意图。
正如图1所示,在反应室1内,配置着设在底面部的下部电极2,和设置在顶部、与下部电极2相对的上部电极10。为了产生等离子体,下部电极2和上部电极10离开必要的空间。
在下部电极2上,设置着旨在保持被处理基板3(晶片)的聚焦环8。为了保持被处理基板3,聚焦环8具有空洞。
在反应室1的外侧,设置着给下部电极2外加电压的高频电源4。高频电源4给下部电极2外加13.56MHz的电压。另一方面,上部电极10与接地电位7连接。
在上部电极10上,设置着将处理气体导入反应室1内的气体导入口5。由气体导入口5供给的处理气体,通过贯通上部电极10后设置的导入管(未图示),向反应室1内供送。另一方面,在反应室1的下部,设置着旨在将处理气体从反应室1内排到外部的排气口6。
此外,虽然没有图示,但在被处理基板3上,隔着硅氧化膜等蚀刻停止膜,形成成为蚀刻对象的硅氧化膜。
图2是表示图1所示的上部电极10的结构的剖面图及凹部形成则的平面图。正如图2所示,本实施方式的特点,是在上部电极10的中心部,设置着厚度比其它部分薄的凹部10a。具体地说,在外径为20cm、厚度为20mm的上部电极10的中心部,形成内径为10cm、深度为5mm的凹部10a。此外,该凹部10a的内径,还设置得小于聚焦环8的内径。由于聚焦环8的内径设置成与被处理基板3的外径一致,所以也可以说,凹部10a的内径,设置得小于被处理基板3的外径。此外,上部电极10由以硅为主要成分的材料构成。
下面,再次参阅图1,具体讲述使用上述干蚀刻装置进行干蚀刻的方法。首先,由气体导入口5向反应室1供送C4F8、C5F8或CF4等氟代烃气体(反应性气体)、Ar气及氧气。接着,给下部电极2外加电压,从而产生由上述气体构成的等离子体,对被处理基板3上的氧化膜进行蚀刻加工。这时的蚀刻,例如:在C4F8的流量为10ml/min(标准状态)、O2的流量为5ml/min(标准状态)、Ar的流量为400ml/min(标准状态)、室内压力为7Pa、等离子体发生用RF功率为1500W、基板温度为20℃的条件下进行。
接着,参照图3,讲述采用本实施方式的干蚀刻方法形成的孔的形状尺寸的精度。图3是表示在现有技术的蚀刻装置和本实施方式的蚀刻装置中,使电极间隔变化后进行蚀刻时,形状尺寸3σ变化状况的曲线图。在图3中,横轴表示电极间隔,纵轴表示蚀刻后的底径的形状尺寸3σ。曲线(a)表示本实施方式的蚀刻装置中的测量结果,曲线(b)表示现有技术的蚀刻装置中的测量结果。作为现有技术的蚀刻装置,使用上部电极是平板型的装置。此外,所谓“本实施方式的蚀刻装置中的电极间隔”,是指从上部电极10的凹部以外的区域到下部电极2的长度。
现有技术的使用平板型上部电极进行蚀刻时,如图3的曲线(b)所示,随着电极间隔的减小,3σ的值增大。与此不同,使用本实施方式的上部电极10进行蚀刻时,如图3的曲线(a)所示,即使电极间隔成为10mm左右,也可得到良好的3σ的值。由此可知,即使电极间隔变得狭窄,也能够控制孔的形状。下面,讲述其理由。
在等离子体中,导入反应室1内的气体被分解,产生成为堆积物的CxFy原子团(氟代烃原子团),和成为蚀刻剂的F原子团(氟原子团)。在这些原子团的粒子中,有的在被处理基板3上进行反应;有的被被处理基板3反射后,排放到室外;有的则被被处理基板3反射后,又被上部电极10反射,再射入被处理基板3,或者排放到被处理基板3的侧面。
在现有技术中,与被处理基板的外周部相比,在中心部的粒子再射入被处理基板的比率大。因此,被处理基板的外周部和中心部的再射入量的差的值,取决于电极间隔和电极半径(上部电极和下部电极中,半径较小的电极的半径,在本说明书中,是下部电极)之比。就是说,随着电极间隔变小,或随着电极半径变大,再射入量的差的值就要变大。因此,电极间隔大于电极半径时,再射入量的差的值就变得相当大。
与此不同,如前所述,在本实施方式中,在上部电极10的下面(与下部电极2相对的面)中的中心部形成凹部10a,从而能够只将中心部的电极间隔变长,所以能够使等离子体粒子的再射入量在被处理基板3的外周部和中心部均匀。这样,就能够良好地保持蚀刻后的孔等的形状尺寸的控制性,实现所需的蚀刻形状。此外,在本说明书中,所谓“电极间隔短”,具体地说,是指电极间隔小于电极半径。此外,在本实施方式中,列举了在外径20cm、厚度20mm的上部电极10中,使到中心的距离为5cm的圆内的区域凹下5mm的例子。可是,在本实施方式的发明中,对上部电极10的凹部10a的深度,没有特别的限定,对凹部10a的半径,也只要在小于被处理基板3的半径的范围内即可,没有特别的限定。
另外,在本实施方式中,作为上部电极10的主要成分,使用了硅。可是,作为上部电极10的主要成分,使用其它材料,也能得到与本实施方式相同的效果。
另外,在本实施方式中,作为蚀刻氧化膜的反应性气体(等离子体产生用气体),使用了C4F8。可是,在本实施方式的发明中,等离子体产生用气体的种类,例如只要是至少含有CF4、CHF3、CH2F2、CH3F、C4F8、C5F8、C4F6及C2F6中的一种气体的物质即可。
(第2实施方式)
下面,参阅附图,讲述本发明的第2实施方式涉及的干蚀刻装置及干蚀刻方法。此外,以下对氧化膜进行形成接触孔的干蚀刻为例进行讲述。图4是表示第2实施方式涉及的干蚀刻装置的简要结构的示意图。此外,在图4中,对和第1实施方式的图1所示的干蚀刻装置相同的部件,赋予相同的符号,在说明书中也省略其说明。
在第2实施方式中,与第1实施方式的不同之处,是上部电极20的结构。具体地说,在外径为20cm、厚度为20mm的上部电极20的中心部,形成内径为15cm的拱顶状的凹部10a。拱顶状的凹部10a的深度,是在其中心部、即上部电极20的中心部中最大为5mm,随着到中心的距离的增大而逐渐变浅。在本实施方式中,上部电极20由以硅为主要成分的材料构成。此外,虽然未图示,但在被处理基板3上,例如通过硅氮化膜形成蚀刻对象物——硅氧化膜。
下面,再次参阅图4,具体讲述使用上述干蚀刻装置进行干蚀刻的方法。首先,由气体导入口5向反应室1供送C4F8、C5F8或CF4等氟代烃气体(反应性气体)、Ar气及氧气。接着,给下部电极2外加电压,从而产生由上述气体构成的等离子体,对被处理基板3上的氧化膜进行蚀刻加工。这时的蚀刻,例如:在C4F8的流量为10ml/min(标准状态)、O2的流量为5ml/min(标准状态)、Ar的流量为400ml/min(标准状态)、室内压力为7Pa、等离子体发生用RF功率为1500W、基板温度为20℃的条件下进行。
在等离子体中,导入反应室1内的气体被分解,产生成为堆积物的CxFy原子团(氟代烃原子团),和成为蚀刻剂的F原子团(氟原子团)。在这些原子团的粒子中,有的在被处理基板3上进行反应;有的被被处理基板3反射后,排放到室外;有的则被被处理基板3反射后,又被上部电极20反射,再射入被处理基板3,或者排放到被处理基板3的侧面。
在现有技术中,与被处理基板的外周部相比,在中心部的粒子再射入被处理基板的比率大。因此,被处理基板的外周部和中心部的再射入量的差的值,取决于电极间隔和电极半径之比。就是说,随着电极间隔变小,或随着电极半径变大,再射入量的差的值就要变大。因此,电极间隔大于电极半径时,再射入量的差的值就变得相当大。
与此不同,如前所述,在本实施方式中,在上部电极20的下面(与下部电极2相对的面)中的中心部形成拱顶状的凹部20a,从而能够只将中心部的电极间隔变长,所以能够使等离子体粒子的再射入量在被处理基板3的外周部和中心部均匀。这样,就能够良好地保持蚀刻后的孔等的形状尺寸的控制性,实现所需的蚀刻形状。
进而,在本实施方式中,由于上部电极20没有具有直角形状的凹凸,所以能够防止起因于凹凸而产生等离子体粒子的对流,导致等离子体控制性恶化的现象。下面,对此加以讲述。
图5是表示在本实施方式的条件下进行蚀刻时,蚀刻后的形状尺寸在晶片半径方向上的分布的曲线图。在图5的曲线中,横轴表示到电极中心的距离,纵轴表示蚀刻后形成的孔等的底径的尺寸。曲线(a)表示在本实施方式的蚀刻装置中的测量结果,曲线(b)表示在本比较例的蚀刻装置中的测量结果。在图5中,作为比较例,使用在第1实施方式中所示的外径20cm、厚度20mm的上部电极10的中心部,在内径10cm、深度为10mm的拐角部,设置具有直角形状的凹部10a的蚀刻装置。在比较例的蚀刻装置中,上部电极10的凹部10a的侧面,垂直于凹部10a的底面。此外,在本实施方式的蚀刻装置和比较例的蚀刻装置中,都在上述的本实施方式的条件下进行蚀刻。
比较例的测量结果,如图5的曲线(b)所示,在晶片中,位于上部电极的高低差急剧部分之下的部分的尺寸变小。与此不同,本实施方式的测量结果是所有位置的尺寸都大致一定。可以认为:这是因为在比较例的蚀刻装置中,在上部电极急剧的高低差部分,产生等离子体粒子的对流,给晶片带来影响;而在本实施方式的上部电极20中,设置了圆顶形的凹部20a,凹部20a的外周部呈圆滑的形状,所以不产生等离子体粒子的对流的缘故。其结果,在本实施方式的蚀刻装置中,整体提高了尺寸控制性。
此外,在本实施方式中,列举了在外径20cm、厚度20mm的上部电极20中,设置内径15cm、最深部凹下5mm的圆顶形的凹部20a的例子。可是,在本实施方式的发明中,对上部电极20的凹部20a的深度,没有特别的限定,对凹部20a的半径,也只要在小于被处理基板3的半径的范围内即可,没有特别的限定。
另外,在本实施方式中,作为上部电极20的主要成分,使用了硅。可是,作为上部电极20的主要成分,使用其它材料,也能得到与本实施方式相同的效果。
另外,在本实施方式中,作为蚀刻氧化膜的反应性气体(等离子体产生用气体),使用了C4F8。可是,在本实施方式的发明中,等离子体产生用气体的种类,例如只要是至少含有CF4、CHF3、CH2F2、CH3F、C4F8、C5F8、C4F6及C2F6中的一种气体的物质即可。
(第3实施方式)
下面,参阅附图,讲述本发明的第3实施方式涉及的干蚀刻装置及干蚀刻方法。此外,以下对氧化膜进行形成接触孔的干蚀刻为例进行讲述。图6是表示第3实施方式涉及的干蚀刻装置的简要结构的示意图。此外,在图6中,对和第1实施方式的图1所示的干蚀刻装置相同的部件,赋予相同的符号,在说明书中也省略其说明。
在第3实施方式中,与第1实施方式的不同之处,是上部电极30的结构。上部电极30,由厚度为20mm、外径为10cm的中心部32,和包围中心部32的侧面、厚度为20mm、外径为20cm的环形状的外周部3 1这2个电极构成。然后,中心部32及外周部31分别形成可以独立控制与下部电极2的间隔的结构。
在本实施方式中,上部电极30由以硅为主要成分的材料构成。此外,虽然未图示,但在被处理基板3上,例如通过硅氮化膜形成蚀刻对象物——硅氧化膜。
下面,再次参阅图6,具体讲述使用上述干蚀刻装置进行干蚀刻的方法。首先,由气体导入口5向反应室1供送C4F8、C5F8或CF4等氟代烃气体(反应性气体)、Ar气及氧气。接着,给下部电极2外加电压,从而产生由上述气体构成的等离子体,对被处理基板3上的氧化膜进行蚀刻加工。这时的蚀刻,例如:在C4F8的流量为10ml/min(标准状态)、O2的流量为5ml/min(标准状态)、Ar的流量为400ml/min(标准状态)、室内压力为7Pa、等离子体发生用RF功率为1500W、基板温度为20℃的条件下进行。
下面,参照图7,讲述采用本实施方式的干蚀刻方法形成的孔的精度。图7是表示在本实施方式的蚀刻装置中,改变外周部31的电极间隔进行蚀刻时,形状尺寸3σ成为最小值的中心部32和外周部31的高度之差的曲线图。在图7中,横轴表示外周部31和下部电极2的电极间隔,纵轴表示从蚀刻后的底径的形状尺寸3σ成为最小时的中心部32和下部电极2的电极间隔,减去外周部31和下部电极2的电极间隔后的值。
正如图7所示,随着外周部31和下部电极2的电极间隔的减小,3σ成为最小时的电极间隔差变大。换言之,改变外周部31和下部电极2的电极间隔后,外周部31和中心部32的高度的最佳差的值也变大。因此,如果能够象本实施方式这样,在中心部32和外周部31中,独立控制电极间隔,就能按照蚀刻条件,始终提高尺寸的控制性。就是说,能够使等离子体粒子的再射入量在外周部31和中心部32取得均匀。
此外,在本实施方式中,列举上部电极30用厚度20mm、外径20cm、内径10cm的外周部31和厚度20mm、外径10cm的中心部32构成的情况。但在本实施方式的发明中,对构成上部电极30的部分的数量及各部分的外径,并无特别的限定。
另外,在本实施方式中,作为上部电极30的主要成分,使用了硅。可是,作为上部电极30的主要成分,使用其它材料,也能得到与本实施方式相同的效果。
另外,在本实施方式中,作为蚀刻氧化膜的反应性气体(等离子体产生用气体),使用了C4F8。可是,在本实施方式的发明中,等离子体产生用气体的种类,例如只要是至少含有CF4、CHF3、CH2F2、CH3F、C4F8、C5F8、C4F6及C2F6中的一种气体的物质即可。
(第4实施方式)
下面,参阅附图,讲述本发明的第4实施方式涉及的干蚀刻装置及干蚀刻方法。此外,以下对氧化膜进行形成接触孔的干蚀刻为例进行讲述。图8是表示第4实施方式涉及的干蚀刻装置的简要结构的示意图。此外,在图8中,对和第1实施方式的图1所示的干蚀刻装置相同的部件,赋予相同的符号,在说明书中也省略其说明。
在第4实施方式中,与第1实施方式的不同之处,是上部电极40的结构。上部电极40,由厚度为20mm、外径为10cm的中心部42,和包围中心部42的侧面、厚度为20mm、外径为20cm的环形状的外周部41这2个电极构成。然后,中心部42由以对氟原子团的清除能力低的碳化硅(SiC)为主要成分的材料构成,外周部41由以对氟原子团的清除能力高的硅为主要成分的材料构成。
此外,虽然未图示,但在被处理基板3上,例如通过硅氮化膜形成蚀刻对象物——硅氧化膜。
下面,再次参阅图8,具体讲述使用上述干蚀刻装置进行干蚀刻的方法。首先,由气体导入口5向反应室1供送C4F8、C5F8或CF4等氟代烃气体(反应性气体)、Ar气及氧气。接着,给下部电极2外加电压,从而产生由上述气体构成的等离子体,对被处理基板3上的氧化膜进行蚀刻加工。这时的蚀刻,例如:在C4F8的流量为10ml/min(标准状态)、O2的流量为5ml/min(标准状态)、Ar的流量为400ml/min(标准状态)、室内压力为7Pa、等离子体发生用RF功率为1500W、基板温度为20℃的条件下进行。
接着,参照图9,讲述采用本实施方式的干蚀刻方法形成的孔的形状尺寸的精度。图9是表示在现有技术的蚀刻装置和本实施方式的蚀刻装置的每一个中,使电极间隔变化后进行蚀刻时,形状尺寸3σ变化状况的曲线图。在图9中,横轴表示上部电极和下部电极的电极间隔,纵轴表示蚀刻后的底径的形状尺寸3σ。曲线(a)表示本实施方式的蚀刻装置中的测量结果,曲线(b)表示现有技术的蚀刻装置中的测量结果。此外,作为现有技术的蚀刻装置,使用上部电极是平板型的装置。
使用现有技术的平板型上部电极进行蚀刻时,如图9的曲线(b)所示,随着电极间隔的减小,3σ的值增大。与此不同,使用本实施方式的上部电极40进行蚀刻时,如图9的曲线(a)所示,即使电极间隔成为10mm左右,也可得到良好的3σ的值。由此可知,即使电极间隔变得狭窄,也能够控制孔的形状。下面,讲述其理由。
在等离子体中,导入反应室1内的气体被分解,产生成为堆积物的CxFy原子团(氟代烃原子团),和成为蚀刻剂的F原子团(氟原子团)。在这些原子团的粒子中,有的在被处理基板3上进行反应;有的被被处理基板3反射后,排放到室外;有的则被被处理基板3反射后,又被上部电极40反射,再射入被处理基板3,或者排放到被处理基板3的侧面。
在现有技术中,与被处理基板的外周部相比,在中心部的粒子再射入被处理基板的比率大。因此,被处理基板的外周部和中心部的再射入量的差的值,取决于电极间隔和电极半径之比。就是说,随着电极间隔变小,或随着电极半径变大,再射入量的差的值就要变大。因此,电极间隔大于电极半径时,再射入量的差的值就变得相当大。
与此不同,在本实施方式中,由于上部电极40的外周部41的清除效果,比中心部42高,所以原子团与上部电极40碰撞后,外周部41除去的原子团的比例大于中心部。这样,就可以使由上部电极40再射入被处理基板3的外周部的原子团的量,比现有技术减少,使堆积物与蚀刻剂的比例在外周部41和中心部42中取得均匀。这样,由于能够抵消等离子体粒子再射入的影响的差异,所以可以良好地保持蚀刻后孔等的形状尺寸的控制性,实现所需的蚀刻形状。
进而,在本实施方式中,因为由外周部41和中心部42构成的上部电极40,具有平坦的下面,所以在上部电极40的凹凸的作用下,不存在产生等离子体粒子对流的危险。
此外,在第4实施方式中,将上部电极40的外周部41按照外径为20cm、厚度为20mm的尺寸,由以对氟原子团的清除能力高的硅为主要成分的材质构成。另外,将上部电极40的中心部42按照外径为10cm、厚度为20mm的尺寸,由以对氟原子团的清除能力低的SiC为主要成分的材质构成。可是,在本实施方式的发明中,构成上部电极的部分的数量、尺寸及材质,并无特别的限定。
另外,在本实施方式中,作为蚀刻氧化膜的反应性气体(等离子体产生用气体),使用了C4F8。可是,在本实施方式的发明中,等离子体产生用气体的种类,例如只要是至少含有CF4、CHF3、CH2F2、CH3F、C4F8、C5F8、C4F6及C2F6中的一种气体的物质即可。
本发明在上部电极和下部电极之间的间隔小于被处理基板的半径时,也能在被处理基板上形成所需的形状。从这一点上说,在工业上利用的可能性很高。

Claims (11)

1、一种干蚀刻装置,其特征在于,具有:反应室;
在所述反应室内设置的下部电极;
在所述反应室内与所述下部电极相对设置的上部电极;以及
可以将被处理基板固定在环的内侧的基板固定部件,其中,所述环设置在所述反应室内所述下部电极的面中的与所述上部电极相对的面之上,
在所述上部电极的面中的与所述下部电极相对的面上,设置着内径比所述基板固定部件的内径小的凹部。
2、如权利要求1所述的干蚀刻装置,其特征在于:所述上部电极与所述下部电极之间的间隔,比所述上部电极和所述下部电极中半径较小的电极的半径狭窄。
3、如权利要求1所述的干蚀刻装置,其特征在于:所述凹部,是随着到所述上部电极的中心的距离的增大其深度逐渐变浅的圆顶形。
4、如权利要求1所述的干蚀刻装置,其特征在于:所述上部电极中的中心部和包围所述中心部的侧面上的外周部,可以互相独立地调整与所述下部电极之间的间隔,通过使所述中心部与所述下部电极之间的间隔大于所述外周部与所述下部电极之间的间隔,来设置所述凹部。
5、如权利要求1所述的干蚀刻装置,其特征在于:与蚀刻产生的等离子体粒子再射入所述下部电极的时间相比,在所述反应室内的腐蚀气体的滞留时间,以较长的状态使用。
6、如权利要求1所述的干蚀刻装置,其特征在于:所述上部电极,由至少包含硅(Si)、石英(Si2)、碳化硅(SiC)、氧化铝(Al2O3)、铝(Al)及氧化铱(Y2O3)中的一种物质构成。
7、一种干蚀刻方法,其特征在于,使用权利要求1所述的干蚀刻装置,具有:将所述被处理基板载置到所述基板固定部件上的步骤a;和
在将腐蚀气体导入反应室内的状态下,通过使所述上部电极与所述下部电极之间产生等离子体,进行干蚀刻的步骤b,
在所述步骤b之前,还具有:按照所述腐蚀气体的滞留时间和蚀刻产生的等离子体粒子再射入所述下部电极的时间,调节所述上部电极与所述下部电极之间的间隔的步骤。
8、一种干蚀刻装置,其特征在于,具有:
反应室;
在所述反应室内设置的下部电极;
在所述反应室内与所述下部电极相对设置的上部电极;以及
可以将被处理基板固定在环的内侧的基板固定部件,其中,所述环设置在所述反应室内所述下部电极的面中的与所述上部电极相对的面之上,
所述上部电极,具有:直径小于所述基板固定部件的内径的中心部;
包围所述中心部的侧面上、对蚀刻剂的清除能力比所述中心部高的材质所构成的外周部。
9、如权利要求8所述的干蚀刻装置,其特征在于:与蚀刻产生的等离子体粒子再射入所述下部电极的时间相比,在所述反应室内的腐蚀气体的滞留时间,以较长的状态使用。
10、如权利要求8所述的干蚀刻装置,其特征在于:所述上部电极,由至少包含硅(Si)、石英(Si2)、碳化硅(SiC)、氧化铝(Al2O3)、铝(Al)及氧化铱(Y2O3)中的一种物质构成。
11、一种干蚀刻方法,使用权利要求8所述的干蚀刻装置,具有:
将所述被处理基板安置到所述基板固定部件上的步骤a;和
在将腐蚀气体导入反应室内的状态下,通过使所述上部电极与所述下部电极之间产生等离子体,进行干蚀刻的步骤b,
在所述步骤b之前,还具有:按照所述腐蚀气体的滞留时间和蚀刻产生的等离子体粒子再射入所述下部电极的时间,调节所述上部电极与所述下部电极之间的间隔的步骤。
CNB2005100061504A 2004-01-30 2005-01-31 干蚀刻方法 Expired - Fee Related CN100362632C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004022825A JP2005217240A (ja) 2004-01-30 2004-01-30 ドライエッチング装置およびドライエッチング方法
JP2004022825 2004-01-30

Publications (2)

Publication Number Publication Date
CN1649105A true CN1649105A (zh) 2005-08-03
CN100362632C CN100362632C (zh) 2008-01-16

Family

ID=34805683

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100061504A Expired - Fee Related CN100362632C (zh) 2004-01-30 2005-01-31 干蚀刻方法

Country Status (3)

Country Link
US (1) US7446048B2 (zh)
JP (1) JP2005217240A (zh)
CN (1) CN100362632C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293505A (zh) * 2016-04-13 2017-10-24 北京北方华创微电子装备有限公司 绝缘环、预清洗腔室及半导体加工设备

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585574B2 (ja) * 2008-02-26 2010-11-24 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
US8869741B2 (en) * 2008-12-19 2014-10-28 Lam Research Corporation Methods and apparatus for dual confinement and ultra-high pressure in an adjustable gap plasma chamber
EP2654070A1 (fr) * 2012-04-16 2013-10-23 INDEOtec SA Réacteur plasma de type capacitif pour le dépôt de films minces
JP5798140B2 (ja) * 2013-02-15 2015-10-21 株式会社東芝 プラズマ処理装置
JP6204869B2 (ja) * 2014-04-09 2017-09-27 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP6146840B1 (ja) 2016-08-04 2017-06-14 日本新工芯技株式会社 電極板
JP6146841B1 (ja) 2016-08-04 2017-06-14 日本新工芯技株式会社 リング状電極
CN111886689A (zh) 2018-03-19 2020-11-03 朗姆研究公司 无倒角通孔集成方案
CN111415855B (zh) * 2020-04-08 2022-08-23 Tcl华星光电技术有限公司 蚀刻设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61164271A (ja) 1985-01-17 1986-07-24 Nec Corp 電界効果型トランジスタの製造方法
JPS61199039A (ja) 1985-02-28 1986-09-03 Sumitomo Electric Ind Ltd 細径高炭素鋼線材のパテンテイング方法
JPH0624186B2 (ja) 1985-09-27 1994-03-30 株式会社日立製作所 ドライエツチング装置
JPS644481U (zh) 1987-06-27 1989-01-11
JPH0314228A (ja) 1989-06-13 1991-01-22 Nec Corp プラズマ処理装置
JPH04184925A (ja) 1990-11-20 1992-07-01 Japan Synthetic Rubber Co Ltd 反応性イオンエッチング装置
JPH0529275A (ja) 1991-07-23 1993-02-05 Kokusai Electric Co Ltd プラズマエツチング方法及び装置
JP3219546B2 (ja) 1993-06-17 2001-10-15 三菱化学株式会社 熱可塑性樹脂組成物
JPH08339988A (ja) 1995-06-09 1996-12-24 Sony Corp ドライエッチング装置
JP3224011B2 (ja) 1996-05-23 2001-10-29 シャープ株式会社 プラズマ励起化学蒸着装置及びプラズマエッチング装置
KR100252210B1 (ko) 1996-12-24 2000-04-15 윤종용 반도체장치 제조용 건식식각장치
JPH11317396A (ja) 1998-05-07 1999-11-16 Sony Corp エッチング装置
JP4454718B2 (ja) 1999-05-07 2010-04-21 東京エレクトロン株式会社 プラズマ処理装置およびそれに用いられる電極
JP3408994B2 (ja) 1999-05-24 2003-05-19 株式会社日立製作所 プラズマ処理装置及びプラズマ処理装置の制御方法
JP2001007090A (ja) 1999-06-25 2001-01-12 Mitsubishi Materials Corp プラズマエッチング装置用フォーカスリング
JP2001313286A (ja) 2000-02-24 2001-11-09 Tokyo Electron Ltd 平行平板型ドライエッチング装置
US6391787B1 (en) * 2000-10-13 2002-05-21 Lam Research Corporation Stepped upper electrode for plasma processing uniformity
JP2003051491A (ja) 2001-08-03 2003-02-21 Mitsubishi Materials Corp プラズマエッチング装置用電極板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293505A (zh) * 2016-04-13 2017-10-24 北京北方华创微电子装备有限公司 绝缘环、预清洗腔室及半导体加工设备

Also Published As

Publication number Publication date
JP2005217240A (ja) 2005-08-11
US7446048B2 (en) 2008-11-04
US20050167050A1 (en) 2005-08-04
CN100362632C (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
CN1649105A (zh) 干蚀刻装置及干蚀刻方法
CN1310336C (zh) 半导体器件及其制造方法
CN1253926C (zh) 多重栅极介电层的结构及其制造方法
CN1815697A (zh) 等离子体蚀刻方法
US8987140B2 (en) Methods for etching through-silicon vias with tunable profile angles
JP5296380B2 (ja) プラズマ加工ステップセットの調整方法
US9786512B2 (en) Etching method
CN101064244A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN101030530A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN100336180C (zh) 干蚀刻方法
CN101043004A (zh) 等离子体蚀刻方法
CN101069272A (zh) 蚀刻方法和蚀刻设备
TW201705428A (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
CN1664995A (zh) 等离子体处理方法和等离子体处理装置
CN1885492A (zh) 等离子体蚀刻方法、控制程序、计算机存储介质和装置
CN1133211C (zh) 制造半导体器件的方法
CN1975998A (zh) 用于真空处理装置的静电吸盘、具有该静电吸盘的真空处理装置、及其制造方法
CN101047112A (zh) 等离子体处理方法及等离子体处理装置
CN1290200C (zh) 包括沟槽电容器的半导体器件的制造方法
CN1723549A (zh) 增强等离子体蚀刻性能的方法
CN100352014C (zh) 蚀刻方法
CN1310293C (zh) 干蚀刻方法
CN1531012A (zh) 等离子体处理方法及等离子体处理装置
CN1290156C (zh) 干式显影方法
CN1503329A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080116

Termination date: 20130131