JPS61164271A - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法Info
- Publication number
- JPS61164271A JPS61164271A JP607985A JP607985A JPS61164271A JP S61164271 A JPS61164271 A JP S61164271A JP 607985 A JP607985 A JP 607985A JP 607985 A JP607985 A JP 607985A JP S61164271 A JPS61164271 A JP S61164271A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- contact
- contact layer
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 49
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 241000894006 Bacteria Species 0.000 description 1
- 241000251730 Chondrichthyes Species 0.000 description 1
- 241000272201 Columbiformes Species 0.000 description 1
- 241000238557 Decapoda Species 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- 229910004349 Ti-Al Inorganic materials 0.000 description 1
- 229910004692 Ti—Al Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔所業−Ｆの利用分野〕
本発明は１−ｖ族２元化合物半導体であるＧａ Ａ ｓ
をオリ用した電界効果型トランジスタ（ｌｌｉ”ＥＴ）
に関するものである。
をオリ用した電界効果型トランジスタ（ｌｌｉ”ＥＴ）
に関するものである。
従来のＧａＡｓＦＥＴは、第２図にその止面断面図を示
すように、牛絶縁性基板２０に高抵抗バッファー層２１
をもち、その上にメサ状のアクティブ層２２とさらにソ
ース抵抗を低減するためにコンタクトＮ２３’ｅもつ。
すように、牛絶縁性基板２０に高抵抗バッファー層２１
をもち、その上にメサ状のアクティブ層２２とさらにソ
ース抵抗を低減するためにコンタクトＮ２３’ｅもつ。
ゲート電極２４はアクティブ層に堀り込み部分をつくり
ショットギー障壁釜つくるべき金属、例えばアルミニウ
ムあるいはチタン・アルミニウムにより形成され、さら
にコンタクト層と抵抗性接触をする金屑、例えばＡｕ−
Ｇｅ合金＋Ｎｉ層のソース１ｈＬ極２５およびドレイン
電極２６が形成される。
ショットギー障壁釜つくるべき金属、例えばアルミニウ
ムあるいはチタン・アルミニウムにより形成され、さら
にコンタクト層と抵抗性接触をする金屑、例えばＡｕ−
Ｇｅ合金＋Ｎｉ層のソース１ｈＬ極２５およびドレイン
電極２６が形成される。
第２図に示したバッファー層２１、アクティブ層２２お
よびコンタクト層２３のキャリアー濃度は一般的にｎＢ
≦ｌ Ｘ ］ ０１４（ｚ−３，ｎ １：２ Ｘ ］
０１７ＣＩＩＬ−３ｒ ｎ ｃ”： ２ Ｘ １０１８
ｃＩｒＬ−３であり、これら３ノ−は一般に気相エピ
タキシャル成長法（Ｖ、 １３． Ｅ）により、同一エ
ピタキシャル成長炉の中で連続して成長させる。
よびコンタクト層２３のキャリアー濃度は一般的にｎＢ
≦ｌ Ｘ ］ ０１４（ｚ−３，ｎ １：２ Ｘ ］
０１７ＣＩＩＬ−３ｒ ｎ ｃ”： ２ Ｘ １０１８
ｃＩｒＬ−３であり、これら３ノ−は一般に気相エピ
タキシャル成長法（Ｖ、 １３． Ｅ）により、同一エ
ピタキシャル成長炉の中で連続して成長させる。
上述した従来のＧａＡｓ Ｆ Ｅ Ｔの製造方法では、
コンタクト濃度が２ Ｘ １０１８（Ｉｍ−３と非常に
高いため、エピタキシャル成長を何度かくシかえしてい
る間にコンタクト／１１２３’ｔ−形成する不純物がエ
ピタキシャル成長炉に残醍し、その結果バッファー層２
］の濃度をＩ Ｘ ｌ Ｏ”ｍ”−”以上に高くしてし
まう。そのため、ＩＩｍの低下等の問題が生じ、雑音指
数（ＮＦ）を大きくしてしまうという問題がしばしば生
ずる。
コンタクト濃度が２ Ｘ １０１８（Ｉｍ−３と非常に
高いため、エピタキシャル成長を何度かくシかえしてい
る間にコンタクト／１１２３’ｔ−形成する不純物がエ
ピタキシャル成長炉に残醍し、その結果バッファー層２
］の濃度をＩ Ｘ ｌ Ｏ”ｍ”−”以上に高くしてし
まう。そのため、ＩＩｍの低下等の問題が生じ、雑音指
数（ＮＦ）を大きくしてしまうという問題がしばしば生
ずる。
本発明の目的は前記欠点を除き高抵抗バッファー層の濃
度を＾くすることなくコンタクト層を形成することによ
り再現性の良いしかも高性能な電界効果型トランジスタ
を製造する方法を提供するものである。
度を＾くすることなくコンタクト層を形成することによ
り再現性の良いしかも高性能な電界効果型トランジスタ
を製造する方法を提供するものである。
本発明の電界効果型トランジスタの製造方法は半絶縁性
基板上にエピタキシャル成長法によ！ｌｌ低濃度のバッ
ファー層と菌濃度のアクティブ層を連続的に成長する工
程と、アクティブ層の上層一部にアクティブＪ−よりざ
らに＾濃度なコンタクト層を形成するためにイオン・イ
ンプランテーション法によりイオンを打ち込む工程と、
フラッジ−・アニーリング法により熱処理全行いコンタ
クト層を形成する工程と、全面を１００〜２００Ｘ腐食
除去した後にメサ形成する工程と、コンタクト層とアク
ティブ層の一部を堀り込んでアクティブ層上にソース′
Ｆ１を極およびドレイン電極を形成する工程とを含んで
構成さ扛る。
基板上にエピタキシャル成長法によ！ｌｌ低濃度のバッ
ファー層と菌濃度のアクティブ層を連続的に成長する工
程と、アクティブ層の上層一部にアクティブＪ−よりざ
らに＾濃度なコンタクト層を形成するためにイオン・イ
ンプランテーション法によりイオンを打ち込む工程と、
フラッジ−・アニーリング法により熱処理全行いコンタ
クト層を形成する工程と、全面を１００〜２００Ｘ腐食
除去した後にメサ形成する工程と、コンタクト層とアク
ティブ層の一部を堀り込んでアクティブ層上にソース′
Ｆ１を極およびドレイン電極を形成する工程とを含んで
構成さ扛る。
本発明によむ、ば、バッファー層とアクティブ層はエピ
タキシャル成長法により形成さ扛、コンタクト層はイオ
ン・インプランテーション法により別に形成されるため
、前述のようなエピタキシャル成長法のみで連続して三
層を形成した時に生じるバッファー層一度の変化といっ
た問題が解決され、ソース抵抗が小さくしかもバッファ
ー層の濃度を安定にし、再現性良い低雑音な電界効果型
トランジスタができる。
タキシャル成長法により形成さ扛、コンタクト層はイオ
ン・インプランテーション法により別に形成されるため
、前述のようなエピタキシャル成長法のみで連続して三
層を形成した時に生じるバッファー層一度の変化といっ
た問題が解決され、ソース抵抗が小さくしかもバッファ
ー層の濃度を安定にし、再現性良い低雑音な電界効果型
トランジスタができる。
本発明を実施例により説明する。
第１図（ａ）〜ｆｅ）は本発明の一実施例を説明する主
製造工程における断面図である。
製造工程における断面図である。
まず、第１図（ａ）に示すように半絶縁性ＧａＡｓ基板
ｌＯ上に気相エピタキシャル成長法（成長温度ニア５０
０Ｃ）によりバッファー層１１とアクティブ層１２を連
続して形成する。バッファー層のキャリアー濃度は１×
１０口ｃｒＩＬ−３以下で厚さは３μｍである。アクテ
ィブ層１２のキャリアー濃度は２ Ｘ １０１７．−３
でドーパントは８ｉ またＵＳで、厚さは０．２５μｍ
である。
ｌＯ上に気相エピタキシャル成長法（成長温度ニア５０
０Ｃ）によりバッファー層１１とアクティブ層１２を連
続して形成する。バッファー層のキャリアー濃度は１×
１０口ｃｒＩＬ−３以下で厚さは３μｍである。アクテ
ィブ層１２のキャリアー濃度は２ Ｘ １０１７．−３
でドーパントは８ｉ またＵＳで、厚さは０．２５μｍ
である。
次に、第１図（ｂ）に示すように、イオン・インプラン
テーション法にょす８ｉをアクティブ層に全面打ち込み
（イオン注入条件：ドープ量：１×１０”ｃｍ−３＋
Ｅ：３０に６ｙ）、その後フラッジアニーリング法に
より短時間で熱処理（温度：９００℃。
テーション法にょす８ｉをアクティブ層に全面打ち込み
（イオン注入条件：ドープ量：１×１０”ｃｍ−３＋
Ｅ：３０に６ｙ）、その後フラッジアニーリング法に
より短時間で熱処理（温度：９００℃。
時間：１０秒）してコンタクト層１３（キャリア一＠ｉ
： ２ｘ １０１８ｃｍ−３，ｔ＝ｚｏｏｏＸ、）を
形成する。
： ２ｘ １０１８ｃｍ−３，ｔ＝ｚｏｏｏＸ、）を
形成する。
次に、コンタクト層１３の表面を１００〜２００Ｘ腐食
除去し、表面の変成層を除去した後に、第１図（ＣＩ
Ｋ示すように７オトレジスト（図示せず）を用いてメサ
】４を形成する。
除去し、表面の変成層を除去した後に、第１図（ＣＩ
Ｋ示すように７オトレジスト（図示せず）を用いてメサ
】４を形成する。
次に、第１図（ｄ）に示すように、フォトレジスト（図
示せず）を用いてゲートを形成する部分のコンタクト層
１３とアクティブ層１２の一部をケミカルエツチングが
陽極酸化法によりＧ Ｂ Ａ Ｂを堀シ込んだ後、前記
フォトレジストを用いたリフトオフ法によりゲート電極
１５（電極メタル：Ｔｉ−Ａｌ）を形成する。
示せず）を用いてゲートを形成する部分のコンタクト層
１３とアクティブ層１２の一部をケミカルエツチングが
陽極酸化法によりＧ Ｂ Ａ Ｂを堀シ込んだ後、前記
フォトレジストを用いたリフトオフ法によりゲート電極
１５（電極メタル：Ｔｉ−Ａｌ）を形成する。
次に、第１図（ｅ）に示すように、コンタクト層上にリ
フトオフ法によ、９ＡｕＧｅ−Ｎｉ層を形成し、その後
オーミックコンタクトをとるためにＨ２中で熱処理（温
度：４７０℃）を行いソース電極１６およびドレイン電
極１７を形成する。
フトオフ法によ、９ＡｕＧｅ−Ｎｉ層を形成し、その後
オーミックコンタクトをとるためにＨ２中で熱処理（温
度：４７０℃）を行いソース電極１６およびドレイン電
極１７を形成する。
第３図は従来法のエピタキシャル法によりコンタクト層
までの３層を連続成長した場合のバッツァ一層の濃度と
、本発明の一実施例によって製造された場合のバッファ
ー層濃度をエビ成長サイクル毎に示したものである。
までの３層を連続成長した場合のバッツァ一層の濃度と
、本発明の一実施例によって製造された場合のバッファ
ー層濃度をエビ成長サイクル毎に示したものである。
図から明らかなように本発明による場合の方が安定して
いる。
いる。
第４図（ａ）と（ｂｌは従来法と本発明によって製造し
た電界効果型トランジスタの雑音指数（ＮＦ）の分布図
である。ゲート長は０．３μｍでゲート巾は２８０μｍ
である。図から明らかなように、本発明によるトランジ
スタの方がＮＦが０．３ｄＢ程度改善さ７している。
た電界効果型トランジスタの雑音指数（ＮＦ）の分布図
である。ゲート長は０．３μｍでゲート巾は２８０μｍ
である。図から明らかなように、本発明によるトランジ
スタの方がＮＦが０．３ｄＢ程度改善さ７している。
以上説明したように本発明によれば、ソース抵抗が小さ
く１−かもバッファー層の濃度を安定にし、再現性良い
低雑音な電界効果型トランジスタができる。
く１−かもバッファー層の濃度を安定にし、再現性良い
低雑音な電界効果型トランジスタができる。
第１図（ａＪ〜（ｅ）は本発明の一実施例を製造工程順
に示した断面図であり、第２図は従来のＧ ａ Ａ ５
ＦＥ１１１の断面図である。 第３図は従来法と本発明の方法のＵａＡｓＦ″ＥＴにお
ける成板リーイクルごとのバッファー層濃度を示すグラ
フである。第４図ｔａ＋と（ｂ）は従来法のものと本発
明のＧａＡ、ｓＦ’１９Ｔにおける雑音ａ（ＮＦ）の分
布分示すグラフである。 １０・・・・・・半絶縁性基板、１１・・・・・・ノく
ツファーノー、１２・・・・・・アクティブ層錠、１３
・・・・・・コンタクト鳩、１４・・・・・・メサ、】
５・・・・・・ゲート電極、１６・・・・・・ソース電
極、１７・・・・・・ドレイン′喝極、２０・・・・・
・半絶縁性基板、２１・−・・・・バッファー層、２２
・・・・・・アクティブ層、２３・・・・・・コンタク
ト層、２４・・・・・・ゲート電極、２５・・・・・・
ソース電極、２６・・・・・・ドレイン電極。 象 訣 餘 鮫 ＊ （、−ｍｙｉ ） １７ ｕ 服ど
−＼ｌ＼ 咄 悄
に示した断面図であり、第２図は従来のＧ ａ Ａ ５
ＦＥ１１１の断面図である。 第３図は従来法と本発明の方法のＵａＡｓＦ″ＥＴにお
ける成板リーイクルごとのバッファー層濃度を示すグラ
フである。第４図ｔａ＋と（ｂ）は従来法のものと本発
明のＧａＡ、ｓＦ’１９Ｔにおける雑音ａ（ＮＦ）の分
布分示すグラフである。 １０・・・・・・半絶縁性基板、１１・・・・・・ノく
ツファーノー、１２・・・・・・アクティブ層錠、１３
・・・・・・コンタクト鳩、１４・・・・・・メサ、】
５・・・・・・ゲート電極、１６・・・・・・ソース電
極、１７・・・・・・ドレイン′喝極、２０・・・・・
・半絶縁性基板、２１・−・・・・バッファー層、２２
・・・・・・アクティブ層、２３・・・・・・コンタク
ト層、２４・・・・・・ゲート電極、２５・・・・・・
ソース電極、２６・・・・・・ドレイン電極。 象 訣 餘 鮫 ＊ （、−ｍｙｉ ） １７ ｕ 服ど
−＼ｌ＼ 咄 悄
Claims (1)
- 半絶縁性基板上にエピタキシャル成長法により低濃度の
バッファー層と高濃度のアクティブ層を連続的に成長す
る工程と、前記アクティブ層の上層一部に前記アクティ
ブ層よりさらに高濃度なコンタクト層を形成するために
イオン・インプランテーション法によりイオンを打ち込
む工程と、全表面を１００〜２００Å除去した後にメサ
を形成する工程と、前記コンタクト層と前記アクティブ
層の一部を堀り込んで前記アクティブ層上にソース電極
およびドレイン電極を形成する工程とを含むことを特徴
とする電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP607985A JPS61164271A (ja) | 1985-01-17 | 1985-01-17 | 電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP607985A JPS61164271A (ja) | 1985-01-17 | 1985-01-17 | 電界効果型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61164271A true JPS61164271A (ja) | 1986-07-24 |
Family
ID=11628555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP607985A Pending JPS61164271A (ja) | 1985-01-17 | 1985-01-17 | 電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61164271A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0295708A2 (en) * | 1987-06-18 | 1988-12-21 | Fujitsu Limited | Semiconductor device having a superconductive wiring |
| EP0515148A2 (en) * | 1991-05-24 | 1992-11-25 | Raytheon Company | Field effect transistors on spinel substrates |
| KR100316009B1 (ko) * | 1999-11-18 | 2001-12-20 | 김효근 | 고속 전자 이동 트랜지스터의 제조 방법 |
| US7446048B2 (en) | 2004-01-30 | 2008-11-04 | Matsushita Electric Industrial Co., Ltd. | Dry etching apparatus and dry etching method |
| JP2009032885A (ja) * | 2007-07-26 | 2009-02-12 | Disco Abrasive Syst Ltd | プラズマエッチング装置 |
-
1985
- 1985-01-17 JP JP607985A patent/JPS61164271A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0295708A2 (en) * | 1987-06-18 | 1988-12-21 | Fujitsu Limited | Semiconductor device having a superconductive wiring |
| EP0515148A2 (en) * | 1991-05-24 | 1992-11-25 | Raytheon Company | Field effect transistors on spinel substrates |
| EP0515148A3 (en) * | 1991-05-24 | 1994-07-06 | Raytheon Co | Field effect transistors on spinel substrates |
| KR100316009B1 (ko) * | 1999-11-18 | 2001-12-20 | 김효근 | 고속 전자 이동 트랜지스터의 제조 방법 |
| US7446048B2 (en) | 2004-01-30 | 2008-11-04 | Matsushita Electric Industrial Co., Ltd. | Dry etching apparatus and dry etching method |
| JP2009032885A (ja) * | 2007-07-26 | 2009-02-12 | Disco Abrasive Syst Ltd | プラズマエッチング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61164271A (ja) | 電界効果型トランジスタの製造方法 | |
| CN114171597B (zh) | 一种低源极接触电阻的SiC MOSFET器件及其制备方法 | |
| JPS59222966A (ja) | 半導体装置 | |
| JPH06318547A (ja) | 化合物半導体エピタキシャルウェハ | |
| JPS61100973A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0831484B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6352479A (ja) | ＧａＡｓ電界効果型トランジスタ及びその製造方法 | |
| JP2996267B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH03231424A (ja) | 化合物半導体装置の製造方法 | |
| JPS6390865A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5840347B2 (ja) | シヨトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0349242A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6425528A (en) | Manufacture of semiconductor device | |
| JPS6086871A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60136264A (ja) | 半導体装置の製造方法 | |
| JPS6394688A (ja) | 電界効果トランジスタの製造方法 | |
| JPH043433A (ja) | 化合物半導体接合型ｆｅｔ | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPH0291938A (ja) | 化合物半導体素子の表面安定化保護膜形成方法 | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
| JPH04365323A (ja) | オーミック電極とその形成方法 | |
| JPS6236872A (ja) | 電界効果型トランジスタ | |
| JPH043944A (ja) | 電界効果トランジスタ | |
| JPH01293571A (ja) | 半導体素子の製造方法 |