JPS5840347B2 - シヨトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明はゲートにショトキ−障壁を用いるショトキ−障
壁ゲート型トランジスタの製造方法に関するものである
。

ゲートにショトキ−障壁を用いたいわゆるショトキ−障
壁ゲート型電界効果トランジスタは、砒化ガリウム（Ｇ
ａＡｓ）半導体上に長さ１ミクロン程度のゲート電極を
形成した場合、準ミリ波帯領域で動作が可能であり、超
高周波帯トランジスタとして注目されている。

このトランジスタの構造は比較的簡単で、半絶縁性Ｇａ
Ａｓ基板上にｎ型ＧａＡｓ薄層をエピタキシアル成長さ
せて、このｎ型ＧａＡｓ上に、ショトキ−障壁を形成す
るゲート電極と、このゲート電極の両側にソースおよび
ドレインのオーミック電極とを設けた構造が用いられて
いる。

ここで、トランジスタの最高発振周波数を高くするため
にはゲート長を短くし、チャンネル領域の電子濃度を高
くして真性トランジスタのコンダクタンスｇｍｏを大き
くすることが必要である。

しかしながら、ゲート長を短くすることはフォトエツチ
ングの技術に限界があり１ミクロン以下のゲート長を得
ることは困難とされている。

一方チヤンネル領域の電子濃度を高くすると、ゲートの
ショトキ−障壁の降服電圧が低くなるので、チャンネル
厚さを薄くしなければならない。

このため電子濃度にも上限があり、一般には０．２〜０
．５ミクロンの厚さで１０１６〜１ｏ１７／ｃｒｌの電
子濃度をもつｎ型ＧａＡｓが用いられている。

従来は、ｎ型ＧａＡｓ層に直接ソースおよびドレインの
オーミック電極を形成しているため、電極のコンタクト
抵抗とソースゲート間のｎ型層の抵杭とに起因するソー
ス直列抵抗Ｒ５がトランジスタの特性を低下させている
。

すなわちトランジスタの相互コンダクタンスｇｍは真性
トランジスタの相互コンダクタンスｇｍｏに対してｇｍ
−ｇｍｏ ／（１＋Ｒ８ｇｍｏ ）で表され、大きなソ
ース直列抵抗Ｒ５はトランジスタのｇｍを低くし、最高
発振周波数を低下させることになる。

ここでソース直列抵抗Ｒ８を減少するために、ソース領
域に熱拡散法を用いて高い電子濃度をもつｎ＋層を形威
しオーミック電極を得る通常の手段が考えられるが、超
高周波帯用トランジスタではソース・ゲート間隔および
ゲート長がいずれも１ミクロン程度であって拡散時とゲ
ート電極形成時のマスク合わせが技術的に困難になる。

更にＧａＡｓに関しては拡散温度が１０００℃以上の高
温になるため、ｎ型チャンネル領域の電気的特性迄変化
する現象が生じる。

したがって現在迄熱拡散法による高電子濃度のソースお
よびドレイン領域の形成は行われていない。

又、ソースおよびドレイン領域の抵抗率を下げるためイ
オン注入法を用いればゲート電極がイオンビームのマス
クとなり自己整合の役割をするのでソースおよびドレイ
ン領域のみ高濃度にドーピングされる。

すなわち第１図ａに示すように半絶縁性Ｇ ａ Ａ ｓ
基板１上に戊戒されたｎ形ＧａＡｓ２にゲート電極３を
形成し、次に第１図すに示すようにこのゲート電極３を
イオンビーム４に対するマスクにしてドナー不純物をイ
オン注入すれは、低抵抗のソース領域５およびドレイン
領域６を形成することは原理的には可能である。

しかしながらゲート電極３が低抵抗のソース５およびド
レイン６の領域と隣接しているため、ゲート３と特にド
レイン６との間の漏洩電流が多く、ゲート・ドレイン間
の降服電圧が低下するので実用的ではなく、これ迄イオ
ン注入法も用いられていない。

本発明は、以上の点にかんがみなされたもので、その目
的はソース直列抵抗が小さく高周波特性の改善されたシ
ョトキ−障壁ゲート型電界効果トランジスタを複雑な工
程を伴うことなく製造する方法を提供することにある。

本発明は要約すれば第１図に示したゲート電極の周辺部
に絶縁物を形成することにより、イオン注入で形成され
る低抵抗のソース、およびドレイン領域とゲート電極と
の間隔をゲート耐圧を得るに充分な距離だけ離すことに
ある。

通常ゲート・ドレイン間に加わる電圧は数ボルトであり
、チャンネル領域に２ Ｘ １０１７／Ｃ１１ｔの電子
濃度のｎ形ＧａＡｓを用いる場合ではＩＯＶの耐圧を得
るにはゲート・ドレイン間は０．２ミクロンあればよい
。

次に本発明の詳細を図面に示す製造工程に従って説明す
る。

第２図ａ ＝ ｄにショトキ−障壁ゲート型電界効果ト
ランジスタの製造工程の１例を工程に従う断面図により
示す。

尚以下の説明は半導体にＧ ａ Ａ ｓを用いた例につ
いて記す。

まず酸素あるいはクロムをドープした半絶縁性Ｇ ａ
Ａ ｓ基板１にドナー不純物イオンを注入して電子濃度
〜Ｉ Ｘ １０１７／ｃｒｄ、厚さ０．１〜０．３ミク
ロン程度のｎ形ＧａＡｓ層２からなるトランジスタ領域
を形成する。

例えば１００ ｋｅＶの加速エネルギーで１０１２個／
−のセレニウムイオンを注入し７００’Ｃで熱処理する
ことにより前記のｎ形層を得ることができる。

次に第２図ａに示すように、前記ｎ形ＧａＡｓ２上に周
知のＣ，Ｖ、Ｃ等の手段により例えばＳｉＯ□のような
保護膜７を被着し、フォトエツチングにより所定のゲー
ト電極用の穴をあけた後、このＳ ｉ０２膜７上にフォ
トレジストを残したままショトキ−障壁を形成するゲー
ト金属３を蒸着する。

この金属３はイオン注入工程での熱処理後もｎ形ＧａＡ
ｓと良好なショトキ−障壁を維持し且つ陽極酸化の可能
な金属、例えばチタンかタンタルを用いるかあるいは酸
化雰囲気中での加熱で容易に酸化されるモリブデンのよ
うな金属を用いる。

続いてこのゲート金属３上に伝導度が大きく且つ陽極酸
化されない金属１６例えば銀を厚く電着する。

この状態を第２図ａに示す。次に該Ｓ ｉ０２膜７を除
去した後、第２図すに示すようにこの金属３および１６
からなるゲート電極の周囲にアルミニウムもしくはチタ
ンのような陽極酸化の容易な金属１７を厚さ０．２ミク
ロン以上に電着する。

アルミニウムの電着は塩化アルミニウムとリチウムアル
ミニウムハイドライドをモル比１：１乃至３：１の組成
に保ったものを溶質としてテトラヒドロフランとベンゼ
ンを容量比１：１乃至５：１に保った混合液を溶媒とす
るメッキ浴にて電着できる。

続いてこの金属１７を、ボンディングのためのパッド部
分（図示せず）を除いて、周知の陽極酸化法により完全
に酸化すれば第２図Ｃに示すようなゲート電極３−１６
を酸化絶縁物１０が完全に覆った構造が得られる。

次にゲート金属３および１６のイオンビーム４に対する
マスク作用を利用してドナー不純物のイオンを注入、熱
処理することにより、チャンネル領域２より高い電子濃
度と大きい厚さとをもつ低抵抗のソース領域５およびド
レイン領域６を得、更にオーミック電極１１，１２を形
成した後、ソース電極１１、ドレイン電極１２およびゲ
ートパッド部分（図示せず）に金を電着し、第２図ｄに
示すようにそれぞれ電極１４，１５およびゲートリード
接続部（図示せず）を形成することにより本発明の所望
のトランジスタ構造を得ることができる。

上記の例ではゲート長はフォトエツチングのマスクの寸
法になるが、酸化絶縁物の厚さがメッキ厚そのものにな
り、陽極酸化の工程で厚さの制御を必要としない利点が
ある。

以上に示した具体例は、ソースおよびドレイン領域の両
方をイオン注入により形成した例であるが、ドレイン領
域はＳ ｉ０２等の絶縁保護膜でマスクしておき、ソー
ス領域にのみイオン注入を行って低抵抗にしてもトラン
ジスタの特性上回じものかえられる。

またチャンネル領域になるｎ形層の形成にはイオン注入
法を用いた例を示したが、周知のエピタキシアル成長技
術を用いてチャンネル領域を形成しても差しつかえない
がこの場合には半絶縁性基板とエピタキシアル成長層と
の境界に段ができる。

しかしイオン注入法によりｎ形チャンネル層を形成する
場合には、半絶縁性基板とｎ形層の表面は同一面であり
その境界にステップを形成しないという利点がある。

更に本発明は上記実施例で示したＧａＡｓのみならず、
シリコンその他の半導体に対してもドナー不純物とオー
ミック電極材料を変更するだけで適用することができる
。

以上詳述したところから明らかなように、本発明によれ
ばチャンネル領域より低い抵抗値を有するソースおよび
ドレイン領域をゲート電極端よりゲート耐圧を得るに充
分な距離だけ隔離し、且つチャンネル厚さより厚く形成
することができ、ソース直列抵抗が従来のショトキ−障
壁ゲート型トランジスタに比し遥かに小さくできる利点
がある。

例えば従来のショトキ−障壁ゲート型トランジスタでは
真性トランジスタのコンダクタンスｇｍｏが１６ｍ、Ｑ
でもソース直列抵抗Ｒ８が３０ｇ程度あるためｇｍは１
０ｍ、２に低下してしまうが、本発明の構造を用いれば
Ｒ５は十分の一以下に減少しｇｍの低下をなくすること
ができる。

更に本発明の製造法を用いれば従来のフォトエツチング
の技術でゲートの実効長をＯ，Ｓミクロン以下にするこ
ともできｇｍｏそのものを大きくすることができる。

このように本発明は複雑な工程を伴うことなく超高周波
領域で動作するショトキ−障壁ゲート型電界効果トラン
ジスタを提供できる。

【図面の簡単な説明】

第１図はイオン注入法によるショトキ−障壁ゲート型ト
ランジスタの製造法の原理図、第２図は本発明によるト
ランジスタの製造法の工程を説明するための断面図であ
る。 １・・・半絶縁性半導体基板、２・・・ｎ型半導体層、
３・・・ショトキ−障壁ゲート金属、４・・・イオンビ
ーム、５・・・ソースｎ＋領域、６・・・ドレイン領域
領域、７・・・Ｓ ｉ０２膜、１０・・・金属酸化物、
１１・・・ソースオーミック電極、１２・・・ドレイン
オーミック電極、１３，１４，１５・・・全電着層、１
６・・・ゲート電極金属、１７・・・アルミニウムまた
はチタン膜。

Claims (1)

【特許請求の範囲】
1. １ ソース、ドレイン、チャンネルおよびショトキ−障
   壁ゲートを有する電界効果トランジスタの製造において
   、チャンネルを形成するｎ形半導体上に酸化されない金
   属によりショトキ−障壁ゲートを形成する工程と、該シ
   ョトキー障壁ゲート上に酸化し易い金属を電着する工程
   と、該電着金属を陽極酸化法により絶縁イビする工程と
   、前記絶縁化された電着金属の少くともソース側のｎ型
   半導体部分にドナー不純物を該電着金属をマスクとして
   イオン注入することにより低抵抗のソース領域またはソ
   ース領域およびドレイン領域を前記ゲートと隣接しない
   ように形成する工程と、ソースおよびドレインのオーミ
   ック電極をそれぞれ前記ソース領域およびドレイン領域
   に形成する工程とを含むショトキ−障壁ゲート型電界効
   果トランジスタの製造方法。