JPS61100973A - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法Info
- Publication number
- JPS61100973A JPS61100973A JP22171084A JP22171084A JPS61100973A JP S61100973 A JPS61100973 A JP S61100973A JP 22171084 A JP22171084 A JP 22171084A JP 22171084 A JP22171084 A JP 22171084A JP S61100973 A JPS61100973 A JP S61100973A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- contact layer
- forming
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract description 3
- 239000012808 vapor phase Substances 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果盤トランジスタの製造方法に関し、特
に化合物半導体よシなる再現性の良い高性能な電界効果
盤トランジスタの製造方法に関する。
に化合物半導体よシなる再現性の良い高性能な電界効果
盤トランジスタの製造方法に関する。
化合物半導体はその物理的＊ｉを生かして超高周波素子
に多く用いられている。その中でもｉ−Ｖ族２元化合物
半導体であるＧ ａ Ａ ｓを利用した電界効果型トラ
ンジスタＣＦＥＴ） の発展は目ざましく、一般通信
工朶用はもとよシ、最近は民生用市場への進出もさかん
に行われている。この段階において、高性能でしかも低
価格の超高周波素子を歩留りよく得ることが必要となっ
ている。
に多く用いられている。その中でもｉ−Ｖ族２元化合物
半導体であるＧ ａ Ａ ｓを利用した電界効果型トラ
ンジスタＣＦＥＴ） の発展は目ざましく、一般通信
工朶用はもとよシ、最近は民生用市場への進出もさかん
に行われている。この段階において、高性能でしかも低
価格の超高周波素子を歩留りよく得ることが必要となっ
ている。
このような要求の１つに、電界効果戯トランジスタにお
けるソース抵抗をできるだけ低減し雑音指数（ＮＦ）を
小さくすることが性能改善の点から重要な問題となって
いる。
けるソース抵抗をできるだけ低減し雑音指数（ＮＦ）を
小さくすることが性能改善の点から重要な問題となって
いる。
従来のＧａＡｓ Ｆ Ｅ Ｔは、第４図にその正面断面
図を示すように、半絶縁性基板１０に高抵抗バッファー
層１１をもち、その上にメサ状のアクティブ層１２と、
さらにソース抵抗を低減するためにコンタクト層１３を
もつ。ゲート′に１極１４はアクティブ層に堀り込み部
分をつくシショットキー障壁をつくるべき金属、例えば
アルミニウムあるいはチタン・アルミニウムにより形成
され、さらにコンタクトノーと抵抗性接触をする金属、
例えばＡｕ−Ｇｅ合金＋Ｎｉ層のソース電極１５おＬび
ドレイン電極１６が形成される。
図を示すように、半絶縁性基板１０に高抵抗バッファー
層１１をもち、その上にメサ状のアクティブ層１２と、
さらにソース抵抗を低減するためにコンタクト層１３を
もつ。ゲート′に１極１４はアクティブ層に堀り込み部
分をつくシショットキー障壁をつくるべき金属、例えば
アルミニウムあるいはチタン・アルミニウムにより形成
され、さらにコンタクトノーと抵抗性接触をする金属、
例えばＡｕ−Ｇｅ合金＋Ｎｉ層のソース電極１５おＬび
ドレイン電極１６が形成される。
第４図に示したバッファー層・アクティブ層およびコン
タクト層のキャリアー濃ｋをそれぞれｎＢ、”Ａ、ｎＣ
とすると、一般にｎＢｚ１×１０１４ｃＩｒＬ−３゜ｎ
Ａ４２ＸＩＱ’７ ｃｍ−” ｓ ｎｃ”ｓ２ Ｘ
１０” ａｎ−３で６ ｎこれら３Ｎｋは一般に
気相エピタキシャル成長（ＶＰＢ）法に［ハ同−エビタ
キシャル成長炉の中で連続して成長される。
タクト層のキャリアー濃ｋをそれぞれｎＢ、”Ａ、ｎＣ
とすると、一般にｎＢｚ１×１０１４ｃＩｒＬ−３゜ｎ
Ａ４２ＸＩＱ’７ ｃｍ−” ｓ ｎｃ”ｓ２ Ｘ
１０” ａｎ−３で６ ｎこれら３Ｎｋは一般に
気相エピタキシャル成長（ＶＰＢ）法に［ハ同−エビタ
キシャル成長炉の中で連続して成長される。
しかし、上記したＶＰＢ法によるときは、コンタクト濃
度が２８１０ ａｎ と非常に高いために、成長を
何区かくシ刀１えしている間にコンタクト層を形成する
不純物がエピタキシャル成長炉に残留し、その結果バッ
ファー層のｍ反をＩ Ｘ １０ ”ｃｍ−３以上に高く
してしまう。そのために、＆ｍの低下等の問題が生じ、
雑音指数を大きくしてし暑うという問題がしはしは生ず
る。
度が２８１０ ａｎ と非常に高いために、成長を
何区かくシ刀１えしている間にコンタクト層を形成する
不純物がエピタキシャル成長炉に残留し、その結果バッ
ファー層のｍ反をＩ Ｘ １０ ”ｃｍ−３以上に高く
してしまう。そのために、＆ｍの低下等の問題が生じ、
雑音指数を大きくしてし暑うという問題がしはしは生ず
る。
本発明の目的は前記欠点を除き、高抵抗バッファー層の
一度を高くすることなくコンタクト層を成長することに
よυ丹現性の艮いしかも藁性能な電界効果型トランジス
タの製造方法を提′供することにある。
一度を高くすることなくコンタクト層を成長することに
よυ丹現性の艮いしかも藁性能な電界効果型トランジス
タの製造方法を提′供することにある。
本発明の電界効果似トランジスタの製造方法は、半絶縁
性基板上にエピタキシャル成長法により低濃反のバッフ
ァー層と高＠にのアクティブ層を連続的に成長する工程
と、前記アクティブ層の上層一部にアクティブ層よりさ
らに高−反准コンタクト層を形成するためにイオン打込
み法にニジイオンを打ち込む工程と、前記半導体基板全
面に保護膜としての絶ｔｉ膜を形成し妊らに熱処理全行
いコンタクト層を形成する工程と、前記絶縁膜を除去し
た後にメサ形成をする工程と、別記コンタクト層とアク
ティブｌ−の一部を爾９込んでアクティブ層上にグー）
ｆ形成する上をと、Ｎ’Ｖ記コンタクト層上にソース電
憾お工びドレイン電極を形成する工程とを含んで構成さ
れる。
性基板上にエピタキシャル成長法により低濃反のバッフ
ァー層と高＠にのアクティブ層を連続的に成長する工程
と、前記アクティブ層の上層一部にアクティブ層よりさ
らに高−反准コンタクト層を形成するためにイオン打込
み法にニジイオンを打ち込む工程と、前記半導体基板全
面に保護膜としての絶ｔｉ膜を形成し妊らに熱処理全行
いコンタクト層を形成する工程と、前記絶縁膜を除去し
た後にメサ形成をする工程と、別記コンタクト層とアク
ティブｌ−の一部を爾９込んでアクティブ層上にグー）
ｆ形成する上をと、Ｎ’Ｖ記コンタクト層上にソース電
憾お工びドレイン電極を形成する工程とを含んで構成さ
れる。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの主な製造工程における断面図である。
めの主な製造工程における断面図である。
まず、第１図（ａ）に示すように、半絶縁性Ｇａ Ａ
ｓ基板２０上に気相エピタキシャル成長法（成長温度ニ
ア５０℃）によりバッファー層２１とアクティブ層２２
を連続して形成する。バッファー層のキャリアー濃度は
Ｉ Ｘ １０１４ｃｍ−３以下で厚さは３μｍである。
ｓ基板２０上に気相エピタキシャル成長法（成長温度ニ
ア５０℃）によりバッファー層２１とアクティブ層２２
を連続して形成する。バッファー層のキャリアー濃度は
Ｉ Ｘ １０１４ｃｍ−３以下で厚さは３μｍである。
アクティブ層のキャリアー濃度は２Ｘ１０ ｃＩＩＬ
でドー゛パントはＳｉまたはｓｒ、厚さは０．２
５μｍである。
でドー゛パントはＳｉまたはｓｒ、厚さは０．２
５μｍである。
次に、第１図（ｂ）に示すように、イオン打込み法によ
り８ｉをアクティブ層に全面打ち込み（イオン注入条件
：ドーツ量：ｌＸ１０”ｃｒｒＬ″″”、Ｅ ：３０Ｋ
ｅＶ）。
り８ｉをアクティブ層に全面打ち込み（イオン注入条件
：ドーツ量：ｌＸ１０”ｃｒｒＬ″″”、Ｅ ：３０Ｋ
ｅＶ）。
その後保護膜としてＣＶＤｇｌＥ化膜２３（成長温匿：
４５０℃、膜厚：２０００Ａ）をウェーハ全面に形成し
、フラッジアニーリング法に１９短時間で熱処理（温度
：９００℃２時間＝ｌＯ秒）し、コンタクト層２４（キ
ャリアー濃度：２ＸｌＯ”畠ａｉ” ｅｔ＝２０００１
）を形成する。
４５０℃、膜厚：２０００Ａ）をウェーハ全面に形成し
、フラッジアニーリング法に１９短時間で熱処理（温度
：９００℃２時間＝ｌＯ秒）し、コンタクト層２４（キ
ャリアー濃度：２ＸｌＯ”畠ａｉ” ｅｔ＝２０００１
）を形成する。
次に、第１図（Ｃ）に示すように、酸化膜２３を除去し
その後メサ２５を形成する。
その後メサ２５を形成する。
次に、第１図（ｄ）に示すように、フォトレジスト（図
示せず）をもちいてゲートを形成する部分のコンタクト
層２４とアクティブ層２２の一部をケミカルエツチング
か陽極酸化法によ、りＧａＡｓを堀り込んだ後、前記フ
ォトレジストをもちいたり７トオフ法にニジゲート電極
２６（電極メタル＝Ｔ １−Ａ））を形成する。
示せず）をもちいてゲートを形成する部分のコンタクト
層２４とアクティブ層２２の一部をケミカルエツチング
か陽極酸化法によ、りＧａＡｓを堀り込んだ後、前記フ
ォトレジストをもちいたり７トオフ法にニジゲート電極
２６（電極メタル＝Ｔ １−Ａ））を形成する。
次に、第１図（ｅ）に示すように、コンタクト層上にリ
フトオフ法によＪＡｕＧｅ−Ｎｉ 層を形成し、その後
オーミックコンタクトをとるためにＨ１中で熱処理（温
度：４７０℃） を行いソース電極２８を形成する。
フトオフ法によＪＡｕＧｅ−Ｎｉ 層を形成し、その後
オーミックコンタクトをとるためにＨ１中で熱処理（温
度：４７０℃） を行いソース電極２８を形成する。
上記方法によれば、ソース抵抗が小さくしかもバッファ
ー層の濃度を安定にし、再現性良い低雑音な電界効果屋
トランジスタができる。
ー層の濃度を安定にし、再現性良い低雑音な電界効果屋
トランジスタができる。
第２図は従来法のエピタキシャル法によりコンタクト層
までの３層を連続成長した場合のバッファー層の製置と
、本発明の一実施例によって製造された場合のバッファ
ー層濃度（口Ｂ）をエビ成長サイクル毎に示したもので
ちる。第２図から明らかなように本発明の一実施例によ
る場合の方が安定している。
までの３層を連続成長した場合のバッファー層の製置と
、本発明の一実施例によって製造された場合のバッファ
ー層濃度（口Ｂ）をエビ成長サイクル毎に示したもので
ちる。第２図から明らかなように本発明の一実施例によ
る場合の方が安定している。
第３図（ａ） 、 （ｂ）は従来法と本発明によって製
造した電界効果トランジスタの周波数１２ＧＨ２に於け
る雑音指ａ（ＮＦ）の分布図である。ゲート長は０．３
μｍでゲート巾は２８０μｍである。第３図（ａ） 、
（ｂ）から明らかなように、本発明の一実施例（第３
図（ａ））によるトランジスタの方が従来のもの（第３
図（ｂ））よシＮＦが０．３ｄＢ 程度改善されてい
る。
造した電界効果トランジスタの周波数１２ＧＨ２に於け
る雑音指ａ（ＮＦ）の分布図である。ゲート長は０．３
μｍでゲート巾は２８０μｍである。第３図（ａ） 、
（ｂ）から明らかなように、本発明の一実施例（第３
図（ａ））によるトランジスタの方が従来のもの（第３
図（ｂ））よシＮＦが０．３ｄＢ 程度改善されてい
る。
以上説明したように、本発明によれは、バッファー層と
アクティブ層はエピタキシャル成長法にニジ形成され、
コンタクト層はイオン打込み法により別に形成されるた
め、前述のようなエピタキシャル成長法のみで連続して
三Ｉ烏を形成した時に生じるバッファーＮＩａ度の変化
といった問題が溶失され、ソース抵抗が小さくしかもバ
ッファー層の濃度を安定にし、再現性良い低雑音な電界
効果型トランジスタができる。
アクティブ層はエピタキシャル成長法にニジ形成され、
コンタクト層はイオン打込み法により別に形成されるた
め、前述のようなエピタキシャル成長法のみで連続して
三Ｉ烏を形成した時に生じるバッファーＮＩａ度の変化
といった問題が溶失され、ソース抵抗が小さくしかもバ
ッファー層の濃度を安定にし、再現性良い低雑音な電界
効果型トランジスタができる。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めに製造工程順に示した断面ａ１１層図は従来法と本発
明の方法のＧａＡａ Ｆ Ｅ Ｔ における成長サイク
ルごとのバッファー層濃度を示す図、第３図は従来法の
ものと本発明のＧａＡｓＦＥＴにおける雑音指数（ＮＦ
）の分布を示す図、第４図は従来のＧａＡｓ Ｆ Ｅ
Ｔの一例の断面図である。 １０・・・・・・半絶縁性基板、１１・・・・・・バッ
ファー層、１２・・・・・・アクティブ層、１３・・・
・・・コンタクト層、１４・・・・・・ゲート電極、１
５・・・・・・ソース電極、１６・・・・・・ドレイン
電極、２０・・・・・・半絶縁性基板、２１・・・・・
・バッファー層、２２・・・・・・アクティブ層、２３
・・・・・・酸化膜、２４・・・・・・コンタクト層、
２５・・・・・・メサ、２６・・・・・・ゲート電極、
２７・・・・・・ソース電極、２８・・・・・・ドレイ
ン紙種。 代理人 ｆＰ埋士 内 原 首（ア）Ｘ、 メサ Ｓ ＄ ｌ 図 茅 １ 回 成長サイクル（回） 察 ２ 図 ／−２１４／、ｔ ／、１ ２．り２．２／ＶＦ
（ｊｌ） 軸針 ２ 罠ハ フｖ リ −
めに製造工程順に示した断面ａ１１層図は従来法と本発
明の方法のＧａＡａ Ｆ Ｅ Ｔ における成長サイク
ルごとのバッファー層濃度を示す図、第３図は従来法の
ものと本発明のＧａＡｓＦＥＴにおける雑音指数（ＮＦ
）の分布を示す図、第４図は従来のＧａＡｓ Ｆ Ｅ
Ｔの一例の断面図である。 １０・・・・・・半絶縁性基板、１１・・・・・・バッ
ファー層、１２・・・・・・アクティブ層、１３・・・
・・・コンタクト層、１４・・・・・・ゲート電極、１
５・・・・・・ソース電極、１６・・・・・・ドレイン
電極、２０・・・・・・半絶縁性基板、２１・・・・・
・バッファー層、２２・・・・・・アクティブ層、２３
・・・・・・酸化膜、２４・・・・・・コンタクト層、
２５・・・・・・メサ、２６・・・・・・ゲート電極、
２７・・・・・・ソース電極、２８・・・・・・ドレイ
ン紙種。 代理人 ｆＰ埋士 内 原 首（ア）Ｘ、 メサ Ｓ ＄ ｌ 図 茅 １ 回 成長サイクル（回） 察 ２ 図 ／−２１４／、ｔ ／、１ ２．り２．２／ＶＦ
（ｊｌ） 軸針 ２ 罠ハ フｖ リ −
Claims (1)
- 半絶縁性基板上にエピタキシャル成長法により低濃度
のバッファー層と高濃度のアクティブ層を連続的に成長
する工程と、前記アクティブ層の上層一部にアクティブ
層よりさらに高濃度なコンタクト層を形成するためにイ
オン打込み法によりイオンを打ち込む工程と、前記半導
体基板全面に絶縁膜を形成しさらに熱処理を行いコンタ
クト層を形成する工程と、前記絶縁膜を除去した後にメ
サ形成をする工程と、前記コンタクト層とアクティブ層
の一部を堀り込んでアクティブ層上にゲート電極を形成
する工程と、前記コンタクト層上にソース電極およびド
レイン電極を形成する工程とを含むことを特徴とする電
界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22171084A JPS61100973A (ja) | 1984-10-22 | 1984-10-22 | 電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22171084A JPS61100973A (ja) | 1984-10-22 | 1984-10-22 | 電界効果型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61100973A true JPS61100973A (ja) | 1986-05-19 |
Family
ID=16771052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22171084A Pending JPS61100973A (ja) | 1984-10-22 | 1984-10-22 | 電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61100973A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316009B1 (ko) * | 1999-11-18 | 2001-12-20 | 김효근 | 고속 전자 이동 트랜지스터의 제조 방법 |
-
1984
- 1984-10-22 JP JP22171084A patent/JPS61100973A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316009B1 (ko) * | 1999-11-18 | 2001-12-20 | 김효근 | 고속 전자 이동 트랜지스터의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4905061A (en) | Schottky gate field effect transistor | |
| JPS61100973A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS61164271A (ja) | 電界効果型トランジスタの製造方法 | |
| US5413947A (en) | Method for manufacturing a semiconductor device with an epitaxial void | |
| JPS59222966A (ja) | 半導体装置 | |
| JPH0212927A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPH0831846A (ja) | 高耐圧ｆｅｔを作製する方法 | |
| JPS6332273B2 (ja) | ||
| JPS61260679A (ja) | 電界効果トランジスタ | |
| JPS62156877A (ja) | シヨツトキ−ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS60100473A (ja) | 電界効果トランジスタ | |
| JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
| JP2682032B2 (ja) | 半導体装置の製造方法 | |
| JPH06204259A (ja) | 化合物半導体装置の製造方法 | |
| JPS6223175A (ja) | 半導体装置の製造方法 | |
| JPH01286308A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JPS62202561A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03231424A (ja) | 化合物半導体装置の製造方法 | |
| JPS59193070A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPH024137B2 (ja) | ||
| JPH0521467A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5840347B2 (ja) | シヨトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6345867A (ja) | 半導体装置製造方法 | |
| JPS60136264A (ja) | 半導体装置の製造方法 | |
| JPS62259472A (ja) | 半導体装置 |