JPS6345867A - 半導体装置製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の性能向上に適用して有効な技術
に関する。

〔従来の技術〕

半導体装置には、回路素子として、いわゆるＭＥ　Ｓ　
Ｆ　Ｅ　Ｔ　（Ｍｅｔａｌ　Ｓｅｍ１ｃｏｎｄｕｃｕｔ
ｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏ
ｒ）が、たとえばガリウム・ヒ素（ＧａＡｓ）単結晶か
らなる半導体基板（以下、ＧａＡｓ基板ともいう。）に
形成したものがある。このＭＥＳＦＥＴについては、１
９８１年１２月１５日、共立出版株式会社発行、Ｄ、Ｆ
、Ｂａｒｂｅ編、岩田倫典訳ｒＶＬｓＩの基礎と応用Ｊ
ＰＩ２３に説明がある。上記ＭＥＳＦＥＴの概要は、チ
ャネル領域の両側にソース領域およびドレイン領域が形
成され、かつ該チャネル領域にゲート電極が、いわゆる
ショットキー接合されてなるものである。

最近の半導体装置の高集積化により、上記ＭＥＳＦＥＴ
においてはゲート長さが短縮される傾向にあり、それを
可能にする方法の一つに、上記ソース領域およびドレイ
ン領域をゲート電極に対して自己整合的に形成するもの
がある。この場合、チャネル長さとゲート長さとが略一
致するため、ＭＥ　Ｓ　Ｆ　ＥＴの高集積化に有効であ
るが、チャネル長さが短くなるに伴い、いわゆる短チヤ
ネル効果が大きな問題となってきている。

ところで、上記ＭＥＳＦＥＴには、特性向上のためソー
ス領域における寄生抵抗を低減することが要請されてい
る。この寄生抵抗低減の方法の一つに、ゲート電極をマ
スクとして不純物イオンを半導体基板に打ち込んだ後、
高い温度でアニールを行うものがある。

〔発明が解決しようとする問題点〕

上記高温アニールは、活性化率を向上できるため、ソー
ス領域における寄生抵抗を低減することはできるが、同
時に不純物イオンの熱拡散をも促すため、高濃度の不純
物イオンが打ち込まれているソース領域右よびドレイン
領域の領域からチャネル領域に、該不純物イオンが拡散
していき、結果としてチャネル長さが短くなり、短チヤ
ネル効果がさらに促進されることになるという問題があ
る。

一方、ドレイン側では、寄生抵抗が特性にそれほど影響
しない。むしろ、上記のように高温アニールを行ったた
めに、不純物イオンがチャネル領域に拡散していった場
合には、チャネルのしきい値電圧：　ｖｔｈに影響があ
る。すなわち、ゲート電圧を印加するとチャネルに形成
される空乏層のピンチオフ部が、該チャネルの中央より
ドレイン側に偏っているため、拡散した不純物イオンが
上記ピンチオフ部にまで及ぶことがある。ｖｔｈは、上
記ピンチオフ部の不純物イオン濃度に大きく依存してい
るため、上記のようにピンチオフ部まで不純物イオンが
拡散する場合には、必然的にｖｔｈに影響し、その変動
を来すことになる。したがって、上記高温アニールは、
ドレイン側のチャネルにＶｔｈの安定化を阻害する要因
を与えるという別な問題のあることも本発明者により見
出された。

本発明の目的は、少なくともドレイン側のチャネル領域
について短チヤネル化を防止し、かつＶｔｈを安定化す
ることができる技術を提供することにある。

本発明の他の目的は、上記目的を達成しつつソース領域
の寄生抵抗を低減することができる技術を提供すること
にある。

゛本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、ＭＥＳＦＥＴについて、チャネル領域とソー
ス領域との間およびチャネル領域とドレイン領域との間
の中、少なくともチャネル領域とドレイン領域との間に
、チャネル領域より高く、ソース領域またはドレイン領
域より低い不純物イオン濃度からなる中間領域を形成す
るものである。

〔作用〕

上記した手段によれば、高温アニールを行う場合であっ
ても、少なくともドレイン領域から高濃度の不純物イオ
ンがチャネル領域に拡散していくことを有効に防止でき
ることにより、短チヤネル化を防止できるため、ｖｔｈ
に変動が生じることを有効に防止することができるもの
である。

また、上記構造のＭＥＳＦＥＴについて、ソース領域を
ゲート電極に対して自己整合的に形成し、高温アニール
を行うことにより、短チヤネル化を極力防止し、かつソ
ース領域の寄生抵抗を低減することができるものである
。

〔実施例１〕 第１図は本発明による実施例１である半導体装置を示す
概略部分断面図である。また、第２図（ａ）〜（ｅ）は
上記半導体装置の製造工程の概略を示す概略部分断面図
である。

本実施例１の半導体装置は、いわゆるＧａＡｓ半導体装
置であり、回路素子の一つとしてＭＥＳＦＥＴが形成さ
れているものである。

すなわち、ガリウム・ヒ素（Ｃ，ａ　Ａ　ｓ　）単結晶
からなる半導体基板１の表面に、ケイ化タングステン（
ＷＳｉｘ）からなるゲート電極２がショットキー接合さ
れており、上記基板１には該ゲート電極２に対して自己
整合的にＮ型領域からなるチャネル領域３が形成されて
いる。上記チャネル領域３の左方向にはＮ＋型領域のら
なるソース領域４が、また右方向には同じ＜Ｎ”　型領
域からなるドレイン領域５が形成されている。そして、
上記ソース領域４およびドレイン領域５の基板表面には
、該表面から金−ゲルマニウム合金、ニッケルおよび金
を順次積層した３層からなるオーミック電極６および７
が接合形成されている。

本実施例においては、上記チャネル領域３とソース領域
４との間、および該チャネル領域３とドレイン領域５と
の間に、それぞれＮ’型領域をら　　　′なる中間領域
８および９が形成されている。この中間領域８および９
の不純物イオン濃度は、チャネル領域３より高く、ソー
ス領域４またはドレイン領域５よりは低いものである。

次に、上記半導体装置の製造方法について説明する。

先ず、常法に基づいて半導体基板１に、不純物イオンと
してシリコンイオン（Ｓｉ”）を打ち込み、その深さが
浅く、かつ低濃度の不純物イオンを含有するＮ型領域３
ａを形成し、その略中央の基板１の表面に、これも常法
に基づいてゲート電極２を被着形成し、第２図（ａ）に
示す構造を得ろ。

ここで、ゲート長さは、たとえば１μｍ以下とする。

次に、常法により第２図（ｂ）に示すような形状のレジ
スト層１０を形成し、該レジスト！！！１０をマスクと
して矢印方向にシリコンイオンの打ち込みを行い、その
後上記レジスト層１０を除去し、同図（Ｃ）に示すよう
なＮ′″型領域からなるソース領域４およびドレイン領
域５を形成する。上記レジスト層ｌＯでは、ゲート電極
２の側端から所定寸法、たとえば０．４μｍ以下の厚さ
からなるサイドレジスト部１０ａが形成されているため
、上記Ｎ＋型領域のおよび５は、共にゲート電極２の側
端から上記サイドレジスト部１０ａの寸法分だけ離れた
位置に形成されている。

続いて、第２図（ｄ）に示すように、上記の如（形成し
たソース領域４およびドレイン領域５のゲート電極２の
側に位置する内側末端にその側内端が一致する形状のレ
ジスト層１１を形成し、該レジスト層１１とゲート電極
２とをマスクとして、矢印方向にシリコンイオンを打ち
込み、次いで上記レジスト層１１を除去して、同図（ｅ
）に示すようなＮ型領域からなる中間領域８および９を
形成する。

その後、約８００℃に加熱してアニールを行い、以上ま
での工程で不純物イオンを打ち込んで形成した各領域を
一度に活性化する。そして、常法に基づいてオーミック
電極７および８を被着形成し、さらに所定の工程を経る
ことにより、本実施例１０半導体装置の製造が達成され
る。

このように、本実施例によれば以下の効果を得ることが
できる。

（１）、ＭＥＳＦＥＴにおいて、チャネル領域３とソー
ス領域４との間およびチャネル領域３とドレイン領域５
との間に、該チャネル領域３より高く、ソース領域４ま
たはドレイン領域５より低い不純物イオン濃度からなる
中間領域８および９を形成することにより、たとえば８
００℃に加熱して高温アニールを行う場合であっても、
ソース領域４およびドレイン領域５から高濃度の不純物
イオンがチャネル領域３に拡散していくことを防止でき
ることにより、短チヤネル化を防止できる。

（２）、上記〔１〕により、ゲート長さを短縮し、短チ
ヤネル化を行う場合でも、安定したｖｔｈを有するＭＥ
ＳＦＥＴを提供することができる。

（３）、上記（２）により、半導体装置の高集積化を達
成できる。

（４）、上記中間領域８および９の形成を、所定形状の
レジスト層１０をマスクとして不純物イオンを打ち込ん
で行うことにより、上記レジスト層１０が単にマスクの
位置合わせだけで形成できるので、いわゆるＬ　Ｄ　Ｄ
　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ　）構造
の場合のように、ゲート電極の側面に所定厚さの絶縁膜
を形成する必要がないため、短工程で上記ＭＥＳＦＥＴ
を形成できる。

〔実施例２〕 第３図は本発明による実施例２である半導体装置を示す
概略部分断面図である。また、第４図（ａ）、ら）上記
半導体装置の製造工程の一部を示す概略部分断面図であ
る。

本実施例２０半導体装置は、前記実施例１の半導体装置
と同様のＭＥＳＦＥＴであるが、その一部で相違するも
のである。すなわち、第３図に示すように、ソース領域
４ａがゲート電極２に対して自己整合的に、それもドレ
イン領域５より高い不純物イオン濃度のＮ”型領域で形
成されている点で、前記実施例１の場合と異なっている
ものである。

次に、本実施例２０半導体装置の製造方法について説明
する。

本実施例１０半導体装置は、前記実施例１の場合と同様
の工程に従い、第２図（ｅ）に示す構造のものを形成す
る。

次いで、第４図（ａ）に示すように、所定形状のレジス
ト層１２を形成し、矢印方向にシリコンイオンを打ち込
む。図中左方の上記レジスト層１２の内端が、ソース領
域４の外側端に略一致し、かつ右方のレジスト層１２の
内端が、ゲート電極２の左端を露出する位置で止まって
いる。したがって、不純物イオンを打ち込み、上記レジ
スト層１２を除去すると、第４図（ｂ）に示すように、
ゲート電極２に対して自己整合的なＮ”型領域からなる
ソース領域４ａを形成することができる。

その後、所定温度に加熱し、活性化アニールを行った後
、常−法に基づいてオーミック電極７および８を被着形
成することにより、本実施例１０半導体装置の製造が達
成される。

な右、上記活性化アニールは、それまでに不純物イオン
を打ち込んだ各領域について一括して行ってもよく、ま
た、前記実施例１のように第２図（ｅ）の段階でアニー
ルを行い、再度上記工程で行うこともできることはいう
までもない。

このように、本実施例によれば以下の効果を得ることが
できる。

（１）、チャネル領域３とドレイン領域５との間に、チ
ャネル領域３より高く、ドレイン領域５より低い不純物
イオン濃度からなる中間領域９を形成し、かつソース領
域４ａをゲート電極２に対して自己整合的に形成するこ
とにより、前記実施例１の場合と同様に短チヤネル化を
防止できるので、ｖｔｈの安定化を達成できると同時に
、ソース領域４ａの寄生抵抗をも低減できる。

（２）、上記（１）により、チャネル長さが短縮され、
かつ特性が向上された半導体装置を提供できる。

（３）、ソース領域４ａの不純物イオンの濃度を高くす
ることができることにより、活性化アニールの温度を下
げても、上記ソース領域４ａの寄生抵抗を低減すること
ができる。

（４）、上記（３）により、アニール温度を下げること
ができることにより、アニール時にソース領域４ａから
チャネル領域２へ、不純物イオンが拡散していくことを
防止できるので、さらに短チヤネル効果を防止すること
ができる。

（５）、上記（４）により、さらにチャネル長さを短縮
できるので、ＭＥＳＦＥＴを小形にすることができ、集
積度の向上を達成できる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではな（、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

たとえば、前記実施例１では、便宜上二つのＮ型領域の
一方をソース領域４とし、他方をドレイン領域５として
示したが、いずれをソース領域またはドレイン領域とす
るも任意である。また、活性化アニールは、第２図（ｅ
）を形成した後に一度で行う場合を示したが、これに限
るものでなく、各領域を形成するための不純物イオンの
打ち込みを行った後に、その都度行うことも、または所
望の工程の後に適宜行うことも可能である。

また、前記実施例２でも中間領域９を、レジスト層１２
をマスクとして不純物イオンを打ち込んで形成する場合
について説明したが、これに限るものでなく、上記ＬＤ
Ｄの製造方法を応用することもできる。その場合、第２
図（ｅ）に示す工程では、ゲート電極２の両側面には所
定厚さの絶縁膜からなる側壁が形成されているが、第４
図（ａ）の工程に入る前に左側の側壁を除去しておく必
要がある。

こうして、形成されるＭＥ　Ｓ　Ｆ　ＥＴは、たとえば
前記第４図について説明すれば、ゲート電極２の右側に
は上記側壁の厚さに対応する幅の中間領域９が形成され
、ゲート電極２の左側には該ゲート電極２に対して自己
整合的にソース領域４ａが形成されているものである。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、いわゆるガリウム
・ヒ素半導体装置に適用した場合について説明したが、
これに限定されるものではなく、たとえば、半導体基板
がインジウム・リン（ｒｎＰ）単結晶等で形成されてい
る、他の化合物半導体装置等、種々のものに適用して有
効な技術である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、ＭＥＳＦＥＴについて、チャネル領域とソー
ス領域との間およびチャネル領域とドレイン領域との間
の中、少なくともチャネル領域とドレイン領域との間に
、チャネル領域より高く、かつ少なくともドレイン領域
より低い不純物イオン濃度からなる中間領域を形成する
ことにより、高温アニールを行う場合であっても、少な
くともドレイン領域から高濃度の不純物イオンがチャネ
ル領域に拡散していくことを防止できることにより、特
性に影響を与えることなく、短チヤネル化を防止できる
ため、ｖｔｈに変動が生じることを有効に防止すること
ができるものである。

また、上記構造のＭＥＳＦＥＴについて、ソース領域を
ゲート電極に対して自己整合的に形成し高温アニールを
行うことにより、短チヤネル化を極力防止し、かつソー
ス領域の寄生抵抗を低減することができるものである。

【図面の簡単な説明】

第１図は本発明による実施例１である半導体装置を示す
概略部分断面図、 第２図（ａ）〜（ｅ）は上記半導体装置の製造工程の概
略を示す概略部分断面図、 第３図は本発明による実施例２である半導体装置を示す
概略部分断面図、 第４図（ａ）、（ｂ）上記半導体装置の製造工程の一部
を示す概略部分断面図である。 １・・・半導体基板、２・・・ゲート電極、３・・・チ
ャネル領域、３ａ・・・Ｎ型領域、４．４ａ・・・ソー
ス領域、５・・・ドレイン領域、６．７・・・オーミッ
ク電極、８．９・・・中間領域、１０・・・レジスト層
、１０ａ・・・サイドレジスト部、１１．１２・・・レ
ジスト層。 第　　１　　図 第　　３　　図 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 １、チャネル領域とソース領域との間およびチャネル領
   域とドレイン領域との間の中、少なくともチャネル領域
   とドレイン領域との間に、該チャネル領域より高く、ソ
   ース領域またはドレイン領域より低い不純物イオン濃度
   からなる中間領域が形成されたＭＥＳＦＥＴを備えてな
   る半導体装置。 ２、中間領域がチャネル領域とドレイン領域との間に形
   成され、ソース領域がゲート電極に対して自己整合的に
   形成されていることを特徴とする特許請求の範囲第１項
   記載の半導体装置。 ３、ＭＥＳＦＥＴがガリウム・ヒ素半導体基板に形成さ
   れていることを特徴とする特許請求の範囲第１項記載の
   半導体装置。 ４、半導体基板に不純物イオンを打ち込み、Ｎ型領域を
   形成し、該Ｎ型領域の基板表面にゲート電極を被着形成
   し、該ゲート電極の両側端を僅かに越える形状のレジス
   ト層を形成し、該レジスト層をマスクとして不純物イオ
   ンを打ち込み、上記ゲート電極の各側端から所定の距離
   隔てられた二つのＮ＾＋型領域を形成し、上記レジスト
   層を除去した後、新たにその両内端が上記二つのＮ＾＋
   型領域のゲート電極側の端と一致するレジスト層を形成
   し、該レジスト層およびゲート電極をマスクとして不純
   物イオンを打ち込み、上記ゲート電極の両側端に対して
   自己整合的に形成され、その幅がゲート電極の各側端と
   上記レジスト層の内端との間の距離からなり、その不純
   物イオン濃度が上記Ｎ型領域より高く、Ｎ＾＋型領域よ
   り低いＮ’型領域を形成し、必要がある場合は上記レジ
   スト層を除去した後、ゲート電極の一側端のみが露出し
   、かつ該一側端に近接する上記Ｎ＾＋型領域およびＮ’
   型領域の基板表面が露出されたレジスト層を被着形成し
   、該レジスト層および上記ゲート電極をマスクとして不
   純物イオンを打ち込み、Ｎ＾＋＾＋型領域を上記ゲート
   電極の一側端に対して自己整合的に形成する半導体装置
   の製造方法。 ５、上記Ｎ＾＋＾＋型領域が、ＭＥＳＦＥＴのソース領
   域であることを特徴とする特許請求の範囲第４項記載の
   半導体装置の製造方法。