JPH07120675B2

JPH07120675B2 - 半導体装置製造方法

Info

Publication number: JPH07120675B2
Application number: JP61188408A
Authority: JP
Inventors: 康八田; 隆裕小橋; 宏光三島木; 一道光定
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-08-13
Filing date: 1986-08-13
Publication date: 1995-12-20
Anticipated expiration: 2010-12-20
Also published as: JPS6345867A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置の性能向上に適用して有効な技術
に関する。

〔従来の技術〕

半導体装置には、回路素子として、いわゆるMESFET（Me
tal Semiconducutor Field Effect Transistor）が、た
とえばガリウム・ヒ素（GaAs）単結晶からなる半導体基
板（以下、GaAs基板ともいう。）に形成したものがあ
る。このMESFETについては、1981年12月15日、共立出版
株式会社発行、D.F.Barbe編、岩田倫典訳「VLSIの基礎
と応用」P123に説明がある。上記MESFETの概要は、チャ
ネル領域の両側にソース領域およびドレイン領域が形成
され、かつ該チャネル領域にゲート電極が、いわゆるシ
ョットキー接合されてなるものである。

最近の半導体装置の高集積化により、上記MESFETにおい
てはゲート長さが短縮される傾向にあり、それを可能に
する方法の一つに、上記ソース領域およびドレイン領域
をゲート電極に対して自己整合的に形成するものがあ
る。この場合、チャネル長さとゲート長さとが略一致す
るため、MESFETの高集積化に有効であるが、チャネル長
さが短くなるに伴い、いわゆる短チャネル効果が大きな
問題となってきている。

ところで、上記MESFETには、特性向上のためソース領域
における寄生抵抗を低減することが要請されている。こ
の寄生抵抗低減の方法の一つに、ゲート電極をマスクと
して不純物イオンを半導体基板に打ち込んだ後、高い温
度でアニールを行うものがある。

〔発明が解決しようとする問題点〕

上記高温アニールは、活性化率を向上できるため、ソー
ス領域における寄生抵抗を低減することはできるが、同
時に不純物イオンの熱拡散をも促すため、高濃度の不純
物イオンが打ち込まれているソース領域およびドレイン
領域の領域からチャネル領域に、該不純物イオンが拡散
していき、結果としてチャネル長さが短くなり、短チャ
ネル効果がさらに促進されることになるという問題があ
る。

一方、ドレイン側では、寄生抵抗が特性にそれほど影響
しない。むしろ、上記のように高温アニールを行ったた
めに、不純物イオンがチャネル領域に拡散していった場
合には、チャネルのしきい値電圧:Vthに影響がある。す
なわち、ゲート電極を印加するとチャネルに形成される
空乏層のピンチオフ部が、該チャネルの中央よりドレイ
ン側に偏っているため、拡散した不純物イオンが上記ピ
ンチオフ部にまで及ぶことがある。Vthは、上記ピンチ
オフ部の不純物イオン濃度に大きく依存しているため、
上記のようにピンチオフ部まで不純物イオンが拡散する
場合には、必然的にVthに影響し、その変動を来すこと
になる。したがって、上記高温アニールは、ドレイン側
のチャネルVthの安定化を阻害する要因を与えるという
別な問題のあることも本発明者により見出された。

本発明の目的は、少なくともドレイン側のチャネル領域
について短チャネル化を防止し、かつVthを安定化する
ことができる技術を提供することにある。

本発明の他の目的は、上記目的を達成しつつソース領域
の寄生抵抗を低減することができる技術を提供すること
にある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、MESFETについて、チャネル領域とソース領域
との間およびチャネル領域とドレイン領域との間の中、
少なくともチャネル領域とドレイン領域との間に、チャ
ネル領域より高く、ソース領域またはドレイン領域より
低い不純物イオン濃度からなる中間領域を形成するもの
である。

〔作用〕

上記した手段によれば、高温アニールを行う場合であっ
ても、少なくともドレイン領域から高濃度の不純物イオ
ンがチャネル領域に拡散していくことを有効に防止でき
ることにより、短チャネル化を防止できるため、Vthに
変動が生じることを有効に防止することができるもので
ある。

また、上記構造のMESFETについて、ソース領域をゲート
電極に対して自己整合的に形成し、高温アニールを行う
ことにより、短チャネル化を極力防止し、かつソース領
域の寄生抵抗を低減することができるのである。

〔実施例１〕第１図は本発明による実施例１である半導体装置を示す
概略部分断面図である。また、第２図（ａ）〜（ｅ）は
上記半導体装置の製造工程の概略を示す概略部分断面図
である。

本実施例１の半導体装置は、いわゆるGaAs半導体装置で
あり、回路素子の一つとしてMESFETが形成されているも
のである。

すなわち、ガリウム・ヒ素（GaAs）単結晶からなる半導
体基板１の表面に、ケイ化タングステン（WSix）からな
るゲート電極２がショットキー接合されており、上記基
板１には該ゲート電極２に対して自己整合的にＮ型領域
からなるチャネル領域３が形成されている。上記チャネ
ル領域３の左方向にはN⁺型領域からなるソース領域４
が、また右方向には同じくN⁺型領域からなるドレイン領
域５が形成されている。そして、上記ソース領域４およ
びドレイン領域５の基板表面には、該表面から金ーゲル
マニウム合金、ニッケルおよび金を順次積層した３層か
らなるオーミック電極６および７が接合形成されてい
る。

本実施例においては、上記チャネル領域３とソース領域
４との間、および該チャネル領域３とドレイン領域５と
の間に、それぞれＮ′型領域からなる中間領域８および
９が形成されている。この中間領域８および９の不純物
イオン濃度は、チャネル領域３より高く、ソース領域４
またはドレイン領域５より低いものである。

次に、上記半導体装置の製造方法について説明する。

まず、常法に基づいて半導体基板１に、不純物イオンと
してシリコンイオン（Si⁺）を打ち込み、その深さが浅
く、かつ低濃度の不純物イオンを含有するＮ型領域3aを
形成し、その略中央の基板１の表面に、これも常法に基
づいてゲート電極２を被着形成し、第２図（ａ）に示す
構造を得る。ここで、ゲート長さは、たとえば１μｍ以
下とする。

次に、常法により第２図（ｂ）に示すような形成のレジ
スト層10を形成し、該レジスト層10をマスクとして矢印
方向にシリコンイオンの打ち込みを行い、その後上記レ
ジスト層10を除去し、同図（ｃ）に示すようなN⁺型領域
からなるソース領域４およびドレイン領域５を形成す
る。上記レジスト層10では、ゲート電極２の側短から所
定寸法、たとえば0.4μｍ以下の厚さからなるサイドレ
ジスト部10aが形成されているため、上記N⁺型領域４お
よび５は、共にゲート電極２の側端から上記サイドレジ
スト部10aの寸法だけ離れた位置に形成されている。

続いて、第２図（ｄ）に示すように、上記の如く形成し
たソース領域４およびドレイン領域５のゲート電極２の
側に位置する内側末端にその両内端が一致する形状のレ
ジスト層11を形成し、該レジスト層11とゲート電極２と
をマスクとして、矢印方向にシリコンイオンを打ち込
み、次いで上記レジスト層11を除去して、同図（ｅ）に
示すようなＮ型領域からなる中間領域８および９を形成
する。その後、約800℃に加熱してアニールを行い、以
上までの工程で不純物イオンを打ち込んで形成した各領
域を一度に活性化する。そして、常法に基づいてオーミ
ック電極７および８を被着形成し、さらに所定の工程を
経ることにより、本実施例１の半導体装置の製造が達成
される。

このように、本実施例によれば以下の効果を得ることが
できる。

（１）.MESFETにおいて、チャネル領域３とソース領域
４との間およびチャネル領域３とドレイン領域５との間
に、該チャネル領域３より高く、ソース領域４またはド
レイン領域５より低い不純物イオン濃度からなる中間領
域８および９を形成することにより、たとえば800℃に
加熱して高温アニールを行う場合であっても、ソース領
域４およびドレイン領域５から高濃度の不純物イオンが
チャネル領域３に拡散していくことを防止できることに
より、短チャネル化を防止できる。

（２）．上記（１）により、ゲート長さを短縮し、短チ
ャネル化を行う場合でも、安定したVthを有するMESFET
を提供することができる。

（３）．上記（２）により、半導体装置の高集積化を達
成できる。

（４）．上記中間領域８および９の形成を、所定形状の
レジスト層10をマスクとして不純物イオンを打ち込んで
行うことにより、上記レジスト層10が単にマスクの位置
合わせだけで形成できるので、いわゆるLDD（Lightly D
oped Drain）構造の場合のように、ゲート電極の側面に
所定厚さの絶縁膜を形成する必要がないため、短工程で
上記MESFETを形成できる。

〔実施例２〕第３図は本発明による実施例２である半導体装置を示す
概略部分断面図である。また、第４図（ａ）、（ｂ）上
記半導体装置の製造工程の一部を示す概略部分断面図で
ある。

本実施例２の半導体装置は、前記実施例１の半導体装置
と同様のMESFETであるが、その一部で相違するものであ
る。すなわち、第３図に示すように、ソース領域4aがゲ
ート電極２に対して自己整合的に、それもドレイン領域
５より高い不純物イオン濃度のN⁺⁺型領域で形成されて
いる点で、前記実施例１の場合と異なっているものであ
る。

次に、本実施例２の半導体装置の製造方法について説明
する。

本実施例１の半導体装置は、前記実施例１の場合と同様
の工程に従い、第２図（ｅ）に示す構造のものを形成す
る。

次いで、第４図（ａ）に示すように、所定形状のレジス
ト層12を形成し、矢印方向にシリコンイオンを打ち込
む。図中左方の上記レジスト層12の内端が、ソース領域
４の外側端に略一致し、かつ右方のレジスト層12の内端
が、ゲート電極２の左端を露出する位置で止まってい
る。したがって、不純物イオンを打ち込み、上記レジス
ト層12を除去すると、第４図（ｂ）に示すように、ゲー
ト電極２に対して自己整合的なN⁺⁺型領域からなるソー
ス領域4aを形成することができる。

その後、所定温度に加熱し、活性化アニールを行った
後、常法に基づいてオーミック電極７および８を被着形
成することにより、本実施例１の半導体装置の製造が達
成される。

なお、上記活性化アニールは、それまでに不純物イオン
を打ち込んだ各領域について一括して行ってもよく、ま
た、前記実施例１のように第２図（ｅ）の段階でアニー
ルを行い、再度上記工程で行うこともできることはいう
までもない。

（１）．チャネル領域３とドレイン領域５との間に、チ
ャネル領域３より高く、ドレイン領域５より低い不純物
イオン濃度からなる中間領域９を形成し、かつソース領
域4aをゲート電極２に対して自己整合的に形成すること
により、前記実施例１の場合と同様に短チャネル化を防
止できるので、Vthの安定化を達成できると同時に、ソ
ース領域4aの寄生抵抗をも低減できる。

（２）．上記（１）により、チャネル長さが短縮され、
かつ特性が向上された半導体装置を提供できる。

（３）．ソース領域4aの不純物イオンの濃度を高くする
ことができることにより、活性化アニールの温度を下げ
ても、上記ソース領域4aの寄生抵抗を低減することがで
きる。

（４）．上記（３）により、アニール温度を下げること
ができることにより、アニール時にソース領域4aからチ
ャネル領域２へ、不純物イオンが拡散していくことを防
止できるので、さらに短チャネル効果を防止することが
できる。

（５）．上記（４）により、さらにチャネル長さを短縮
できるので、MESFETを小形にすることができ、集積度の
向上を達成できる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

たとえば、前記実施例１では、便宜上二つのＮ型領域の
一方をソース領域４とし、他方をドレイン領域５として
示したが、いずれをソース領域またはドレイン領域とす
るも任意である。また、活性化アニールは、第２図
（ｅ）を形成した後に一度で行う場合を示したが、これ
に限るものでなく、各領域を形成するための不純物イオ
ンの打ち込みを行った後に、その都度行うことも、また
は所望の工程の後に適宜行うことも可能である。

また、前記実施例２でも中間領域９を、レジスト層12を
マスクとして不純物イオンを打ち込んで形成する場合に
ついて説明したが、これに限るものでなく、上記LDDの
製造方法を応用することもできる。その場合、第２図
（ｅ）に示す工程では、ゲート電極２の両側面には所定
厚さの絶縁膜からなる側壁が形成されているが、第４図
（ａ）の工程に入る前に左側の側壁を除去しておく必要
がある。こうして、形成されるMESFETは、たとえば前記
第４図について説明すれば、ゲート電極２の右側には上
記側壁の厚さに対応する幅の中間領域９が形成され、ゲ
ート電極２の左側には該ゲート電極２に対して自己整合
的にソース領域4aが形成されているものである。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、いわゆるガリウム
・ヒ素半導体装置に適用した場合について説明したが、
これに限定されるものではなく、たとえば、半導体基板
がインジウム・リン（InP）単結晶等で形成されてい
る、他の化合物半導体装置等、種々のものに適用して有
効な技術である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りであ
る。

すなわち、MESFETについて、チャネル領域とソース領域
との間およびチャネル領域とドレイン領域との間の中、
少なくともチャネル領域とドレイン領域との間に、チャ
ネル領域より高く、かつ少なくともドレイン領域より低
い不純物イオン濃度からなる中間領域を形成することに
より、高温アニールを行う場合であっても、少なくとも
ドレイン領域から高濃度の不純物イオンがチャネル領域
に拡散していくことを防止できることにより、特性に影
響を与えることなく、短チャネル化を防止できるため、
Vthに変動が生じることを有効に防止することができる
ものである。

また、上記構造のMESFETについて、ソース領域をゲート
電極に対して自己整合的に形成し、高温アニールを行う
ことにより、短チャネル化を極力防止し、かつソース領
域の寄生抵抗を低減することができるものである。

【図面の簡単な説明】

第１図は本発明による実施例１である半導体装置を示す
概略部分断面図、第２図（ａ）〜（ｅ）は上記半導体装置の製造工程の概
略を示す概略部分断面図、第３図は本発明による実施例２である半導体装置を示す
概略部分断面図、第４図（ａ）、（ｂ）上記半導体装置の製造工程の一部
を示す概略部分断面図である。１……半導体基板、２……ゲート電極、３……チャネル
領域、3a……Ｎ型領域、４、4a……ソース領域、５……
ドレイン領域、6,7……オーミック電極、8,9……中間領
域、10……レジスト層、10a……サイドレジスト部、11,
12……レジスト層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者光定一道東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (56)参考文献特開昭59−72774（ＪＰ，Ａ) 特開昭53−82179（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】チャネル領域は、不純物濃度Ｎでその直上
にゲート電極が形成され、ドレイン領域は、前記チャネル領域より不純物濃度の高
いN⁺領域と、前記チャネル領域と前記N⁺領域との間の位
置に不純物濃度が前記チャネル領域と前記N⁺領域の間の
N¹領域とから構成され、ソース領域は前記チャネル領域と接しかつ前記N⁺領域よ
り不純物濃度の高いN⁺⁺領域から構成され、前記ソース領域、前記チャネル領域及び前記ドレイン領
域は半導体基板平面上に順に隣接するMESFET半導体装置
製造方法であって、前記ソース領域のN⁺⁺は、前記チャネル領域との境界を
前記ゲート電極のソース領域の片側端を自己整合マスク
とする不純物のイオン打ち込とその後のアニールによる
前記不純物の活性化により形成することを特徴とする半
導体装置製造方法。