CN111900126A - 一种半导体制造方法和半导体 - Google Patents
一种半导体制造方法和半导体 Download PDFInfo
- Publication number
- CN111900126A CN111900126A CN202010575386.4A CN202010575386A CN111900126A CN 111900126 A CN111900126 A CN 111900126A CN 202010575386 A CN202010575386 A CN 202010575386A CN 111900126 A CN111900126 A CN 111900126A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- line structure
- stop layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 128
- 229910052751 metal Inorganic materials 0.000 claims abstract description 128
- 238000005530 etching Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims description 16
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 230000005012 migration Effects 0.000 claims description 5
- 238000013508 migration Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000002829 reductive effect Effects 0.000 abstract description 8
- 238000011161 development Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种半导体制造方法和半导体。其中，半导体制造方法包括如下步骤：在绝缘层中形成金属层；在所述金属层上形成刻蚀停止层；去除金属层中部分金属线结构上的刻蚀停止层。根据金属线结构的金属特性，去除金属层中部分金属线线结构上的刻蚀停止层，能够减少金属线结构之间的寄生电容的形成，减小RC延迟，不需要开发周期和开发成本。
Description
技术领域
本申请涉及半导体技术，具体涉及一种半导体制造方法和半导体。
背景技术
随着半导体元件的集成度逐渐增加，其线结构体的大小逐渐精细化，同时线结构体件之间的间距也逐渐缩小，从而导在形成金属线结构时产生的寄生电容增加，半导体元件性能的改善变得困难。然而，半导体结构体产生的电阻和电容会导致RC延迟时间。
为了减少RC延迟时间，现在的努力方向是减少金属线和金属线间绝缘的介质层的介电率，一般使用的硅酸化物(SiO2)的介电率大约为3.9左右，现在已经开发出介电率约为2.5的Low K 2.5材料，目前正努力研发介电率比2.5低的的介电层。
另外，对于干式蚀刻时作为刻蚀停止层(Etch Stop Layer)使用的氧化氮化膜(SiN)，现在已经开发出代替氧化氮化膜的NDC材料及其它薄膜，目前还在努力开发介电率更低的介电层。
然而，开发低介电质是需要很长时间以及很高的成本的，因此，需要一种不需要漫长的开发周期，同时成本低的减小RC延迟的方法。
发明内容
针对上述存在的问题，本申请提供了一种半导体制造方法，包括如下步骤：在绝缘层中形成金属层；在所述金属层上形成刻蚀停止层；去除金属层中部分金属线结构上的刻蚀停止层。
本申请提供了一种减小半导体金属线电容的半导体，包括：金属层和刻蚀停止层；所述金属层包括一个或多个金属线结构；所述刻蚀停止层在金属层的部分金属线结构上。
本申请的优点在于：通过去除金属层中部分金属线线结构上的刻蚀停止层，能够减少金属线结构之间的寄生电容的形成，减小RC延迟，不需要开发周期和开发成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了现有的半导体结构中金属层之间的结构示意图。
图2示出了本申请实施方式的半导体结构示意图；
图3示出了大马士革工艺所制作的多层金属线结构的断面示意图；
图4示出了去除部分金属线结构上的防蚀膜的示意图；
图5示出了本申请实施方式的半导体制造的制备步骤的示意图；
图6示出了在刻蚀停止层上沉积绝缘材料的示意图；
图7示出了平坦化形成的绝缘层的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
半导体中使用的金属线结构由多层构成，具有金属线结构体(Metal)和连接线结构，如接触孔(Contact Hole)或通孔(Via)。图1示出现有的半导体结构中金属层之间的结构示意图，其中，包括两个金属层，各金属层之间被刻蚀停止层120隔开，且金属层的各金属线结构130之间填充绝缘材料110。在现有的半导体结构中，在形成金属线结构130时会产生寄生电容C。相邻的金属线结构130之间，左侧和右侧产生寄生电容C，上方的金属层和下方的金属层中的金属线结构130之间也产生寄生电容C。刻蚀停止层120对寄生电容C的产生具有很大影响。
刻蚀停止层120在形成接触孔时，可用于覆盖金属线结构130的上部，作为保护表面的覆盖层，可以作为在金属线结构130中抑制金属电子移动的途径，也就是可以抑制电子迁移，提高信赖性。电子迁移在线宽较小的金属线结构130a中是最脆弱的，因此限制了最大电流密度，确保了半导体元件的可靠性。在决定该电流密度时，是由线宽小的金属线结构130a决定的。
但在线宽宽的金属线结构130b中，电子迁移性能比线宽小的金属线结构130a更好，电流密度大。在这种情况下，与线宽较小的金属线结构130a不同，可以去除金属线结构130b上部的刻蚀停止层120，从而减少寄生电容C的形成，减少影响半导体元件性能的RC延迟时间。
如图2所示，为本申请实施方式的结构示意图，金属层130包括一个或多个金属线结构。本申请根据金属线结构130的金属特性，去除部分金属线结构130b上的刻蚀停止层120，保留部分金属线结构130a上的刻蚀停止层。若金属线结构130的金属特性为，电子迁移性能随线宽增大而变差，则去除线宽小的金属线结构130a上的刻蚀停止层120；若金属线结构130的金属特性为，电子迁移性能随线宽减小而变差，则去除线宽大的金属线结构130b上的刻蚀停止层120。以金属线结构130的金属特性为，电子迁移性能随线宽减小而变差为例，则在线宽较小的金属线结构130a上部形成防蚀膜120，在线宽较宽，金属线结构间绝缘体距离较窄的金属线结构130b上，去除刻蚀停止层，减少RC延迟时间，提高半导体元件性能。金属特性为，电子迁移性能随线宽减小而变差的金属包括：铜。
如图3所示，为大马士革工艺所制作的多层金属线结构的断面图。本申请的实施方式在大马士革工艺后，进行曝光与刻蚀工艺，如图4所示，根据金属线结构130的金属特性为，选择性地去除部分金属线结构130上的防蚀膜层120，利用绝缘体110和刻蚀停止层120间的蚀刻选择比去除刻蚀停止层120，可以增加等离子体(Plazma)工艺，以加强金属线结构130与绝缘体110之间的接触。
图5示出半导体的制造方法，示例方法始于操作501，在绝缘层110中形成金属层130。继续操作502，在金属层130上形成刻蚀停止层120。继续操作503去除金属层130中部分金属线结构130b上的刻蚀停止层120。如图4所示，使用光刻胶140的曝光和刻蚀，根据金属线结构的金属特性，对部分金属线结构130b上部的刻蚀停止层120进行刻蚀。操作503可以在沉积下一层绝缘体110b之前进行。
如图6所示，在去除金属层130中部分金属线结构130b上的刻蚀停止层120a和预清洗(Pre-Cleaning)之后，还包括：在刻蚀停止层120a上沉积绝缘材料110b，形成绝缘层110b。如图7所示，平坦化形成的绝缘层110b。平坦化的方式包括化学机械抛光(ChemicalMechanical Polishing，CMP)。
之后，使用普通的大马士革方法，在绝缘层110上形成下一层金属层130和其中的金属线结构以及接触孔130c，在新形成的金属层130上沉积刻蚀停止层120，用光刻胶140曝光与蚀刻，去除新形成的金属层130中部分金属线结构130b上的刻蚀停止层120，形成多层金属层130。
本申请实施方式中的方法通过根据金属线结构的金属特性，去除金属层中部分金属线线结构上的刻蚀停止层，能够减少金属线结构之间的寄生电容的形成，减小RC延迟，不需要开发周期和开发成本。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (10)
1.一种半导体制造方法，其特征在于，包括如下步骤：
在绝缘层中形成金属层；
在所述金属层上形成刻蚀停止层；
去除金属层中部分金属线结构上的刻蚀停止层。
2.如权利要求1所述的半导体制造方法，其特征在于，所述去除金属层中部分金属线结构上的刻蚀停止层，包括如下步骤：
若所述金属线结构的金属特性为，电子迁移性能随线宽增大而变差，则去除线宽小的金属线结构上的刻蚀停止层；
若所述金属线结构的金属特性为，电子迁移性能随线宽减小而变差，则去除线宽大的金属线结构上的刻蚀停止层。
3.如权利要求1所述的半导体制造方法，其特征在于，在所述去除金属层中部分金属线结构上的刻蚀停止层之后，还包括：
在所述刻蚀停止层上沉积绝缘材料，形成绝缘层；
平坦化所述绝缘层。
4.如权利要求3所述的半导体制造方法，其特征在于，在所述平坦化所述绝缘层之后，还包括如下步骤：
在所述绝缘层上形成多层金属层。
5.如权利要求4所述的半导体制造方法，其特征在于，所述在所述绝缘层上形成多层金属层，包括如下步骤：
在所述绝缘层形成金属线结构和接触孔，形成金属层；
在金属层上沉积刻蚀停止层；
使用光刻胶曝光与蚀刻，去除金属层中部分金属线结构上的刻蚀停止层。
6.如权利要求2所述的半导体制造方法，其特征在于，所述金属特性为，电子迁移性能随线宽减小而变差的金属包括：铜。
7.一种减小半导体金属线电容的半导体，其特征在于，包括：金属层和刻蚀停止层；
所述金属层包括一个或多个金属线结构；
所述刻蚀停止层在金属层的部分金属线结构上。
8.如权利要求7所述的半导体，其特征在于，还包括绝缘层，所述绝缘层在刻蚀停止层上。
9.如权利要求7所述的半导体，其特征在于，
若所述金属线结构的金属特性为，电子迁移性能随线宽增大而变差，则线宽大的金属线结构上有的刻蚀停止层；
若所述金属线结构的金属特性为，电子迁移性能随线宽减小而变差，则线宽小的金属线结构上的有刻蚀停止层。
10.如权利要求9所述的半导体，其特征在于，所述金属特性为，电子迁移性能随线宽减小而变差的金属包括：铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010575386.4A CN111900126A (zh) | 2020-06-22 | 2020-06-22 | 一种半导体制造方法和半导体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010575386.4A CN111900126A (zh) | 2020-06-22 | 2020-06-22 | 一种半导体制造方法和半导体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111900126A true CN111900126A (zh) | 2020-11-06 |
Family
ID=73207444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010575386.4A Pending CN111900126A (zh) | 2020-06-22 | 2020-06-22 | 一种半导体制造方法和半导体 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111900126A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201030897A (en) * | 2008-08-29 | 2010-08-16 | Globalfoundries Inc | Enhancing structural integrity of low-k dielectrics in metallization systems of semiconductor devices by using a crack suppressing material layer |
| US20120223437A1 (en) * | 2011-03-04 | 2012-09-06 | Globalfoundries Inc. | Semiconductor Device Comprising Metallization Layers of Reduced Interlayer Capacitance by Reducing the Amount of Etch Stop Materials |
| CN106104829A (zh) * | 2014-03-03 | 2016-11-09 | 高通股份有限公司 | 用于mram制造的自对准顶部触点 |
| CN106684031A (zh) * | 2015-11-05 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
-
2020
- 2020-06-22 CN CN202010575386.4A patent/CN111900126A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201030897A (en) * | 2008-08-29 | 2010-08-16 | Globalfoundries Inc | Enhancing structural integrity of low-k dielectrics in metallization systems of semiconductor devices by using a crack suppressing material layer |
| US20120223437A1 (en) * | 2011-03-04 | 2012-09-06 | Globalfoundries Inc. | Semiconductor Device Comprising Metallization Layers of Reduced Interlayer Capacitance by Reducing the Amount of Etch Stop Materials |
| CN106104829A (zh) * | 2014-03-03 | 2016-11-09 | 高通股份有限公司 | 用于mram制造的自对准顶部触点 |
| CN106684031A (zh) * | 2015-11-05 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108615702B (zh) | 具互连结构的半导体装置与其制作方法 | |
| TWI531039B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US10964588B2 (en) | Selective ILD deposition for fully aligned via with airgap | |
| CN107579036B (zh) | 半导体装置及其制造方法 | |
| US11101175B2 (en) | Tall trenches for via chamferless and self forming barrier | |
| US6278147B1 (en) | On-chip decoupling capacitor with bottom hardmask | |
| KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
| US6350682B1 (en) | Method of fabricating dual damascene structure using a hard mask | |
| US6465346B2 (en) | Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask | |
| US11244860B2 (en) | Double patterning interconnect integration scheme with SAV | |
| US12119261B2 (en) | Semiconductor structure and manufacturing method of the same | |
| US9564355B2 (en) | Interconnect structure for semiconductor devices | |
| JP4638139B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP2006344773A (ja) | 半導体装置及びその製造方法 | |
| CN111900126A (zh) | 一种半导体制造方法和半导体 | |
| CN111463169B (zh) | 半导体装置的制造方法 | |
| US11972977B2 (en) | Fabrication of rigid close-pitch interconnects | |
| US11189528B2 (en) | Subtractive RIE interconnect | |
| US11665916B2 (en) | Memory devices and methods for forming the same | |
| CN114256143A (zh) | 半导体制造方法和半导体结构 | |
| CN112018029A (zh) | 半导体制造方法 | |
| CN113257783A (zh) | 存储器装置及其制造方法 | |
| KR100784105B1 (ko) | 반도체 소자의 제조 방법 | |
| CN117995764A (zh) | 改善后段截断填充空隙的方法 | |
| KR100941821B1 (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20201106 |