FR2876220A1 - Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. - Google Patents

Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. Download PDF

Info

Publication number
FR2876220A1
FR2876220A1 FR0452284A FR0452284A FR2876220A1 FR 2876220 A1 FR2876220 A1 FR 2876220A1 FR 0452284 A FR0452284 A FR 0452284A FR 0452284 A FR0452284 A FR 0452284A FR 2876220 A1 FR2876220 A1 FR 2876220A1
Authority
FR
France
Prior art keywords
mask
substrate
insulating
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0452284A
Other languages
English (en)
Other versions
FR2876220B1 (fr
Inventor
Hubert Moriceau
Franck Fournel
Christophe Morales
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0452284A priority Critical patent/FR2876220B1/fr
Priority to EP05850920A priority patent/EP1797588A2/fr
Priority to PCT/IB2005/054432 priority patent/WO2006072871A2/fr
Priority to JP2007535322A priority patent/JP5329808B2/ja
Priority to US11/576,743 priority patent/US7781300B2/en
Publication of FR2876220A1 publication Critical patent/FR2876220A1/fr
Application granted granted Critical
Publication of FR2876220B1 publication Critical patent/FR2876220B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un procédé de réalisation d'une structure semi-conductrice, comportant :- la formation contrôlée, à travers un masque (31), dans un premier substrat (30) en un matériau semi-conducteur, d'au moins une première zone en un matériau isolant (36), jusqu'au niveau de la surface inférieure (35) du masque, avant ou pendant le retrait du masque.

Description

PROCEDE D'ELABORATION DE STRUCTURES EMPILEES MIXTES, A
ZONES ISOLANTES DIVERSES ET/OU ZONES DE CONDUCTION
ELECTRIQUE VERTICALE LOCALISEES
DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR
L'invention concerne le domaine des structures de type semi-conducteur sur isolant, comme par exemple les structures silicium sur isolant également dénommées SOI.
Dans ces technologies un substrat de matériau, en général semiconducteur, supporte un film d'isolant enterré, par exemple en dioxyde de silicium, et un film de matériau semiconducteur superficiel.
La réalisation de telles structures semi-conducteur sur isolant est possible par plusieurs technologies, telles que par exemple décrites dans le livre de Q. Y. Tong et U. Gôsele, Semiconductor wafer bonding, Science and technology , Ed. The Electrochemical Society Series, 1999: par des procédés basés sur l'implantation d'oxygène dans du matériau semi-conducteur et un ou des 20 traitement (s) thermique (s) à haute température (procédés de type SIMOX), - par des procédés basés sur le collage moléculaire et avec, par exemple, soit: É un amincissement mécanique et/ou 25 chimique (procédés de type BSOI), É un amincissement mécanique et une attaque chimique avec arrêt sur une couche sacrificielle (procédés de type BESOI), É une réalisation, préalable au collage moléculaire, d'une ou plusieurs zone (s) poreuse (s) de fragilisation en vue d'une séparation ultérieure, É une implantation préalable au collage moléculaire d'espèces gazeuses dans une plaque de semi-conducteur pour y générer une zone fragilisée en vue d'une fracture ultérieure.
L'invention concerne principalement le domaine des procédés basés sur le collage moléculaire et des structures réalisées par de tels procédés.
Divers besoins se sont exprimés: 1) La possibilité d'avoir dans une même structure semiconductrice 230, illustrée en figure 2B, des zones 233 avec une conduction verticale (analogue dans son comportement à un semiconducteur massif, épitaxié etc...), qui séparent des zones 232a, 232b isolées verticalement électriquement du substrat, 2) La possibilité d'avoir, comme illustré sur la figure 1B, localement des SOI 30 à zones d'oxyde enterré 32a, 32b, 32c très fins et des SOI à zones 34a, 34b d'oxyde enterré plus épais.
3) La possibilité d'avoir localement des zones de conduction verticale, des zones de SOI à oxydes enterrés fins, et des zones de SOI avec des oxydes enterrés plus épais et des épaisseurs variables.
4) La possibilité d'avoir des SOI avec plus que deux épaisseurs d'oxyde enterré.
Le document FR-2847077 divulgue la possibilité de réaliser des plaquettes de silicium structurées en surface, de telle façon que des zones comportant par exemple des oxydes épais 34a, 34b (figure 1A) alternent avec des zones d'oxyde fin 32a, b, c, ou bien que des zones d'oxydes 232a, 232b alternent avec des zones 233 sans oxyde, c'est-à-dire en silicium vierge (figure 2A).
Selon un exemple de procédé décrit dans le document FR - 2 847 077, on réalise, dans un premier substrat 30 semi-conducteur (on prendra l'exemple du silicium) des zones ou couches isolantes (on prendra l'exemple de l'oxyde de silicium SiO2) 32a, 32b, 32c, 34a, 34b ayant des épaisseurs différentes. Différentes techniques peuvent être mises en oeuvre pour la réalisation de ces zones isolantes. Elles seront décrites plus loin, en liaison avec les figures 3A et suivantes.
De telles plaques structurées peuvent être alors collées par collage moléculaire sur des plaques 40 de silicium vierge ou sur des plaques de silicium oxydé, dont la couche 47 d'oxyde est d'épaisseur faible.
Plus précisément, dans le deuxième substrat semi-conducteur 40 est réalisée une implantation atomique ou ionique, formant une mince couche 42 qui s'étend sensiblement parallèlement à une surface 41 du substrat 40. En fait est ainsi formée une couche ou un plan de fragilisation ou de fracture délimitant, dans le volume du substrat 40, une région inférieure 45 destinée à constituer un film mince et une région supérieure 43 constituant la masse du substrat 40. Cette implantation est en général une implantation d'hydrogène, mais peut être aussi faite à l'aide d'autres espèces, ou encore avec une co-implantation H/He.
Les deux substrats 30 et 40 ainsi préparés sont ensuite assemblés par une technique de type "wafer bonding" ou par contact de type adhérent par exemple par adhésion moléculaire ou par collage. On pourra se reporter, en ce qui concerne ces techniques, à l'ouvrage de Q.Y. Tong et U. Gosele Semiconductor Wafer Bonding (Science and Technology), Wiley Interscience Publications.
Une partie du substrat 40 est ensuite détachée par un traitement permettant de provoquer une fracture le long du plan de fragilisation 42. Un exemple de cette technique est décrit dans l'article de A.J. AubertonHervé et al. Why can Smart-Cut change the future of microelectronics ? paru dans International Journal of High Speed Electronics and Systems, Vol. 10, N .l (2000), p. 131-146.
Est ainsi formé un composant ou un élément semi-conducteur, ou une structure semi-conductrice conforme à la figure 1B.
Selon encore un autre mode de réalisation illustré sur les figures 2A et 2B, un premier substrat est un substrat 230 semi-conducteur (par exemple: de silicium) brut dans lequel des zones d'isolant (par exemple: SiO2) 232a, 232b sont réalisées à côté de zones de silicium brut.
Dans un deuxième substrat 240, on crée par implantation atomique ou d'ions, par exemple d'ions hydrogène, une couche de fragilisation 242 similaire à la couche 42 décrite ci-dessus. Cette couche de fragilisation délimite, dans le volume du substrat 240, la couche mince 245.
Les deux substrats 230 et 240 ainsi préparés sont ensuite assemblés par une des techniques déjà mentionnées ci-dessus ("wafer bonding" ou collage ou contact de type adhérent, par exemple par adhésion moléculaire).
La partie du substrat 240, située du côté opposé à la face 241 d'assemblage des substrats, est ensuite éliminée ou détachée, comme déjà décrit ci- dessus en liaison avec la figure 1B.
Est ainsi formé un composant ou un élément semi-conducteur ou une structure semi-conductrice mixte planaire selon la structure de la figure 2B, présentant une alternance (ou toute autre forme de juxtaposition ou de répartition) de zones 232a, 232b d'isolant (ici: d'oxyde SiO2), pouvant avoir des épaisseurs différentes l'une de l'autre et de zones de semi-conducteur ou de silicium brut.
Divers composants électroniques peuvent ensuite être réalisés dans les couches superficielles 45, 245 de semi-conducteur ou de silicium, notamment dans la partie de la couche située au-dessus des zones d'isolant ou d'oxyde de silicium.
L'obtention des structures telles que le substrat 30 de la figure lA et le substrat 230 de la figure 2A, selon l'enseignement du document FR 2 847 077, fait notamment intervenir les étapes suivantes, illustrées en figures 3A - 3E ou 4A - 4C.
Sur la figure 3A des zones 532 a, 532b de dioxyde de silicium sont réalisées sur un substrat 530 par croissance par procédé LOCOS ("Locally Oxide Silicon", ou oxydation locale du silicium) à travers un masque 531. Ces zones peuvent avoir la forme de pastilles ou de bandes ou des formes plus complexes.
Le masque est ensuite enlevé (figure 3B), laissant subsister les zones 532a, 532b d'oxyde de silicium.
Une étape de planarisation par polissage mécano-chimique (figure 3C) est ensuite réalisée, ce qui conduit à un substrat présentant des zones 534a, b de dioxyde de silicium juxtaposées au silicium du substrat lui-même. Ce substrat est par exemple celui utilisé sur la figure 2A.
Selon une variante (figure 3D), une couche 533 d'oxydation superficielle du substrat est réalisée à partir de la structure de la figure 3B puis (figure 3E) l'ensemble est planarisé par polissage mécano-chimique, pour laisser une couche 535 d'oxydation superficielle.
Une couche de quelques centaines de nm (par exemple 300nm) peut ainsi être enlevée, laissant subsister une juxtaposition de zones de dioxyde de silicium d'épaisseurs différentes. Ce type de substrat est utilisé dans la figure lA ci-dessus.
Un autre procédé pouvant être mis en oeuvre 30 illustré en figures 4A 4C.
Sur la figure 4A des tranchées 632 a, 632b sont gravées, par exemple par gravure sèche à travers un masque 634, dans un substrat de silicium 630.
Le masque est ensuite enlevé (figure 4B), puis le substrat est oxydé thermiquement en surface, ou bien une couche de dioxyde de silicium est déposée, formant une couche 636 de dioxyde de silicium.
Une étape de planarisation par polissage mécano-chimique (figure 4C) est ensuite réalisée, ce qui conduit à un substrat présentant des zones 634a, b de dioxyde de silicium juxtaposées au silicium 633 du substrat lui-même. Ce substrat est par exemple celui utilisé sur la figure 2B.
Selon une variante (figure 4D), l'ensemble de la figure 4B est aplani, mais moins que dans le cas de la figure 4C, laissant subsister une couche 638 de dioxyde de silicium. Est ainsi réalisée une juxtaposition de zones de dioxyde de silicium d'épaisseurs différentes en surface du substrat de silicium 630. Ce type de substrat est utilisé dans la figure lA ci-dessus.
Pour résumer, ces techniques mettent en oeuvre.
- une première étape de lithographie pour 25 réaliser un masque (par exemple de nitrure) en vue d'une oxydation localisée de la plaque, - une seconde étape d'oxydation des zones ouvertes dans le masque (figure 3A), et éventuellement également des autres zones (figure 4B), par traitement thermique oxydant, - une troisième étape de réduction de la topologie de surface par une technique de polissage mécano chimique. Cette étape est arrêtée en fonction de la structure à réaliser, selon que l'on cherche à obtenir, à la surface de la plaque de silicium, une alternance de zones avec un oxyde fin et de zones avec un oxyde plus épais, ou une alternance de silicium vierge et d'oxyde de silicium.
Quel que soit celui de ces procédés qui est mis en oeuvre, il nécessite un amincissement par un polissage mécano-chimique, qui s'avère être une étape critique.
Comme illustré en figure 5A, cette étape peut induire un défaut d'homogénéité d'épaisseur en divers points de la plaque. Ce défaut d'homogénéité est proportionnel en particulier à l'épaisseur enlevée.
Ce problème est rencontré dès lors qu'un substrat tel que celui de la figure 3B ou 3D ou celui de la figure 4B est soumis à un polissage mécanochimique.
Il est donc difficile, avec cette technique d'amincissement par polissage, de trouver des conditions de fonctionnement permettant d'obtenir des zones avec un oxyde fin dont l'épaisseur soit homogène sur toute la plaque de silicium ou même simplement en divers points de la plaque de silicium.
En outre, cette étape de polissage mécano chimique est également critique lorsqu'elle est effectuée en même temps sur deux matériaux différents, par exemple le silicium et l'oxyde de silicium comme dans le cas du substrat de la figure 3B ou de la figure 4B pour aboutir à la structure de la figure 3C ou respectivement 4C.
En effet, comme illustré sur la figure 5B, il est alors délicat d'éviter un polissage différentiel ( dishing en terminologie anglaise) entre les zones 633 présentant en surface un semi-conducteur et les zones 634a, 634b présentant de l'oxyde en surface: le niveau de ces différentes zones n'est pas uniforme. Sur la figure 5B, les zones d'oxyde sont en creux par rapport aux zones de matériau semi-conducteur. Dans le cas où le semi-conducteur est le silicium et l'oxyde du SiO2, on obtiendra au contraire des creux au niveau du silicium car le polissage mécano-chimique est plus efficace sur Si que sur SiO2.
Dans les deux cas il en résulte une surface pouvant poser problème vis-àvis d'un éventuel collage moléculaire.
Les problèmes exposés ci-dessus dans le cas d'un système silicium/oxyde de silicium SiO2 se posent également avec d'autres matériaux semi-conducteurs et d'autres matériaux isolants.
Il se pose donc le problème de réaliser de telles plaques de matériau semi-conducteur présentant une surface structurée, donc présentant soit des épaisseurs variables d'isolant comme sur la figure 1A, soit des alternances matériau isolant et de semi-conducteur, comme sur la figure 2A, et compatibles avec un collage par adhésion moléculaire ultérieur.
On cherche notamment à ce que l'homogénéité 30 en épaisseur des films isolants dans les zones isolantes fin soit bonne.
On cherche également à ce qu'un minimum de topologie soit présent en surface (et donc un minimum de dishing ou de différence de niveaux entre les zones d'isolant et les zones de semi-conducteur, comme expliqué ci-dessus), en particulier lorsqu'il y a alternance, à la surface, de semi-conducteur vierge et d'isolant.
Il se pose le problème de réaliser de telles structures sans avoir recours à une étape longue de polissage mécano-chimique qui pose les problèmes exposés ci-dessus en liaison avec les figures 5A et 5B.
EXPOSÉ DE L'INVENTION L'invention concerne d'abord un procédé de réalisation d'une structure semi-conductrice, comportant, la formation contrôlée, dans un premier substrat en un matériau semi-conducteur, à travers un masque, d'au moins une première zone en un matériau isolant, jusqu'au niveau de la surface inférieure du masque, avant ou pendant le retrait du masque.
Ce procédé ne met en oeuvre aucune étape dd'amincissement par polissage mécano-chimique, et permet donc d'obtenir les structures voulues sans rencontrer les problèmes de planéité expliqués ci-dessus.
Un nettoyage de surface est suffisant pour ensuite retirer des contaminants de type hydrocarbures, ou particules.
La formation de l'isolant peut comporter une étape de croissance contrôlée d'un matériau isolant, jusqu'au niveau de la surface inférieure du masque, puis le retrait du masque.
Selon une variante, la formation de l'isolant peut comporter une étape de croissance contrôlée d'un matériau isolant, jusqu'au dessus du niveau de la surface inférieure du masque.
Il est ensuite possible de ramener la surface supérieure de l'isolant au niveau de la surface inférieure du masque.
Selon une variante, on ramène la surface supérieure de l'isolant à un niveau intermédiaire, au dessus de la surface inférieure du masque, de manière à maintenir une couche résiduelle d'isolant au-dessus de cette surface.
Cette couche résiduelle peut être retirée au moins en partie lors du retrait du masque et/ou au 15 moins en partie lors du retrait d'une couche superficielle recouvrant le masque.
Le retrait de la couche résiduelle ou l'amincissement de l'isolant peut être réalisé par attaque chimique.
Le substrat peut en outre comporter une couche isolante en surface, qui peut être éventuellement retirée après croissance ou formation de la zone isolante pour former une alternance de zones semi-conductrices ou de zones isolantes.
Cette couche isolante peut avoir une épaisseur comprise entre par exemple 1 nm et 50 pm.
Le substrat peut comporter en outre, en surface, une couche conductrice, par exemple en siliciure ou en métal ou en Si dopé, éventuellement recouverte d'une couche de protection non retirée après retrait du masque. 25
Le premier substrat peut être préalablement gravé dans la zone dans laquelle au moins une partie de l'isolant est formée, formant ainsi une zone gravée dans le matériau semi-conducteur.
La zone gravée dans le matériau semi-conducteur peut avoir une profondeur comprise entre par exemple 1 nm et 10 gm.
Suivant les éventuelles couches déposées sur le substrat, la gravure peut être aussi une gravure d'une couche isolante de surface et/ou d'une couche conductrice, et éventuellement d'une couche de protection de cette couche conductrice.
Le retrait du masque est de préférence réalisé de manière sélective par rapport au matériau 15 isolant.
Si ce retrait n'est pas sélectif, une surcroissance du matériau isolant au-dessus du niveau de la surface inférieure du masque peut être réalisée, comme déjà expliqué ci-dessus, surcroissance ensuite compensée par une étape d'amincissement, comme déjà expliqué ci-dessus, pendant le retrait du masque ou une étape de retrait d'une couche superficielle recouvrant le masque.
L'invention concerne également un procédé 25 de réalisation de composant semi-conducteur, comportant.
- la formation ou la croissance contrôlée, dans une première zone d'un substrat semi-conducteur, et jusqu'au-dessus du niveau de la surface inférieure d'un masque recouvrant au moins une deuxième zone du substrat ou recouvrant une couche isolante ou une couche conductrice ou une couche de protection d'une telle couche conductrice recouvrant au moins une deuxième zone du substrat, d'un isolant à travers le masque, - une attaque de l'isolant, sélective par rapport au masque, et une attaque du masque, sélective par rapport à l'isolant, afin de ramener la surface supérieure de l'isolant au niveau défini par la surface inférieure du masque.
L'attaque de l'isolant peut laisser subsister une couche résiduelle d'isolant au-dessus du niveau défini par la surface inférieure du masque.
La couche résiduelle peut être retirée au moins en partie lors de l'attaque d'une couche superficielle recouvrant le masque et/ou au moins en partie lors de l'attaque du masque.
Le substrat peut être préalablement gravé dans la zone dans laquelle au moins une partie de l'isolant est formée, formant ainsi une zone gravée dans le matériau semi-conducteur.
La zone gravée dans le matériau semi-conducteur peut avoir une profondeur comprise entre par exemple 1 nm et 10}gym.
Le matériau semi-conducteur peut être en 25 silicium ou en Sil-XGex (0<x<1) ou en tout autre matériau semi-conducteur.
Le matériau isolant peut être en SiO2, ou en Al2O3, ou en AIN, ou en SiON, ou en Si3N4, ou en diamant, ou en HfO2, ou en un matériau diélectrique à forte constante diélectrique. 10
Le masque peut être par exemple en nitrure Si3N4, ou en Al2O3 ou en A1N.
Le composant obtenu peut âtre assemblé, notamment par adhérence moléculaire, avec un deuxième substrat, par exemple lui aussi en matériau semi-conducteur, et pouvant comporter une couche d'isolant, par exemple de SiO2, à sa surface.
Il peut ensuite être procédé à une étape d'amincissement du premier et/ou du deuxième substrat, par exemple par formation d'une couche de matériau poreux ou par implantation d'ions, tels que des ions hydrogène et éventuellement hélium, ou par polissage ou gravure.
Les deux substrats peuvent être de types de 15 conductivité différents.
Le premier et/ou le deuxième substrat peuvent comporter au moins une zone de première conductivité et une zone de deuxième conductivité en surface.
Notamment, le deuxième substrat peut comporter au moins une partie de circuit ou de composant en surface.
Le matériau du premier substrat peut quant à lui comporter des zones avec des dopages différents.
La formation d'isolant à travers le masque peut comporter au moins en partie une oxydation thermique du substrat semi-conducteur, et éventuellement en outre un dépôt d'isolant ou d'oxyde.
La réitération d'un procédé selon l'invention permet de réaliser plusieurs zones isolantes dans un même substrat semi-conducteur, ces 25 différentes zones étant de caractéristiques géométriques et/ou de compositions différentes.
Ainsi l'invention concerne également un procédé de réalisation d'une structure semi-conductrice comportant la formation: a) - d'une première zone isolante dans un substrat semi-conducteur, b) - puis la formation d'au moins une deuxième zone isolante dans le même substrat, les étapes a) et b) étant effectuées selon un procédé tel que décrit ci-dessus.
Les étapes a) et b) peuvent être effectuées avec des masques différents.
Au moins deux des zones isolantes formées peuvent avoir des profondeurs et/ou des largeurs différentes dans le substrat et/ou être formées de matériaux isolants différents.
Un film isolant peut être réalisé sur au moins un des deux substrats.
L'invention concerne également un dispositif semi-conducteur, comportant un substrat semi-conducteur, au moins une zone isolante dans ce substrat, une surface de cette zone isolante affleurant la surface du matériau semiconducteur avec une précision inférieure à + 5 nm.
Elle concerne également un dispositif semi-conducteur, comportant un substrat semi-conducteur, au moins une zone isolante dans ce substrat, une couche conductrice sur le substrat, en dehors des zones isolantes, cette couche conductrice étant éventuellement recouverte d'une couche de protection, une surface de la zone isolante affleurant la surface de la couche conductrice ou éventuellement de la couche de protection.
La couche conductrice peut être en 5 siliciure ou en métal.
La surface de la zone isolante peut affleurer la surface de la couche conductrice ou éventuellement de la couche de protection avec une précision inférieure à + 5 nm.
Une couche d'un matériau isolant peut recouvrir la zone isolante et le substrat ou la couche conductrice ou la couche de protection recouvrant la couche conductrice.
Le matériau semi-conducteur peut être en 15 silicium ou en Sil_XGe. (0<x<1) . Le matériau isolant de la zone isolante peut quant à lui être en SiO2, ou en Al2O3, ou en AIN, ou en SiON, ou en Si3N4, ou en diamant, ou en Hf O2, ou en un matériau diélectrique à forte constante diélectrique.
BRÈVE DESCRIPTION DES DESSINS
- Les figures lA - 5B représentent des techniques connues et les problèmes posés par ces techniques, - les figures 6A - 6J et 7A - 7D représentent des étapes d'un procédé selon l'invention, - les figures 8A - 8G et 9A 9E représentent des étapes d'un autre procédé selon l'invention, - les figures l0A et 10B représentent un autre type de substrat utilisable dans le cadre de la présente invention, avec une couche conductrice, - les figures 11A - 11E représentent un autre type de substrat utilisable dans le cadre de la présente invention, avec une couche conductrice et couche de protection, - les figures 12A à 12C représentent des variantes d'étapes d'un procédé selon la présente 10 invention, - Les figures 13A et 13B représentent un composant selon l'invention avec une couche isolante en surface, - La figure 14 représente un composant 15 selon l'invention avec deux zones isolantes différentes.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Les figures 6C-6E représentent un premier mode de réalisation d'un procédé selon l'invention.
Partant d'un substrat 30 (figure 6C) en matériau semi-conducteur, dans lequel une tranchée 34 a été gravée à travers un masque 31, on réalise (figure 6D) une croissance ou une formation d'un matériau isolant 36 de manière contrôlée, à partir de la cavité 34, de sorte que la surface de ce matériau atteigne l'interface 35 entre le masque et le substrat 30.
Le masque 31, qui permet de former une barrière protégeant le matériau semi-conducteur lors de la croissance ou de la formation de l'isolant, est ensuite enlevé, laissant le matériau isolant affleurer la surface du matériau 30 (figure 6E). La précision de l'alignement entre les deux surfaces est compatible avec un bon collage moléculaire ultérieur, par exemple cette précision est inférieure à + 10 nm ou + 5 nm. Par exemple, pour une surface mixte Si/SiO2, elle est à mieux que 10 nm (+ 5 nm), notamment si elle subit un nettoyage chimique, qui les laisse hydrophiles.
La surface de la plaque ou du substrat 30 est alors plane et constituée par une alternance de zones 40, 48 de semi-conducteur et de zones 37 d'isolant (figure 6E).
La plaque de semi-conducteur ainsi structurée peut être ensuite nettoyée, par exemple en vue d'un collage par adhésion moléculaire avec une plaque, par exemple elle aussi en matériau semi- conducteur, vierge ou structurée. L'adhérence des plaques peut être renforcée par exemple par traitement thermique, puis au moins une des deux plaques peut être amincie (des exemples de techniques d'amincissement seront donnés plus loin).
Un tel procédé ne nécessite pas d'étape d'amincissement par polissage avant assemblage, à la différence notamment du procédé de l'art antérieur décrit en liaison avec les figures lA - 5B. Tout au plus, comme on le verra par la suite, un léger polissage peut être effectué pour supprimer ou réduire des aspérités ou des rugosités de surface, en vue d'un collage moléculaire par exemple.
Selon une variante, l'isolant 36 croît jusqu'à un niveau 39 (figure 6D) situé à une hauteur h (par exemple comprise entre 1 nm et l'épaisseur du masque 31) au-dessus de l'interface 35 entre masque 31 et substrat 30, là encore avec une très bonne précision.
On réalise ensuite une gravure, de préférence sélective par rapport au masque 31, à une vitesse contrôlée, permettant de ramener la surface de l'isolant au niveau ou à proximité 35 de l'interface masque 31 - substrat 30, avec une précision inférieure à + 10 nm ou + 5 nm.
Il peut être alors procédé au retrait du masque (figure 6E) et à un nettoyage de la surface du substrat 30, par exemple en vue d'un collage par adhésion moléculaire.
Aucune étape de polissage mécanochimique n'est nécessaire pour ramener un niveau d'isolant, supérieur à un niveau de semi-conducteur de plus de 30 nm, au niveau du semi-conducteur.
Tant la croissance de l'isolant que son éventuelle gravure sont réalisées à vitesse contrôlée.
La vitesse de croissance ou de formation est par exemple comprise entre 0, 1 nm/mn et 5 nm/mn ou 10 nm/mn.
La vitesse de gravure est par exemple comprise entre 0,01 nm/mn et quelques dizaines de nm/mn, par exemple 50 nm/mn.
La réalisation d'une tranchée dans le substrat 30 semi-conducteur peut être obtenue, partant d'un substrat 30 vierge (par exemple en silicium, figure 6A) par un dépôt d'un film 32, par exemple un film de nitrure, puis gravure de ce film.
On étale par exemple de la résine photosensible à la surface du film 32. 30
Puis, on transfère, par photolithographie, des motifs dans la résine à la surface du film 32.
Après révélation de la résine photosensible, on utilise une étape de gravure ionique par exemple de type gravure ionique réactive RIE (reactive ion etching) pour graver le film 32 et former le masque 31 avec les motifs souhaités.
Ensuite la plaque 30 semi-conductrice est elle-même gravée, par exemple encore par une gravure ionique, conformément aux motifs du masque 31 (figure 6C).
Selon une variante de l'invention, la plaque semi-conductrice 30 n'est pas gravée. On peut, à partir de la structure de la figure 7A (couche 32 sur substrat semi-conducteur 30, structure identique à celle de la figure 6A) procéder à la formation du masque 31 (figure 7B) par gravure de la couche 32, puis à une oxydation thermique de la plaque semi-conductrice 30 à travers le masque 31 (figure 7C), mais sans gravure du substrat semiconducteur. L'oxydation peut avoir lieu jusqu'à un niveau 39 supérieur à celui de l'interface 35 masque-semi-conducteur 30. Il est ensuite procédé au retrait du masque 31 (figure 7D). On obtient alors une structure similaire à celle de la figure 6E.
La surface de la plaque ou du substrat 30 est alors plane et constituée par une alternance de zones 40,48 de semi-conducteur et de zones 37d'isolant (figure 7D, structure similaire à celle de la figure 6E) là encore avec une très bonne précision (inférieure à + 10 nm ou + 5 nm).
La plaque ainsi structurée peut être nettoyée en vue d'un collage par adhésion moléculaire.
Par nettoyage, on entend ici, et plus généralement dans tout ce document, toute préparation de surface visant à obtenir des surfaces tout ou parties hydrophiles ou hydrophobes, cette préparation pouvant inclure des traitements thermiques, et/ou des traitements chimiques humide ou en voie sèche ou sous plasma, voire par affleurement de CMP (polissage mécano chimique visant à atténuer la microrugosité de surface, de moins de 20 nm ou 30 nm, sans risque de causer du dishing , et cette étape ne vise pas à amincir une surépaisseur supérieure à 20 nm ou à 30 nm).
Afin d'obtenir un premier type de structure empilée, la plaque ainsi structurée et nettoyée peut être collée par exemple sur une deuxième plaque 50, par exemple en semi-conducteur vierge (figure 6F) également nettoyée en vue du collage moléculaire. Pour augmenter l'adhérence des plaques, la structure empilée est par exemple soumise à un traitement thermique.
Une des plaques peut ensuite être amincie de façon à obtenir l'épaisseur de film superficiel 52 voulu (figure 6G). Cette structure permet de disposer en alternance de zones à conduction verticale et de zones comportant un isolant 36 (zones SOI dans le cas où la couche 52 est en Si, la zone 36 en SiO2 et le substrat 30 en Si).
Selon une variante (figures 6I, 6J), c'est le substrat 30 qui, à partir de la structure de la figure 6F, est aminci, une partie 30 - 2 de ce substrat étant éliminée, laissant subsister l'autre partie 30 - 1 dans laquelle l'isolant 36 est réalisé. On obtient donc un film mince 30 - 1 à épaisseur variable.
Selon une autre variante, et afin d'obtenir un deuxième type de structure empilée, la plaque 30 structurée de la figure 6E ou 7D et nettoyée est collée par exemple sur une deuxième plaque 60, par exemple en semiconducteur, supportant un film isolant en surface (par exemple une couche 62 d'oxyde SiO2) et également nettoyée en vue du collage moléculaire (figure 6H).
Dans cette dernière approche, le film isolant, par exemple d'oxyde, 62, de la deuxième plaque sera avantageusement d'épaisseur fine, par exemple comprise entre quelques nm et 50 nm.
Pour augmenter l'adhérence des plaques, la structure empilée est par exemple soumise à un traitement thermique.
Une des plaques est ensuite amincie.
Si c'est la plaque 60 qui est amincie, on obtient une alternance de zones à épaisseur d'isolant variable (alternant entre l'épaisseur du film 62 et celle de ce film plus celle de la zone 36).
Si c'est la plaque 30 structurée qui est amincie, on obtient en plus une alternance de zones à épaisseur de film mince variable (de manière similaire au cas de la figure 6J).
Quelle que soit la variante envisagée, la réduction d'une partie de l'épaisseur d'une des deux plaques collées peut se faire par exemple par l'une des 30 techniques suivantes: - amincissement mécanique, par exemple de type meulage (grinding en anglais), - polissage mécano-chimique (mais, encore une fois, cette étape ne fait que polir la surface et n'est pas un amincissement sur une épaisseur importante, par exemple supérieure à 20 ou 30 nm), - amincissement par gravure ionique et/ou chimique, - inclusion préalable au collage d'une zone de fragilisation enfouie dans la plaque à amincir (telle qu'une zone poreuse ou par implantation d'espèces gazeuses dans l'un des substrats, par exemple des ions hydrogène ou un mélange hydrogène - hélium), et fracture au niveau de cette zone fragilisée.
ou toute combinaison d'au moins deux de ces techniques.
Dans le procédé décrit ci-dessus, en liaison avec les figures 6A - 6E ou 7A - 7D, l'étape de croissance ou de formation de l'isolant, ou l'étape de croissance ou de formation puis de gravure de l'isolant précèdent l'étape d'enlèvement du masque 31.
Cependant, il se peut, comme illustré sur la figure 12A, que la croissance de l'isolant 36 affecte la surface du masque, par formation d'une couche superficielle 311 sur le masque. Par exemple, dans le cas d'une croissance réalisée par oxydation, l'oxydation peut former une couche superficielle 311 sur le masque 31. On cherche alors à éliminer cette couche 311 avant d'éliminer le masque, car les techniques d'élimination de ces deux éléments ne sont en général pas les mêmes.
Mais l'élimination, en surface du masque, de la couche 311, risque d'éliminer une partie de 5 l'isolant 36.
On procède donc, préalablement, lors de la croissance de l'isolant, à une surcroissance de celui - ci, ou à une croissance de celui- ci de manière à atteindre un niveau supérieur à celui de l'interface masque 31 - substrat semi-conducteur, comme dans le cas de la figure 6D ou 7C (niveau 39).
Lors de l'élimination de la couche 311, on éliminera également une partie de l'isolant 36, dont la surcroissance (la hauteur h au-dessus du plan 35) a été calculée pour que, lors de cette étape, la surface supérieure de l'isolant soit ramenée à proximité ou au niveau de l'interface 35 substrat - masque.
L'adaptation de la hauteur h est possible du fait du caractère contrôlé, et en particulier de la vitesse contrôlée, lors de la croissance et de la gravure de l'isolant. Par exemple, la couche 311 est retirée par gravure au HF pendant un temps proportionnel à son épaisseur. Pendant ce même temps, le HF grave à une vitesse connue l'épaisseur h de l'isolant 36 (par exemple, 1% de HF grave à 6 nm/mn le SiO2 thermique).
Après croissance de l'isolant 36 jusqu'au niveau 39, il est procédé aux étapes suivantes: - (i) à une élimination, par exemple par 30 gravure, de l'isolant 36 pour ramener sa surface du niveau 39 à un premier niveau intermédiaire 391 (figure 12A), - (ii) à l'élimination, par exemple par gravure, de la couche 311 et de la hauteur h d'isolant résiduel, - (iii) au retrait du masque.
Les deux étapes i) et ii) peuvent avoir lieu dans l'ordre inverse (ii) puis i)).
Il se peut également que l'élimination du 10 masque 31 entraîne une élimination d'une partie de l'isolant 36.
Là encore on procède donc, préalablement, lors de la croissance de l'isolant 36 à une surcroissance de celui - ci, ou à une croissance de celui- ci de manière à atteindre un niveau supérieur à celui de l'interface masque 31 - substrat semi-conducteur, comme dans le cas de la figure 6D (niveau 39).
Lors de l'élimination du masque 31, on éliminera également une partie de l'isolant 36, dont la surcroissance (la hauteur h au-dessus du plan 35) a été calculée pour que, lors de cette étape, la surface supérieure de l'isolant atteigne le niveau de l'interface 35 substrat - masque.
L'adaptation de la hauteur h est possible du fait du caractère contrôlé, et en particulier de la vitesse contrôlée, lors de la croissance et de la gravure de l'isolant. Par exemple, pour le retrait d'un masque de 80 nm de Si3N4 par de l'acide H3PO4 à 160 C, on sait que 4 nm d'oxyde SiO2 thermique sont consommés.
Après croissance de l'isolant 36 jusqu'au niveau 39, il est donc procédé: - (i) à une élimination, par exemple par gravure, de l'isolant pour ramener sa surface du niveau 39 à un niveau intermédiaire 392 (figure 12B), - (ii) lors du retrait ou de l'élimination du masque 31, à l'élimination, par exemple par gravure, du résidu d'isolant situé entre le niveau 392 et le niveau 35, de manière à ramener la surface de cet isolant du niveau 392 au niveau 35.
Les deux problèmes, d'une part la formation d'une couche superficielle 311 sur la masque lors de la croissance de l'isolant, d'autre part l'élimination d'une partie de l'isolant 36 lors de l'élimination du masque, peuvent se combiner. On adapte alors la surcroissance h de l'isolant 36 en fonction de l'épaisseur de cet isolant qui sera consommée, tant lors de l'élimination de la couche 311 que lors de l'élimination du masque 31.
Après croissance de l'isolant 36 jusqu'au niveau 39, il est alors procédé (figure 12C) . - (i) à une élimination, par exemple par gravure, de l'isolant pour ramener sa surface du niveau 39 à un premier niveau intermédiaire 393, laissant ainsi subsister une épaisseur résiduelle (faible comparée à la surépaisseur initiale de l'isolant), - (ii) à l'élimination, par exemple par gravure, de la couche 311, ce qui ramène la surface de l'isolant du niveau 393 à un deuxième niveau intermédiaire 394, et ce qui réduit donc la couche résiduelle d'isolant, - (iii) lors du retrait ou de l'élimination du masque 31, à l'élimination, par exemple par gravure, du résidu d'isolant situé entre le deuxième niveau intermédiaire 394 et le niveau 35.
Les deux étapes i) et ii) peuvent avoir lieu dans l'ordre inverse (ii) puis i)).
Dans les 3 cas exposés ci-dessus en liaison avec les figures 12A - 12C, il se peut que l'on ait fait croître initialement l'isolant au-dessus du niveau 35 uniquement pour tenir compte d'une attaque de l'isolant 36 lors de l'élimination d'une couche 311 et/ou lors de l'élimination du masque, donc seulement jusqu'au niveau 391, 392 ou 393. L'étape i) est alors supprimée.
Les surcroissances ont des épaisseurs variables, en fonction des procédés de croissance et de retrait utilisés. Typiquement, on peut estimer, pour un masque de nitrure Si3N4 et un isolant SiO2, par exemple les niveaux 391 et 393 à environ 20 nm et le niveau 392 à environ 5 nm au-dessus de l'interface 35.
Pour simplifier le procédé le plus possible, et pour limiter les étapes successives de retrait de la surcroissance de l'isolant, le masque 31 est choisi en un matériau présentant une sélectivité d'attaque par rapport à l'isolant 36.
De préférence, le rapport de la vitesse de gravure du masque sur la vitesse de gravure de l'isolant est supérieur à 2 ou 5 ou 10 ou 100. Il est de 20 dans le cas de la gravure par H3PO4 à 160 C pour un masque de Si3N4 et du SiO2 thermique en tant qu'isolant.
On prend maintenant l'exemple du silicium en tant que matériau semiconducteur du substrat 30, du dioxyde de silicium thermique en tant que matériau isolant 36 et du nitrure de silicium en tant que matériau du masque 31. Le procédé est celui des figures 6A - 6J.
Le nitrure de silicium est dans cet exemple avantageux car il constitue une bonne barrière d'oxydation du silicium et donc des zones sous jacentes de ce masque. Par exemple 10 nm peuvent suffire pour assurer cet effet barrière.
De l'oxyde thermique SiO2 36 peut donc être généré dans les motifs gravés du silicium (figure 6D).
Lors d'une oxydation thermique, les atomes d'oxygène pénètrent dans la maille du silicium, ce qui provoque un gonflement de cette dernière. Grâce à ce gonflement, la surface de l'oxyde en formation se rapproche de la surface du nitrure du masque 31.
On peut considérer que la hauteur d'oxyde généré est environ deux fois plus importante que la hauteur de silicium soumis à l'oxydation.
La vitesse de formation de l'oxyde étant contrôlée, on peut la stopper lorsque la hauteur d'oxyde généré atteint le niveau de l'interface 35 entre le silicium 30 et le masque de nitrure 31.
Dans une variante (figure 6D), on forme l'oxyde au -dessus de l'interface substrat 30 - masque 31. La surface 39 de l'oxyde se trouve alors audessus de l'interface 35 silicium-nitrure. C'est le cas par exemple quand la profondeur de gravure ne permet pas d'obtenir la hauteur suffisante d'oxyde par le simple remplissage de la zone gravée.
On utilise alors ensuite un procédé d'amincissement sélectif, à vitesse contrôlée, permettant d'arrêter la surface de l'oxyde 37 à proximité ou au niveau de l'interface 35 silicium-nitrure.
Par exemple, ce procédé d'amincissement est une attaque chimique par de l'acide fluorhydrique dilué à 1%, dont la vitesse d'attaque de l'oxyde thermique SiO2 est de l'ordre de 6 nanomètres par minute, alors qu'il n'attaque pas le nitrure du masque 31.
Plus généralement, on peut utiliser une attaque, par exemple chimique permettant une gravure à une vitesse comprise entre 0,01 nm/mn et quelques dizaines de nm/mn, par exemple 30 nm/mn ou 50 nm/mn.
Lorsque la surface de l'oxyde est ramenée à l'interface 35 siliciumnitrure, on peut retirer le masque 31, par exemple en utilisant une attaque par de l'acide orthophosphorique, par exemple à 160 C. Cette attaque peut être considérée comme très peu active pour de l'oxyde thermique (une sélectivité supérieure à 20 a été mesurée).
Dans une variante où la surface du masque de nitrure 31 n'est pas attaquée par l'acide ortho phosphorique (notamment si cette surface s'est oxydée au cours de l'oxydation du silicium, cas de la figure 12A), une première attaque avec une solution à base d'acide fluorhydrique peut être envisagée avant l'attaque par l'acide orthophosphorique. On prévoit alors une surépaisseur h de l'oxyde au-dessus de l'interface 35 silicium/nitrure, surépaisseur correspondant à ce qui sera retiré par l'attaque à base d'acide fluorhydrique. La formation de l'oxyde étant réalisée à vitesse contrôlée, cette surépaisseur est elle aussi contrôlée.
Dans une variante, où l'acide ortho phosphorique attaquerait l'oxyde de silicium 36 (par exemple pour une température de solution ou une dilution différentes), on peut réaliser, là encore par contrôle de la vitesse de formation de l'oxyde 36, une surépaisseur de cet oxyde au-dessus de l'interface 35 silicium-nitrure, surépaisseur correspondant à ce qui sera retiré par l'attaque à l'acide orthophosphorique.
Plus généralement, une surépaisseur de l'isolant peut donc être réalisée, pour le cas où le retrait du masque entraînerait une attaque ou un retrait de cet isolant.
L'oxydation est pratiquée dans des conditions telles que l'oxyde thermique se forme à une vitesse faible, ce qui permet de contrôler aisément le niveau atteint par le plot d'oxyde 36.
Par exemple, on réalise l'oxydation sous atmosphère humide, par exemple steam ou vapeur d'eau, à basse température, par exemple comprise entre 750 C et 1150 C, ou entre 900 C et 1000 C. Dans ces conditions, l'oxyde se forme à une vitesse comprise entre environ quelques dixièmes de nm/mn et quelques nm/mn en fonction de la température d'oxydation, ce qui rend le processus tout à fait contrôlable. Cette vitesse est d'environ 5 nm/mn à 950 C. Elle dépend en outre du temps d'oxydation. On pourra se reporter, pour plus de précision sur ces vitesses, à des ouvrages classiques de microélectronique comme le Handbook of Semiconductor Technology, Ed W.C. O'Mara, Noyes Publications (1990).
Selon un autre exemple on réalise l'oxydation sous atmosphère d'oxyde sec, à basse température, par exemple comprise entre 700 C et 800 C ou entre 700 C et 1200 C. Dans ces conditions, l'oxyde se forme à une vitesse d'environ quelques dixièmes de nm/mn à quelques nm/mn. Le processus reste tout à fait contrôlable avec, par exemple, une vitesse de l'ordre de 0,5 nm/mn à 900 C.
Au final, la surface de la plaque est plane et constituée par une alternance de zones 40,48 de silicium et de zones 37 d'oxyde thermique (figure 6E), la précision d'alignement entre les surfaces pouvant être de moins que + 10 nm ou + 5 nm. La plaque de silicium ainsi structurée peut être nettoyée en vue d'un collage par adhésion moléculaire.
Ce qu'on entend par nettoyage a déjà été indiqué ci-dessus.
Afin d'obtenir un premier type de structure empilée, la plaque de silicium ainsi structurée et nettoyée peut être collée par exemple sur une deuxième plaque 50 de silicium vierge (figure 6F) également nettoyée en vue du collage moléculaire, de façon à former une structure baptisée silicium sur isolant partiel (PSOI en anglais). Pour augmenter l'adhérence des plaques, la structure empilée est par exemple soumise à un traitement thermique.
Une des plaques peut ensuite être amincie de façon à obtenir l'épaisseur de film superficiel 52 de silicium voulu (figure 6G). Cette structure permet de disposer en alternance de zones à conduction verticales et de zones SOI.
Selon une variante (figures 6I, 6J), c'est le substrat 30 qui est aminci, une partie 30 - 2 de ce substrat étant éliminée, laissant subsister l'autre partie 30 - 1 dans laquelle l'isolant 36 est réalisé.
On obtient donc une alternance de film mince 30 - 1 à épaisseur variable.
Selon une autre variante, et afin d'obtenir un deuxième type de structure empilée, la plaque de silicium structurée et nettoyée est collée par exemple sur une deuxième plaque de silicium 60 oxydée (couche d'oxyde 62) et également nettoyée en vue du collage moléculaire, de façon à former une structure baptisée silicium sur isolant multiple (MSOI en anglais, figure 6H).
Dans cette dernière approche, le film d'oxyde 62 de la deuxième plaque sera avantageusement d'épaisseur fine, par exemple comprise entre quelques nm, par exemple 5 nm, et 50 nm.
Pour augmenter l'adhérence des plaques, la 25 structure empilée est par exemple soumise à un traitement thermique.
Une des plaques est ensuite amincie.
Si c'est la plaque 60 de silicium oxydée qui est amincie, on obtient une alternance de zones SOI 30 à épaisseur d'oxyde variable (alternant entre l'épaisseur du film 62 et celle de ce film plus celle de la zone 36).
De plus si c'est la plaque 30 de silicium structurée qui est amincie, on obtient une alternance de zones SOI à épaisseur de film mince variable (de manière similaire au cas de la figure 6J).
La réduction d'une partie de l'épaisseur d'une des deux plaques collées peut se faire par exemple par l'une des techniques déjà mentionnées cidessus (amincissement mécanique, par exemple de type meulage, et/ou polissage mécano-chimique sur une très faible épaisseur (moins de 20 nm ou de 30 nm), et/ou amincissement par gravure ionique et/ou chimique, et/ou inclusion préalable au collage d'une zone de fragilisation enfouie dans la plaque à amincir puis fracture).
Dans l'exemple ci-dessus, seul de l'oxyde thermique SiO2 est utilisé. Il est également possible de réaliser un oxyde thermique jusqu'à un certain niveau, puis de compléter par un dépôt d'un autre isolant, déposé par exemple par PECVD dans la tranchée 34.
Dans ce cas cependant un film fin de cet autre isolant risque d'être déposé également sur le masque, auquel cas on peut procéder à un polissage préparatoire de type CMP de la surface du masque 31.
Un second mode de réalisation d'un procédé selon l'invention va être décrit en liaison avec les figures 8A-8E.
Partant d'un substrat 30 (figure 8C) en matériau semi-conducteur, recouvert d'une couche isolante 33, dans lesquels une tranchée 34 a été gravée à travers un masque 31, on réalise (figure 8D) une croissance d'un matériau isolant 36 de manière contrôlée, par exemple dans la gamme de vitesses entre 0,1 nm/mn et quelques nm/mn, par exemple 5 nm/mn ou 10 nm/mn de sorte que la surface 37 de ce matériau atteint l'interface 41 entre le masque 31 et l'isolant 33.
Le masque 31 est ensuite enlevé, laissant le matériau isolant 36 de la tranchée affleurer la surface de la couche isolante 33 (figure 8E), et ce avec une tolérance compatible avec le collage moléculaire, par exemple avec un dishing inférieur à 5 nm environ.
La surface de la plaque ou du substrat 30 est alors plane et constituée par une alternance de zones 70,78 d'isolant fin et de zones 37 d'isolant plus épais (figure 8E).
La plaque de semi-conducteur ainsi structurée peut être ensuite nettoyée, par exemple en vue d'un collage par adhésion moléculaire.
Elle peut être assemblée avec une plaque en matériau semi-conducteur, vierge ou structurée. L'adhérence des plaques peut être renforcée par exemple pat traitement thermique, puis au moins une des deux plaques peut être amincie (des exemples de techniques d'amincissement ont été données ci-dessus).
Un tel procédé ne nécessite donc pas d'étape d'amincissement par polissage mécanochimique avant assemblage, à la différence de l'art antérieur.
Tout au plus, lors de la préparation des plaques en vue d'un assemblage par collage moléculaire, un léger polissage, permettant d'enlever des aspérités de l'ordre de 20 nm ou 30 nm au plus, peut être pratiqué, mais cette étape ne risque pas de causer les problèmes rencontrés dans l'art antérieur et exposés en liaison avec les figures 5A et 5B.
Selon une variante, l'isolant 36 croît jusqu'à un niveau 39 (figure 8D) situé à une hauteur h au-dessus de l'interface 41 masque 31 - isolant 33.
On réalise ensuite une gravure, de préférence sélective par rapport au masque 31, à une vitesse contrôlée, permettant de ramener la surface de l'isolant à proximité ou au niveau 41 de l'interface masque 31 - isolant 33 et ce avec une tolérance compatible avec le collage moléculaire, par exemple avec un dishing inférieur à 5 nm environ.
Il peut être alors procédé au retrait du masque (figure 8E) et éventuellement à un nettoyage de la surface de l'isolant 33, par exemple en vue d'un collage par adhésion moléculaire. Là encore, aucune étape d'amincissement par polissage mécano-chimique n'est nécessaire. L'homogénéité de la surface obtenue est inférieure à 5% ou 4% ou 3%.
Tant la croissance de l'isolant que son éventuelle gravure sont réalisées à vitesse contrôlée, par exemple comme déjà indiqué ci-dessus, comprise entre 0,1 nm/mn et quelques nm/mn, par exemple 5 nm/mn ou 10 nm/mn.
La réalisation de la structure de la figure 30 8C est obtenue de la manière suivante.
Avant de déposer ou de former le film ou la couche 32, on réalise un film 331 d'isolant initial d'une certaine épaisseur, obtenue, dans le cas de SiO2, par exemple par une oxydation thermique à haute température d'une plaque de silicium (figure 8A).
Les étapes suivantes prennent en compte la présence de ce film d'isolant, qui est gravé (figure 8B) après gravure du film 32 et avant gravure du substrat 30 (figure 8C), pour transférer les motifs définis lors de l'étape de lithographie.
Selon une variante de l'invention, la plaque semi-conductrice 30 n'est pas gravée. On peut, à partir de la structure de la figure 9A (couches 33 et 32 sur substrat semi-conducteur 30, structure identique à celle de la figure 8A) procéder à la formation du masque 31 (figure 9B) par gravure de la couche 32, sans gravure de la couche 33, puis à une oxydation thermique de la plaque semi-conductrice 30 à travers le masque 31 (figure 9C). L'oxydation a lieu jusqu'à un niveau 39 supérieur à celui de l'interface 41 masque - couche 33. Il est ensuite procédé à la gravure de la surépaisseur d'isolant, pour ramener la surface de celui - ci à proximité ou au niveau 41 (figure 9D), puis au retrait du masque 31 (figure 9E). On obtient alors une structure similaire à celle de la figure 8E, avec les mêmes caractéristiques d'homogénéité.
La surface de la plaque ou du substrat 30 est alors plane et constituée par une alternance de zones 70,78 d'isolant fin et de zones d'isolant plus épais (figure 9E, structure similaire à celle de la figure 8E).
La plaque ainsi structurée peut être nettoyée en vue d'un collage par adhésion moléculaire.
Le terme nettoyage a déjà été explicité plus haut et est repris ici dans le même sens. En particulier, un éventuel polissage mécano - chimique peut être pratiqué, afin d'atténuer la microrugosité de surface, de moins de 20 nm ou 30 nm, sans risque de causer les problèmes posés par l'art antérieur (cf.figures 5A, 5B) et non pas afin d'amincir une surépaisseur supérieure à 20 nm ou à 30 nm).
Afin d'obtenir un premier type de structure empilée, la plaque ainsi structurée et nettoyée peut être collée par exemple sur une deuxième plaque 50, par exemple en semi-conducteur vierge (figure 8F) également nettoyée en vue du collage moléculaire. Pour augmenter l'adhérence des plaques, la structure empilée est par exemple soumise à un traitement thermique.
Une des plaques peut ensuite être amincie, par exemple la plaque 50 est amincie jusqu'à un plan 51, de façon à obtenir l'épaisseur de film superficiel 52 voulu (figure 8F). Cette structure permet de disposer en alternance de zones à conduction verticale et de zones comportant un isolant 36 (zones SOI dans le cas où la couche 52 est en Si, les zones isolantes sont en SiO2 et le substrat 30 est en Si).
Selon une variante (figures 8H), c'est le substrat 30 qui, à partir de la structure de la figure 8F, est aminci, une partie 30 - 2 de ce substrat étant éliminée, laissant subsister l'autre partie 30 - 1 dans laquelle l'isolant 36 est réalisé. On obtient donc un film mince 30 - 1 à épaisseur variable.
Selon une autre variante, et afin d'obtenir un deuxième type de structure empilée, la plaque 30 structurée de la figure 8E ou 9E est nettoyée est collée par exemple sur une deuxième plaque 60 (figure 8G), par exemple en semi-conducteur, oxydée en surface (couche 62 d'oxyde) et également nettoyée en vue du collage moléculaire.
Dans cette dernière approche, le film d'oxyde 62 de la deuxième plaque sera avantageusement d'épaisseur fine, par exemple comprise entre quelques nm et 50 nm.
Pour augmenter l'adhérence des plaques, la structure empilée est par exemple soumise à un traitement thermique.
Une des plaques est ensuite amincie.
Si c'est la plaque 60 qui est amincie, on obtient une alternance de zones à épaisseur d'isolant variable (alternant entre l'épaisseur du film 62 plus celle de la couche 33 et celle de ces deux films plus celle de la zone 36).
De plus si c'est la plaque 30 structurée qui est amincie (la référence 30a désignant le plan d'amincissement), on obtient une alternance de zones à épaisseur de film mince variable (de manière similaire au cas de la figure 6J).
La réduction d'une partie de l'épaisseur d'une des deux plaques collées peut se faire par exemple par une ou plusieurs des techniques déjà mentionnées (amincissement mécanique, et/ou polissage mécano-chimique (mais, encore une fois, cette étape ne fait que polir la surface et n'est pas un amincissement sur une épaisseur importante, par exemple supérieure à 20 ou 30 nm), amincissement par gravure ionique et/ou chimique, inclusion préalable au collage d'une zone de fragilisation enfouie dans la plaque à amincir et fracture au niveau de cette zone fragilisée).
Comme expliqué ci-dessus en relation avec les figures 12A - 12C, une croissance supplémentaire de l'isolant peut être appropriée pour le cas où la croissance de l'isolant affecte la surface du masque, et/ou pour le cas où l'élimination du masque entraîne celle d'une partie de l'isolant 36.
Là encore, pour simplifier le procédé le plus possible, et pour limiter les étapes successives de retrait de la surcroissance de l'isolant, le masque 31 est choisi en un matériau présentant une sélectivité d'attaque par rapport à l'isolant 36.
De préférence, le rapport de la vitesse de gravure du masque sur la vitesse de gravure de l'isolant est supérieur à 2 ou 5 ou 10 ou 100.
On prend maintenant l'exemple du silicium en tant que matériau semiconducteur du substrat, du dioxyde de silicium en tant que matériau isolant et du nitrure de silicium en tant que matériau du masque 31.
On génère, à vitesse contrôlée, de l'oxyde thermique 36 dans les motifs 34 gravés (figure 8D) les atomes d'oxygène pénétrant dans la maille du silicium, ce qui provoque un gonflement de cette dernière.
La hauteur d'oxyde généré est de préférence telle que la surface 37 del'oxyde corresponde au moins à l'interface 41 entre le nitrure 32 et l'oxyde de silicium 331 réalisé initialement.
Dans une variante, cette hauteur d'oxyde peut être plus importante. C'est le cas par exemple quand seul le masque est gravé. La surface 39 de l'oxyde se trouve alors au-dessus de l'interface 41 oxyde initial nitrure, à une hauteur h (figure 8D). On utilise ensuite un procédé d'amincissement sélectif permettant de situer avec assez de précision la surface de l'oxyde au niveau de l'interface oxyde initial/nitrure. Par exemple, ce procédé d'amincissement est une attaque chimique par de l'acide fluorhydrique dilué à 1%, dont la vitesse d'attaque de l'oxyde thermique est de l'ordre de 6 nanomètres par minute alors qu'il n'attaque pas le nitrure.
Plus généralement, on peut utiliser une attaque, par exemple chimique permettant une gravure à une vitesse comprise entre 0,01 nm/mn et 99 nm/mn.
Les étapes décrites en liaison avec les figures 6A-6E sont transposables dans cette alternative de procédé, l'interface nitrure/silicium étant substituée par l'interface nitrure / oxyde initial .
Les considérations exposées ci-dessus et relatives à l'attaque par de l'acide orthophosphorique, et éventuellement fluorhydrique, ainsi qu'à l'utilisation d'une éventuelle surépaisseur de l'oxyde restent valable, de même que les conditions d'oxydation thermique.
Après l'étape de retrait du nitrure, la surface de la plaque est constituée par une alternance de zones d'oxyde thermique 70, 78, peu épais, réalisé initialement, et de zones 36 d'oxyde thermique plus épais, réalisé dans les motifs gravés. La plaque de silicium ainsi structurée est nettoyée en vue d'un collage par adhésion moléculaire.
Elle est alors collée, par exemple sur une plaque 50 de silicium vierge (figure 8F) ou sur une plaque 60 de silicium oxydée (figure 8G), également nettoyée en vue du collage moléculaire. La référence 62 désigne une couche d'oxyde en surface de la plaque 60. Par un tel procédé, on obtient des structures avec, en alternance, des zones SOI à épaisseur d'oxyde variable, baptisées silicium sur isolant multiple (MSOI en anglais).
Elle peut également être collée avec une deuxième plaque telle qu'obtenue en figure 8E. On obtient, là encore, une structure MSOI.
Une des deux plaques peut être amincie, par exemple pour obtenir un film 52, 63 de silicium (figures 8F, 8G).
D'une manière générale, et au -delà de l'exemple donné ci-dessus concernant le SiO2 et le silicium, une variante de ce procédé peut permettre la réalisation d'un PSOI.
En effet, à la fin du deuxième procédé décrit ci-dessus (figure 8E), la plaque est constituée de zones 70,78 minces d'isolant et de zones 36 épaisses d'isolant, avec une surface plane. Il est donc possible d'attaquer de façon globale cette surface afin de déboucher sur le matériau semi-conducteur 30 après avoir enlevé une épaisseur d'isolant correspondant à l'épaisseur des zones 70, 78 minces d'isolant. Cette attaque d'oxyde peut se faire de différentes manières: par une solution chimique, par un plasma, par un bombardement ionique.... On choisit un type d'attaque pour lequel la différence entre la vitesse d'attaque du semi-conducteur et celle de l'isolant est la plus faible possible (rapport des vitesses d'attaque typiquement inférieur à 2).
Dans le cas du couple SiO2/silicium, une solution à base de HF diluée est possible, mais l'arrêt de l'attaque est alors délicat à maîtriser. En revanche une solution à base de NH4OH/H2O2/H2O, présente un rapport de vitesse d'attaque inférieur à 2, ce qui est plus favorable. De la même façon, une attaque par bombardement ionique présente une différence faible de vitesse d'attaque.
Pour augmenter l'adhérence des plaques lors d'un assemblage, la structure empilée est par exemple soumise à un traitement thermique. Une des plaques est amincie de façon à obtenir la ou les épaisseurs de film superficiel de silicium voulu.
La réduction d'une partie de l'épaisseur d'une des deux plaques collées, pour obtenir la bonne épaisseur du film superficiel de silicium et réaliser les structures MSOI ou PSOI souhaitées, peut se faire par exemple par l'une des techniques décrites ci-dessus ou par toute combinaison d'au moins deux de ces techniques.
Les structures réalisées pourront résulter d'une combinaison des diverses variantes du procédé.
Le procédé peut être appliqué à des plaques de semi-conducteur de dopage divers, au sein de la même plaque, par exemple une plaque de silicium peut être dopée P+ au niveau des zones à conduction verticale (là où il n'y a pas de zones d'isolant), tandis que les autres zones ne sont pas dopées ou ont un dopage différent. Dans le cas de la figure 8E on peut avoir par exemple des dopages différents sous les couches fines 70, 78 et sous les zones épaisses 36. Ceci peut être obtenu, par exemple avant la gravure pour la zone sous le masque et après la gravure pour la zone sous l'isolant 36. Il peut également y avoir assemblage d'une première et d'une deuxième plaques de dopages différents, par exemple une plaque 30 en Si de type N et une plaque 50, 60 en Si de type P. En variante (figure 10A) on peut réaliser un film 310 de forte conduction) dans les zones protégées par le masque 31, par exemple un film en siliciure ou en métal dans les zones protégées par un masque de nitrure.
On pourra déposer par exemple un film 310 de siliciure ou de métal, avant de déposer le film 31 de nitrure. De façon avantageuse, ce film à forte conduction, par exemple en siliciure ou en métal, localisé à l'aplomb des travées (on appelle ainsi les zones non gravées du substrat 30), est compatible avec la température du traitement thermique de génération de l'isolant, par exemple de l'oxyde, dans les motifs gravés. Par exemple, ce film 310 est un film de siliciure de tungstène (WSi2) ou un film de tungstène (qui réagira ultérieurement avec le silicium sous-jacent, lors du traitement thermique).
Au final, l'application du procédé des figures 6A-6E à cette structure conduit (figure 10B) à une structuration de la surface comportant une alternance de zones isolantes 36 et de zones fortement conductrices 310-1, 310-2. Ces différentes zones peuvent être alignées avec une très bonne précision, à moins que + 10 nm ou que + 5 nm. Des étapes d'assemblage avec un autre substrat, comme illustré sur les figures 6F - 6J peuvent être réalisées avec une telle structure.
Dans certains cas on protégera le film 310 à forte conduction de l'attaque utilisée pour le retrait du masque 31 (par exemple par H3PO4). Cette protection peut être une couche d'arrêt 410 (par exemple SiO2) très fine (voir figure 11A qui reprend par ailleurs les autres références de la figure 10A pour y désigner des éléments identiques ou similaires).
Des étapes suivantes de gravure (figure 11B), de formation (croissance ou dépôt) de l'isolant 36 (figure 11C), de retrait du masque (figure 11D) peuvent avoir lieu.
Notons qu'il peut y avoir avantage à disposer, sous un isolant enterré, par exemple sous un oxyde enterré d'un SOI, d'une zone de forte conduction et, ailleurs, d'un substrat (par exemple en silicium) très résistif (par exemple de résistivité supérieure à 1 kU.cm) pour des applications hyperfréquences. Dans un tel cas la zone très conductrice 310 peut correspondre à un plan de masse.
Il est donc possible de s'arrêter à cette étape, le composant de la figure 11D pouvant être utilisé tel quel, sans élimination de la couche de protection 410.
Si il a en outre élimination de cette couche 410 de protection (figure 11E), une structure telle que celle des figures 8E et 9E est obtenue (mais avec des portions conductrices entre les zones d'isolant 36).
Les étapes des figures 8F - 8H peuvent être appliquées ensuite à cette structure.
Dans les divers exemples donnés ci-dessus, l'exemple du silicium a été donné, mais un procédé selon l'invention peut être appliqué à d'autres semi-conducteurs que le silicium, pour la première plaque 30 et/ou pour la seconde plaque 50, 80, 82. On citera par exemple Si(1-x)Ge(x) avec 0<x<1.
L'épaisseur du film d'oxyde initial 33 15 pourra être dans la gamme de 1nm à quelques dixièmes de micromètres, par exemple 0,1 ou 0,5 pm.
La profondeur (P sur les figures 6C et 8C) des motifs gravés 34 dans le substrat pourra être de quelques nanomètres à quelques micromètres, par exemple comprise entre 5 nm et 2 pm. Elle est nulle dans le cas des figures 7A - 7D et 9A - 9E, qui illustrent des modes de réalisation sans gravure du substrat.
D'une manière générale, pour réaliser la croissance contrôlée de l'isolant, on cherche à connaître la profondeur p avec une certaine précision.
Si cette profondeur est relativement faible, certains moyens permettent de la mesurer avec précision (par exemple: profilomètres optiques ou mécaniques, ou interféromètre optique ou ellipsomètre).
Si cette profondeur est plus importante, on peut utiliser le plan supérieur du masque 31 comme référence: l'épaisseur de ce masque est connue avec précision (par exemple par ellipsométrie). On forme alors l'isolant jusqu'à un niveau 39 surélevé par rapport à l'interface masque substrat (figure 6D ou 7C) ou masque - couche isolante (figure 8D et 9C). La différence de hauteur entre la surface superficielle du masque et celle de l'isolant devient alors d'un ordre de grandeur de ce qui est mesurable avec les moyens énoncés ci-dessus.
Les dimensions latérales (L sur les figures 6C et 8C) des motifs 34 seront typiquement dans la gamme de 0,1 pm à quelques millimètres, par exemple 5 mm.
L'adaptation d'épaisseur de l'isolant 36 dans les motifs gravés 34 pourra être effectuée par diverses techniques permettant une attaque sélective de l'isolant dans les motifs gravés mais pas (ou peu) d'attaque du masque 31. Par exemple, on attaque le SiO2 par du HF à 1%, d'où une vitesse de gravure de 6 nm/mn alors qu'il n'y a pas d'attaque du masque Si3N4 par cet acide. On citera par exemple la gravure ionique réactive.
L'épaisseur des films de semi-conducteur superficiels réalisés par amincissement d'une des plaques de la structure empilée (52 ou 30) sera par exemple comprise entre quelques nanomètres et quelques dizaines de microns, par exemple entre 1 nm et 5 nm et 10 pm ou 50 pm ou 100 im.
Dans la réalisation des structures de type 30 MSOI l'isolant fin peut aussi être élaboré sur une au moins des deux plaques à coller (dépôt, croissance...) après l'étape de préparation de la surface structurée.
Le procédé pourra être adapté facilement avec d'autres isolants que l'oxyde de silicium SiO2, en tant que film 331 fin d'isolant initial déposé avant le nitrure et/ou en tant que film fin d'isolant élaboré sur la deuxième plaque et/ou en tant que film fin d'isolant élaboré, dans une étape supplémentaire, sur une plaque structurée telle que représentée en figure 6E. On citera par exemple Al2O3r ou A1N, ou SiON, ou Si3N4, ou le diamant, ou HfO2, ou tout diélectrique à fort coefficient diélectrique K (classiquement appelé en microélectronique matériau de type High K ). ou toute combinaison de ces matériaux.
Le procédé pourra être utilisé avec d'autres films barrière que le film 32 de nitrure Si3N4. Par exemple, on pourra utiliser des films de Al2O3 ou de A1N. Le retrait sélectif par rapport à l'isolant 331 sera par exemple effectué par une attaque chimique dans une solution de NH4OH:H2O2:H2O pour Al2O3 et une attaque chimique dans une solution de TMAH (tetra methyl ammonium hydroxyde) pour A1N.
Le procédé pourra être réitéré plusieurs fois sur la même première plaque, permettant de réaliser ainsi des zones de SOI avec diverses épaisseurs d'oxyde enterré.
Dans le procédé et les divers exemples de réalisation, on peut mettre en oeuvre des étapes de renforcement du collage moléculaire (par nettoyage spécifique des surfaces, ou activation des surfaces par plasma, ou collage sous atmosphère spécifique, ou traitements thermiques...).
Il est également possible de réaliser un polissage fin de type mécanochimique ( touch polishing en anglais) afin d'améliorer la microrugosité des surfaces d'oxyde. Ce traitement est considéré comme un traitement de surface (très faible enlèvement de matière, de l'ordre de 1 nm à 30 nm) par opposition au procédé d'amincissement par polissage permettant de rattraper, à grande échelle, une topographie des surfaces d'oxyde.
Dans les procédés expliqués ci-dessus, la surface de l'isolant 36 peut être précisément contrôlée par la limitation de la vitesse de croissance ou de la vitesse de gravure lorsqu'il faut effectuer un retrait (cas du niveau 39 d'isolant au-dessus de l'interface masque - semi-conducteur (figure 6D) ou de l'interface 41 isolant initial - masque (figure 7D), ou de l'interface film conducteur - masque (figure 10B).
Il est en outre possible, en utilisant par exemple des techniques de mesure optique des épaisseurs des films, telles que notamment l'ellipsométrie, d'aligner avec précision la surface de l'isolant 36 réalisé dans les motifs et de l'interface.
Dans tous les cas, le procédé selon l'invention ne nécessite aucun amincissement par polissage mécano-chimique, et supprime donc les risques évoqués dans l'introduction en liaison avec les figures 5A et 5B.
Un polissage mécano-chimique peut être pratiqué lors de la finition de la ou des surfaces à mettre en contact, mais, encore une fois, cette étape ne fait que polir la surface pour en éliminer certaines rugosités superficielles, ayant un relief d'au plus quelques nm ou d'au plus 20 nm ou 30 nm, et n'est pas un amincissement sur une épaisseur importante, par exemple supérieure à 20 ou 30 nm.
Un procédé selon l'invention permet de réaliser une structure semiconductrice, telle que celle de la figure 1B, comportant des zones isolantes, par exemple au moins une première zone isolante en surface, ou enterrée si le substrat est assemblé avec une couche telle que la couche 45, cette première zone isolante ayant une première épaisseur non nulle, de préférence uniforme, et au moins une deuxième zone isolante en surface, ou enterrée si le substrat est assemblé avec une couche telle que la couche 45, ayant une deuxième épaisseur non nulle, de préférence uniforme, et différente de la première épaisseur.
Le procédé selon l'invention permet de réaliser 3 (ou plus) épaisseurs différentes d'isolant dans un même substrat. Il est possible, pour cela, de réitérer le procédé avec plusieurs niveaux de masques déposés consécutivement. Il est également possible de réaliser des cavités de profondeurs différentes, de générer l'oxyde ou l'isolant, puis de gérer les surépaisseurs locales d'oxyde par des gravures localisées.
Un procédé selon l'invention permet de réaliser une structure semiconductrice, telle que celle de la figure 2B, comportant des zones isolantes, par exemple au moins une première zone isolante en surface, ou enterrée si le substrat est assemblé avec une couche telle que la couche 245, ayant une première épaisseur non nulle, de préférence uniforme, et au moins une deuxième zone semi-conductrice en surface ou enterrée si le substrat est assemblé avec une couche telle que la couche 245.
Si il est réitéré, ce procédé permet de réaliser 2 épaisseurs p différentes et/ou deux largeurs L différentes d'isolant dans un même substrat, alternant avec des zones semi-conductrices.
On peut également réaliser des zones 36 en un premier type d'isolant puis des zones d'un autre type d'isolant.
La figure 14 représente un substrat semi- conducteur 30 avec des zones 36, 36-1 isolantes qui peuvent être différentes par leurs dimensions géométriques (profondeur et/ou largeur) et/ou par les natures des matériaux qui les constituent.
Ces différentes zones isolantes sont obtenues par réitération d'un procédé selon l'invention, avec des masques différents lors des différentes étapes de formation des différentes zones isolantes.
Un procédé selon l'invention permet de réaliser une structure semiconductrice, telle que celle de la figure 8B, comportant des zones isolantes, par exemple au moins une première zone isolante en surface ou enterrée, ayant une première épaisseur non nulle, de préférence uniforme,, et au moins une deuxième zone conductrice en surface ou enterrée, ayant une deuxième épaisseur, de préférence uniforme, éventuellement différente de la première épaisseur.
Quel que soit le mode de réalisation envisagé, il est possible de former sur un composant selon l'un des procédés ci-dessus un film d'un matériau isolant. Par exemple, sur les figures 13A et 13B sont représentées les structures des figures 6E et 8E avec un tel film isolant 100, par exemple en AIN. Si il y a assemblage avec un autre substrat, un tel film peut être présent sur la surface de cet autre substrat.
Lorsqu'un composant selon l'invention est assemblé avec un deuxième substrat (voir par exemple figures 6F - 6J, ou 8F - 8H) le deuxième substrat 50, 60 peut comporter au moins une zone de première conductivité et une zone de deuxième conductivité en surface. Il peut aussi comporter au moins une partie de circuit ou de composant en surface destinée à être la face d'assemblage avec le substrat 30. Le deuxième substrat peut donc être lui aussi structuré.
L'assemblage avec le premier substrat peut alors mettre en uvre un alignement des deux substrats.
Lors d'un assemblage avec un deuxième substrat, il a été indiqué que, pour augmenter l'adhérence des plaques ou des substrats, la structure empilée peut être soumise à un traitement thermique. En outre, si le traitement thermique est effectué à haute température (par exemple supérieur ou égal à 1100 C), on peut provoquer la disparition à l'interface de collage d'un oxyde résiduel extrêmement fin. En vue de faciliter la disparition de cet oxyde éventuel d'interface on essayera autant que possible de minimiser le désalignement cristallographique entre les deux plaques de substrat (par exemple de silicium) assemblées.
D'autres exemples de réalisation vont 5 maintenant être donnés:
Premier exemple:
Dans ce premier exemple, le film 32 de nitrure est déposé par une technique de dépôt en phase vapeur assistée par plasma (PECVD en anglais). Ce film a une épaisseur de 80 nanomètres (figure 6A). Les motifs 34 sont gravés dans le silicium avec un procédé de type RIE (reactive ion etching) et ont une profondeur de 50 nanomètres dans le silicium (figure 6C).
L'oxyde thermique 36 est obtenu dans ces motifs par un traitement thermique à 900 C sous atmosphère de vapeur d'eau. Son épaisseur est de 100 nanomètres. La surface 37 de l'oxyde généré dans les motifs gravés est au niveau de l'interface 35 nitrure-silicium.
La plaque ainsi structurée est soumise à une attaque chimique par de l'acide ortho phosphorique à 140 C. Les zones recouvertes de nitrure sont mises à nu. La plaque structurée est plane, lisse, compatible avec un collage moléculaire ultérieur.
La plaque est alors nettoyée de façon à supprimer les éventuels hydrocarbures, à retirer les particules, et à rendre la surface hydrophile.
Cette première plaque structurée est alors collée sur une deuxième plaque 60 de silicium oxydé, l'épaisseur du film d'oxyde étant de 20 nanomètres (figure 6H), cette deuxième plaque étant nettoyée suivant la même procédure. La structure empilée est soumise à un traitement thermique à 1100 C pendant 2h sous atmosphère d'argon. La seconde plaque de silicium de cette structure empilée est alors amincie par une technique de meulage pour ne laisser, par exemple, que 25 micromètres de silicium 64. On obtient de cette façon une structure empilée de type MSOI.
Deuxième exemple:
Ce deuxième exemple est une variante du premier exemple.
La plaque structurée est collée sur une deuxième plaque 50 de silicium non oxydé (figure 6F). À cause de la procédure de nettoyage, un film d'oxyde natif est présent sur les zones 40, 48 de silicium mis à nu de la plaque structurée et sur la deuxième plaque de silicium.
Des traitements thermiques à haute température, par exemple supérieure à 1100 C pendant deux heures permettent de faire disparaître localement cet oxyde. On obtient de cette façon une structure empilée de type PSOI. En vue de faciliter la disparition de l'oxyde éventuel d'interface on essayera autant que possible de minimiser le désalignement cristallographique entre les deux plaques de silicium collées.
Troisième exemple:
Dans ce troisième exemple, une première plaque 30 de silicium est oxydée thermiquement à 900 sous atmosphère d'oxygène sec, pour générer un film 33 d'oxyde de 20 nanomètres d'épaisseur (figure 8A). On dépose sur ce dernier un film 32 de nitrure, par PECVD, d'une épaisseur de 80 nanomètres. Les motifs 34 sont gravés dans le silicium avec un procédé de type RIE (reactive ion etching) et ont une profondeur de 50 nanomètres dans le silicium (figure 8C).
L'oxyde thermique 36 est obtenu dans ces motifs par un traitement thermique à 900 C sous atmosphère de vapeur d'eau. Son épaisseur est de 140 nanomètres. La surface 37 de l'oxyde 36 généré dans les motifs gravés est au niveau de l'interface 41 nitrure-oxyde de silicium déposé initialement (figure 8D).
La plaque ainsi structurée est soumise à une attaque chimique par de l'acide ortho phosphorique à 140 C. Les zones recouvertes de nitrure sont attaquées.
La surface de la plaque structurée est alors constituée d'oxyde thermique (figure 8C). Elle est plane, lisse, compatible avec un collage moléculaire ultérieur. La plaque est alors nettoyée de façon à supprimer les éventuels hydrocarbures, à retirer les particules, à rendre la surface hydrophile.
Cette première plaque 50 structurée est alors collée sur une deuxième plaque de silicium non oxydé nettoyée suivant la même procédure (figure 8F). La structure empilée est soumise à un traitement thermique, par exemple à 1100C , pendant 2 h sous atmosphère d'argon. La seconde plaque de silicium de cette structure empilée est alors amincie par une technique de meulage pour ne laisser, par exemple, que 20 micromètres de silicium 52. On obtient de cette façon une structure empilée de type MSOI.
Quatrième exemple:
Ce quatrième exemple est une variante du 10 troisième exemple.
L'épaisseur du film 33 d'oxyde initial est de 10 nanomètres (figure 8A). L'épaisseur du film de nitrure et la profondeur des motifs gravés dans le silicium sont identiques à l'exemple précédent.
L'oxyde 36 généré dans les motifs 34 a une épaisseur de 120 nanomètres. La fin de la préparation de cette première plaque structurée est identique à l'exemple 3. Cette première plaque est alors collée sur une deuxième plaque de silicium oxydé, l'épaisseur de l'oxyde de cette deuxième plaque étant de 10 nanomètres, réalisé par oxydation thermique à 900 C sous oxygène sec, cette deuxième plaque étant nettoyée suivant la même procédure.
La structure empilée est soumise à un 25 traitement thermique, par exemple à 1100 C pendant 2 h, sous atmosphère d'argon.
La seconde plaque de silicium de cette structure empilée est alors amincie par une technique de meulage pour ne laisser, par exemple, que 5 micromètres de silicium 52. On obtient de cette façon une structure empilée de type MSOI (figure 8F).
Cinquième exemple:
Dans ce cinquième exemple, variante du quatrième exemple, la seconde plaque 50 est implantée par des ions d'hydrogène, par exemple à l'énergie de 70KeV et avec des doses de 5.1016 at/cm2, avant d'être nettoyée et collée sur la première plaque structurée.
Une fracture est induite dans cette seconde plaque lorsqu'on soumet la structure empilée par exemple à un traitement thermique à 500 C pendant 30 minutes.
Un film 52 de silicium d'une épaisseur voisine de 0,5 micromètre est obtenu, solidarisé par collage moléculaire avec la première plaque structurée.
La structure empilée est alors soumise à un traitement thermique à haute température, par exemple supérieure à 1000 C, de façon à consolider le collage moléculaire. On obtient de cette façon une structure empilée de type MSOI à film de silicium superficiel fin.
Sixième exemple:
Ce sixième exemple est une variante du troisième, du quatrième ou du cinquième exemple. Un film 33 de 20 nanomètres d'oxyde est réalisé initialement sur une première plaque (figure 8A). Un film 32 de nitrure de 80 nanomètres d'épaisseur est réalisé par PECVD sur cet oxyde.
Des motifs 34 sont gravés sur cette première plaque avec une profondeur de 50 nanomètres 30 dans le silicium.
Un traitement par oxydation thermique sous atmosphère de vapeur d'eau permet de réaliser un oxyde 36 de 160 nanomètres d'épaisseur dans les motifs gravés.
La surface 37 de l'oxyde réalisé dans les motifs est plus haute (d'environ 20 nanomètres) que l'interface 41 oxyde initial-nitrure.
Une gravure sélective permet de diminuer l'épaisseur 36 d'oxyde dans les motifs sans diminuer l'épaisseur de nitrure. Cette gravure consiste en une attaque par de l'acide fluorhydrique dilué à 1 %. La vitesse d'attaque de l'oxyde est de l'ordre de 6 nanomètres par minute. En particulier, en utilisant des techniques de mesure optique des épaisseurs des films, telles que par exemple l'ellipsométrie, cette étape permet d'aligner avec précision la surface de l'oxyde 36 réalisé dans les motifs et l'interface 41 nitrure / oxyde initial. On obtient alors une surface plane et lisse compatible avec un collage moléculaire ultérieur.
Septième exemple:
Dans ce septième exemple, variante du premier ou du deuxième exemple, un film de nitrure de 80 nanomètres d'épaisseur est réalisé par PECVD sur une première plaque de silicium (figure 6A). Des motifs 34 sont gravés sur cette première plaque avec une profondeur de 50 nanomètres dans le silicium. Un traitement par oxydation thermique sous atmosphère de vapeur d'eau permet de réaliser un oxyde 36 de 120 nanomètres d'épaisseur dans les motifs gravés (figure 6D).
La surface 39 de l'oxyde réalisé dans les motifs est plus haute (de environ 20 nanomètres) que l'interface 35 silicium/nitrure. Une gravure sélective permet de diminuer l'épaisseur d'oxyde dans les motifs sans diminuer l'épaisseur de nitrure. Cette gravure consiste en une attaque par de l'acide fluorhydrique dilué à 1%. La vitesse attaque de l'oxyde est de l'ordre de 6 nanomètres par minute. En particulier en utilisant des techniques de mesure optique des épaisseurs des films, telles que par exemple l'ellipsométrie, cette étape permet d'aligner avec précision la surface 37 de l'oxyde réalisé dans les motifs et l'interface 35 nitrure/oxyde initial. On obtient alors une surface plane et lisse compatible avec un collage moléculaire ultérieur.

Claims (52)

REVENDICATIONS
1. Procédé de réalisation d'une structure semi-conductrice, comportant: la formation contrôlée, à travers un masque (31), dans un premier substrat (30) en un matériau semi-conducteur, d'au moins une première zone en un matériau isolant (36), jusqu'au niveau de la surface inférieure (35, 41) du masque, avant ou pendant le retrait du masque.
2. Procédé selon la revendication 1, la formation de matériau isolant comportant une étape de croissance contrôlée dudit matériau isolant, jusqu'au niveau (35) de la surface inférieure du masque, puis le retrait du masque.
3. Procédé selon la revendication 1, l'étape de formation d'isolant comportant: - al) une sous-étape de croissance contrôlée d'un matériau isolant, jusqu'au dessus du niveau de la surface inférieure (35) du masque, - a2) une sous-étape d'amincissement sélectif du matériau isolant, pour le ramener au niveau (35) de la surface inférieure du masque.
4. Procédé selon la revendication 1, la formation d'isolant comportant: al) une sous-étape de croissance contrôlée d'un matériau isolant, jusqu'au dessus du niveau de la surface inférieure (35) du masque, - a2) une sous-étape d'amincissement sélectif du matériau isolant, pour le ramener à un niveau (391, 394, 394) supérieur à la surface inférieure (35) du masque, maintenant ainsi une couche résiduelle d'isolant au- dessus de cette surface.
5. Procédé selon la revendication 4, la couche résiduelle étant enlevée au moins en partie lors du retrait du masque.
6. Procédé selon la revendication 4 ou 5, la couche résiduelle étant enlevée au moins en partie lors du retrait d'une couche superficielle (311) formée sur la masque (31) pendant la sous étape al).
7. Procédé selon l'une des revendications 3 à 6, l'étape a2 étant réalisée par attaque chimique.
8. Procédé selon l'une des revendications 1 20 à 7, le substrat comportant en outre une couche isolante (33) en surface.
9. Procédé selon la revendication 8, comportant en outre une étape de suppression de la couche d'isolant pour former une alternance de zones semi-conductrices et de zones isolantes.
10. Procédé selon la revendication 8 ou 9, la couche isolante (33) ayant une épaisseur comprise 30 entre 1 nm et 0,5 pm.
11. Procédé selon l'une des revendications 1 à 10, le substrat comportant en outre une couche conductrice (310) en surface.
12. Procédé selon la revendication 11, la couche conductrice étant en siliciure ou en métal ou en Si dopé.
13. Procédé selon la revendication 11 ou 10 12, la couche conductrice étant recouverte d'une couche de protection (410).
14. Procédé selon la revendication 13, la couche de protection (410) n'étant pas retirée après retrait du masque (31).
15. Procédé selon l'une des revendications 1 à 14, comportant une gravure du premier substrat (30) en un matériau semi-conducteur, à travers le masque (31), formant au moins une zone gravée (34) dans le matériau semiconducteur, et éventuellement dans la couche isolante (33) de surface ou éventuellement dans la couche conductrice (310) et éventuellement dans sa couche de protection (410), le matériau isolant étant formé au moins dans cette zone gravée.
16. Procédé selon la revendication 15, la zone gravée (34) ayant une profondeur, dans le premier matériau semi-conducteur, comprise entre 1 nm et 10 pm.
17. Procédé selon l'une des revendications 1 à 16, le retrait du masque étant réalisé de manière sélective par rapport au matériau isolant.
18. Procédé de réalisation de composant semi-conducteur, comportant: - la formation ou la croissance contrôlée, dans une première zone d'un substrat (30) semi-conducteur, et jusqu'au-dessus du niveau (35) de la surface inférieure d'un masque (31) recouvrant au moins une deuxième zone du substrat (30), ou recouvrant une couche isolante (33) ou une couche conductrice (310) ou une couche de protection (410) d'une couche conductrice (310) recouvrant au moins une deuxième zone du substrat, d'un isolant (36) à travers le masque, - une attaque de l'isolant, sélective par rapport au masque, et une attaque du masque, sélective par rapport à l'isolant, afin de ramener la surface supérieure (39) de l'isolant au niveau (35) défini par la surface inférieure du masque.
19. Procédé selon la revendication 18, l'attaque de l'isolant laissant subsister une couche résiduelle d'isolant au-dessus du niveau (35) défini par la surface inférieure du masque (31).
20. Procédé selon la revendication 19, la couche résiduelle étant retirée au moins en partie lors de l'attaque d'une couche superficielle (311) recouvrant le masque et/ou au moins en partie lors de l'attaque du masque.
21. Procédé selon l'une des revendications 18 à 20, comportant une gravure (34) de la première zone du substrat.
22. Procédé selon la revendication 21, la zone gravée (34) ayant une profondeur, dans le substrat, comprise entre 1 nm et 10 pm.
23. Procédé selon l'une des revendications 1 à 22, le matériau semiconducteur étant en silicium ou en Sil_XGex (0<x<l).
24. Procédé selon l'une des revendications
1 à 23, le matériau isolant étant en SiO2, ou en Al2O3, ou en A1N, ou en SiON, ou en Si3N4, ou en diamant, ou en HfO2, ou en un matériau diélectrique à forte constante diélectrique.
25. Procédé selon l'une des revendications
1 à 24, le masque étant en nitrure Si3N4, ou en Al2O3 ou en A1N.
26. Procédé selon l'une des revendications 25 1 à 25, comportant en outre une étape d'assemblage avec un deuxième substrat (50, 60).
27. Procédé selon la revendication 26, l'assemblage étant réalisé par adhérence moléculaire.
28. Procédé selon la revendication 26 ou 27, le deuxième substrat étant en un deuxième matériau semi-conducteur.
29. Procédé selon la revendication 28, le deuxième substrat comportant en outre une couche (62) d'isolant sur le deuxième matériau semi-conducteur.
30. Procédé selon la revendication 28 ou 29, le premier substrat ayant au moins une zone d'un premier type de conductivité, et le deuxième substrat ayant au moins une zone du type de conductivité opposée.
31. Procédé selon l'une des revendications 26 à 30, comportant en outre une étape d'amincissement du premier et/ou du deuxième substrat.
32. Procédé selon la revendication 31, l'étape d'amincissement de l'un et/ou de l'autre des substrats étant réalisée par formation d'une couche ou d'une zone de fragilisation.
33. Procédé selon la revendication 32, la 25 couche ou la zone de fragilisation étant réalisée par une couche de silicium poreux.
34. Procédé selon la revendication 33, la formation d'une couche ou d'une zone de fragilisation étant réalisée par implantation d'ions dans le premier ou le second substrat.
35. Procédé selon la revendication 34, les ions implantés étant des ions hydrogène ou un mélange d'ions hydrogène et d'ions hélium.
36. Procédé selon la revendication 35, l'étape d'amincissement étant obtenue par polissage ou gravure.
37. Procédé selon l'une des revendications
26 à 36, le premier et/ou le deuxième substrat comportant au moins une zone de première conductivité et une zone de deuxième conductivité en surface.
38. Procédé selon l'une des revendications
26 à 36, le deuxième substrat comportant au moins une partie de circuit ou de composant en surface.
39. Procédé selon l'une des revendications 1 à 38, le matériau du premier substrat comportant des zones avec des dopages différents.
40. Procédé selon l'une des revendications
1 à 39, la formation d'isolant à travers le masque comportant au moins en partie une oxydation thermique du substrat semi-conducteur.
41. Procédé selon la revendication 40, comportant en outre un dépôt d'isolant ou d'oxyde.
42. Procédé de réalisation d'une structure semi-conductrice comportant la formation: a) - d'une première zone isolante dans un substrat semiconducteur, b) - puis la formation d'au moins une deuxième zone isolante dans le même substrat, les étapes a) et b) étant effectuées selon l'une des revendications 1 à 40.
43. Procédé selon la revendication 42, les étapes a) et b) étant effectuées avec des masques différents.
44. Procédé selon la revendications 42 ou
43, au moins deux des zones isolantes formées ayant des profondeurs et/ou des largeurs différentes dans le substrat et/ou étant formées de matériaux isolants différents.
45. Procédé selon l'une des revendications 1 à 44, un film isolant (100) étant réalisé sur au moins un des deux substrats.
46. Dispositif semi-conducteur, comportant un substrat semi-conducteur (30), au moins une zone isolante (36) dans ce substrat, une surface de cette zone isolante affleurant la surface du matériau semi-conducteur avec une précision inférieure à + 5 nm 10
47. Dispositif semi-conducteur, comportant un substrat semi-conducteur (30), au moins une zone isolante (36) dans ce substrat, une couche (310-1, 310-2) conductrice sur le substrat, en dehors des zones isolantes, cette couche conductrice étant éventuellement recouverte d'une couche de protection (410), une surface de la zone isolante affleurant la surface de la couche (310) conductrice ou éventuellement de la couche de protection (410).
48. Dispositif selon la revendication 47, la couche conductrice étant en siliciure ou en métal ou en Si dopé.
49. Dispositif selon la revendication 47 ou 48, la surface de la zone isolante affleurant la surface de la couche (310) conductrice ou éventuellement de la couche de protection (410) avec une précision inférieure à + 5 nm.
50. Dispositif selon l'une des revendications 46 à 49, comportant en outre une couche d'un matériau isolant recouvrant la zone isolante et la substrat ou la couche conductrice (310-1, 310-2) ou la couche de protection (410) recouvrant la couche conductrice.
51. Dispositif selon l'une des revendications 46 à 50, le matériau semiconducteur 30 étant en silicium ou en Sil_XGex (0<x<1).
52. Dispositif selon l'une des revendications 46 à 51, le matériau isolant de la zone isolante étant en SiO2, ou en Al2O3, ou en A1N, ou en SiON, ou en Si3N4, ou en diamant, ou en Hf O2, ou en un matériau diélectrique à forte constante diélectrique.
FR0452284A 2004-10-06 2004-10-06 Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. Expired - Lifetime FR2876220B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR0452284A FR2876220B1 (fr) 2004-10-06 2004-10-06 Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
EP05850920A EP1797588A2 (fr) 2004-10-06 2005-10-06 Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees
PCT/IB2005/054432 WO2006072871A2 (fr) 2004-10-06 2005-10-06 Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees
JP2007535322A JP5329808B2 (ja) 2004-10-06 2005-10-06 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法
US11/576,743 US7781300B2 (en) 2004-10-06 2005-10-06 Method for producing mixed stacked structures, different insulating areas and/or localised vertical electrical conducting areas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0452284A FR2876220B1 (fr) 2004-10-06 2004-10-06 Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.

Publications (2)

Publication Number Publication Date
FR2876220A1 true FR2876220A1 (fr) 2006-04-07
FR2876220B1 FR2876220B1 (fr) 2007-09-28

Family

ID=34951834

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0452284A Expired - Lifetime FR2876220B1 (fr) 2004-10-06 2004-10-06 Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.

Country Status (5)

Country Link
US (1) US7781300B2 (fr)
EP (1) EP1797588A2 (fr)
JP (1) JP5329808B2 (fr)
FR (1) FR2876220B1 (fr)
WO (1) WO2006072871A2 (fr)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007096426A1 (fr) * 2006-02-27 2007-08-30 Tracit Technologies procédé de fabrication de Structures soi partielles comprenant des zones connectant une couche superficielle et un substrat
FR2906078A1 (fr) * 2006-09-19 2008-03-21 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
FR2909221A1 (fr) * 2006-11-29 2008-05-30 Commissariat Energie Atomique Procede de realisation d'un substrat mixte.
FR2910702A1 (fr) * 2006-12-26 2008-06-27 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
WO2008116879A1 (fr) * 2007-03-28 2008-10-02 S.O.I.Tec Silicon On Insulator Technologies Procédé de fabrication d'un substrat composite
EP2138451A1 (fr) 2008-06-23 2009-12-30 Commissariat a L'Energie Atomique Procédé de fabrication d'un composant électromécanique MEMS/NEMS
EP2138454A1 (fr) 2008-06-23 2009-12-30 Commissariat a L'Energie Atomique Substrat hétérogène comportant une couche sacrificielle et son procédé de réalisation
US7781300B2 (en) 2004-10-06 2010-08-24 Commissariat A L'energie Atomique Method for producing mixed stacked structures, different insulating areas and/or localised vertical electrical conducting areas
US8372733B2 (en) 2008-09-03 2013-02-12 Soitec Method for fabricating a locally passivated germanium-on-insulator substrate

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2850487B1 (fr) * 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2875947B1 (fr) * 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US8264466B2 (en) * 2006-03-31 2012-09-11 3M Innovative Properties Company Touch screen having reduced visibility transparent conductor pattern
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
FR2910177B1 (fr) * 2006-12-18 2009-04-03 Soitec Silicon On Insulator Couche tres fine enterree
JP2009049113A (ja) * 2007-08-17 2009-03-05 Oki Electric Ind Co Ltd Ｓｏｉ基板、ｓｏｉ基板の製造方法及び、半導体加速度センサ
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8936996B2 (en) * 2010-12-02 2015-01-20 International Business Machines Corporation Structure and method for topography free SOI integration
JP5454485B2 (ja) * 2011-02-09 2014-03-26 信越半導体株式会社 貼り合わせ基板の製造方法
JP5505367B2 (ja) * 2011-05-11 2014-05-28 信越半導体株式会社 基板の一部に絶縁層を有する貼り合わせ基板の製造方法
US9329336B2 (en) 2012-07-06 2016-05-03 Micron Technology, Inc. Method of forming a hermetically sealed fiber to chip connection
KR102007258B1 (ko) * 2012-11-21 2019-08-05 삼성전자주식회사 광전 집적회로 기판의 제조방법
FR3008190B1 (fr) 2013-07-08 2015-08-07 Commissariat Energie Atomique Procede et dispositif de mesure d'un champ magnetique au moyen d'excitations synchronisees
CN104752311B (zh) * 2013-12-27 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种绝缘体上硅衬底及其制造方法
FR3039699B1 (fr) * 2015-07-31 2017-07-28 Commissariat Energie Atomique Procede de realisation d'un dispositif electronique
FR3040108B1 (fr) 2015-08-12 2017-08-11 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238865A (en) * 1990-09-21 1993-08-24 Nippon Steel Corporation Process for producing laminated semiconductor substrate
EP0736897A2 (fr) * 1995-04-04 1996-10-09 Motorola, Inc. Procédé pour former une structure de rainure pour isolation pour circuit intégré
US20020079551A1 (en) * 2000-12-27 2002-06-27 Akira Hokazono Semiconductor device and method of manufacturing the same
WO2004044975A1 (fr) * 2002-11-12 2004-05-27 S.O.I. Tec Silicon On Insulator Technologies Structure semi-conductrice et procede de fabrication de cette structure

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184843A (ja) 1985-02-13 1986-08-18 Toshiba Corp 複合半導体装置とその製造方法
JPS61188944A (ja) * 1985-02-18 1986-08-22 Oki Electric Ind Co Ltd 半導体装置の製造方法
FR2579809B1 (fr) 1985-04-02 1987-05-15 Thomson Csf Procede de realisation de matrices decommande a diodes pour ecran plat de visualisation electro-optique et ecran plat realise par ce procede
JPS62120051A (ja) * 1985-11-20 1987-06-01 Fuji Electric Co Ltd 半導体装置の製造方法
US4956314A (en) 1989-05-30 1990-09-11 Motorola, Inc. Differential etching of silicon nitride
JPH06275710A (ja) * 1993-03-23 1994-09-30 Kawasaki Steel Corp 半導体装置の製造方法
US5466630A (en) 1994-03-21 1995-11-14 United Microelectronics Corp. Silicon-on-insulator technique with buried gap
US5733813A (en) * 1996-05-09 1998-03-31 National Semiconductor Corporation Method for forming planarized field isolation regions
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JP4144047B2 (ja) 1997-08-20 2008-09-03 株式会社デンソー 半導体基板の製造方法
US5976945A (en) 1997-11-20 1999-11-02 Vanguard International Semiconductor Corporation Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor
US5972758A (en) 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
JPH11233609A (ja) * 1998-02-13 1999-08-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6004863A (en) * 1998-05-06 1999-12-21 Taiwan Semiconductor Manufacturing Company Non-polishing sacrificial layer etchback planarizing method for forming a planarized aperture fill layer
US6335292B1 (en) 1999-04-15 2002-01-01 Micron Technology, Inc. Method of controlling striations and CD loss in contact oxide etch
FR2795554B1 (fr) 1999-06-28 2003-08-22 France Telecom Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
WO2001006564A1 (fr) 1999-07-15 2001-01-25 Shin-Etsu Handotai Co., Ltd. Procede de production d'une plaquette encollee et plaquette encollee
US6245636B1 (en) * 1999-10-20 2001-06-12 Advanced Micro Devices, Inc. Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate
US6235607B1 (en) * 1999-12-07 2001-05-22 Advanced Micro Devices, Inc. Method for establishing component isolation regions in SOI semiconductor device
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6372657B1 (en) 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
DE10064494A1 (de) 2000-12-22 2002-07-04 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement, wobei das Halbleiterbauelement insbesondere eine bewegliche Masse aufweist
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
JP3556647B2 (ja) * 2001-08-21 2004-08-18 沖電気工業株式会社 半導体素子の製造方法
US6531375B1 (en) * 2001-09-18 2003-03-11 International Business Machines Corporation Method of forming a body contact using BOX modification
JP2003224098A (ja) * 2002-01-30 2003-08-08 Semiconductor Leading Edge Technologies Inc 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体
CN1317727C (zh) 2002-08-26 2007-05-23 国际商业机器公司 隔膜促动微机电开关
JP2004103855A (ja) 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
FR2849269B1 (fr) 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
DE60324960D1 (de) 2002-12-20 2009-01-08 Soitec Silicon On Insulator Herstellung von hohlräumen in einer siliziumscheibe
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
KR100546855B1 (ko) 2002-12-28 2006-01-25 동부아남반도체 주식회사 반도체 소자의 제조 방법
JP2004319538A (ja) 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
FR2875947B1 (fr) 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
FR2876220B1 (fr) 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238865A (en) * 1990-09-21 1993-08-24 Nippon Steel Corporation Process for producing laminated semiconductor substrate
EP0736897A2 (fr) * 1995-04-04 1996-10-09 Motorola, Inc. Procédé pour former une structure de rainure pour isolation pour circuit intégré
US20020079551A1 (en) * 2000-12-27 2002-06-27 Akira Hokazono Semiconductor device and method of manufacturing the same
WO2004044975A1 (fr) * 2002-11-12 2004-05-27 S.O.I. Tec Silicon On Insulator Technologies Structure semi-conductrice et procede de fabrication de cette structure

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781300B2 (en) 2004-10-06 2010-08-24 Commissariat A L'energie Atomique Method for producing mixed stacked structures, different insulating areas and/or localised vertical electrical conducting areas
US7709305B2 (en) 2006-02-27 2010-05-04 Tracit Technologies Method for producing partial SOI structures comprising zones connecting a superficial layer and a substrate
FR2897982A1 (fr) * 2006-02-27 2007-08-31 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
US8044465B2 (en) 2006-02-27 2011-10-25 S.O.I.TEC Solicon On Insulator Technologies Method for producing partial SOI structures comprising zones connecting a superficial layer and a substrate
WO2007096426A1 (fr) * 2006-02-27 2007-08-30 Tracit Technologies procédé de fabrication de Structures soi partielles comprenant des zones connectant une couche superficielle et un substrat
FR2906078A1 (fr) * 2006-09-19 2008-03-21 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
EP1923912A1 (fr) * 2006-09-19 2008-05-21 Commissariat à l'Energie Atomique Procédé de fabrication d'une structure microtechnologique mixte et une structure ainsi obtenue
WO2008065143A1 (fr) * 2006-11-29 2008-06-05 Commissariat A L'energie Atomique Procede de realisation d'un substrat mixte
FR2909221A1 (fr) * 2006-11-29 2008-05-30 Commissariat Energie Atomique Procede de realisation d'un substrat mixte.
US7422958B2 (en) 2006-12-26 2008-09-09 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a mixed substrate
WO2008077796A1 (fr) * 2006-12-26 2008-07-03 S.O.I.Tec Silicon On Insulator Technologies Procédé de fabrication d'un substrat mélangé
FR2910702A1 (fr) * 2006-12-26 2008-06-27 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
WO2008116879A1 (fr) * 2007-03-28 2008-10-02 S.O.I.Tec Silicon On Insulator Technologies Procédé de fabrication d'un substrat composite
FR2914493A1 (fr) * 2007-03-28 2008-10-03 Soitec Silicon On Insulator Substrat demontable.
US8153504B2 (en) 2007-03-28 2012-04-10 Soitec Process for manufacturing a composite substrate
CN101641774B (zh) * 2007-03-28 2012-10-24 硅绝缘体技术有限公司 用于制造复合衬底的工艺
EP2138451A1 (fr) 2008-06-23 2009-12-30 Commissariat a L'Energie Atomique Procédé de fabrication d'un composant électromécanique MEMS/NEMS
EP2138454A1 (fr) 2008-06-23 2009-12-30 Commissariat a L'Energie Atomique Substrat hétérogène comportant une couche sacrificielle et son procédé de réalisation
US8372733B2 (en) 2008-09-03 2013-02-12 Soitec Method for fabricating a locally passivated germanium-on-insulator substrate
US9076713B2 (en) 2008-09-03 2015-07-07 Soitec Locally passivated germanium-on-insulator substrate

Also Published As

Publication number Publication date
US20070202660A1 (en) 2007-08-30
EP1797588A2 (fr) 2007-06-20
US7781300B2 (en) 2010-08-24
JP5329808B2 (ja) 2013-10-30
JP2008516443A (ja) 2008-05-15
WO2006072871A2 (fr) 2006-07-13
FR2876220B1 (fr) 2007-09-28
WO2006072871A3 (fr) 2006-11-30

Similar Documents

Publication Publication Date Title
FR2876220A1 (fr) Procede d&#39;elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
EP1797587B1 (fr) Procede d&#39;elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees
EP1923912B1 (fr) Procédé de fabrication d&#39;une structure microtechnologique mixte
EP1902463B1 (fr) Procede de diminution de la rugosite d&#39;une couche epaisse d&#39;isolant
EP1671361B1 (fr) Procede de fabrication d&#39;une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
FR2816445A1 (fr) Procede de fabrication d&#39;une structure empilee comprenant une couche mince adherant a un substrat cible
EP1759411A1 (fr) Procede de transfert de plaques
FR2925223A1 (fr) Procede d&#39;assemblage avec marques enterrees
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d&#39;un substrat et sa face arrière ou une portion de sa face arrière
EP1803683B1 (fr) Procede d&#39;elaboration de nanostructures ordonnées
FR2875947A1 (fr) Nouvelle structure pour microelectronique et microsysteme et procede de realisation
FR2936356A1 (fr) Procede de dissolution locale de la couche d&#39;oxyde dans une structure de type semi-conducteur sur isolant
EP1631982A1 (fr) Procede d obtention d une couche tres mince par amincissement par auto-portage provoque
FR3080486A1 (fr) Procede de formation d&#39;un dispositif microelectronique
EP0675544B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant
FR3091002A1 (fr) Procédé de gravure d’une couche diélectrique tridimensionnelle
FR3019937A1 (fr) Procede de formation de tranchees d&#39;isolement
WO2005013338A2 (fr) Realisation d’une structure comprenant une couche protegeant contre des traitements chimiques
FR2911597A1 (fr) Procede de formation et de controle d&#39;interfaces rugueuses.
FR2857952A1 (fr) Resonateur electromecanique et procede de fabrication d&#39;un tel resonateur
WO2024110364A1 (fr) Procédé de fabrication d&#39;un empilement comprenant une couche isolante
WO2023194142A1 (fr) Substrat comprenant des vias et procédés de fabrication associés
FR3026561A1 (fr) Procede de realisation d&#39;une structure microelectronique multi-niveaux
WO2023194318A1 (fr) Substrat comprenant des vias et procédés de fabrication associés
Moriceau et al. Transfer of patterned Si and SiO/sub 2/layers for the fabrication of patterned and mixed SOI

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14