FR3026561A1 - Procede de realisation d'une structure microelectronique multi-niveaux - Google Patents
Procede de realisation d'une structure microelectronique multi-niveaux Download PDFInfo
- Publication number
- FR3026561A1 FR3026561A1 FR1459059A FR1459059A FR3026561A1 FR 3026561 A1 FR3026561 A1 FR 3026561A1 FR 1459059 A FR1459059 A FR 1459059A FR 1459059 A FR1459059 A FR 1459059A FR 3026561 A1 FR3026561 A1 FR 3026561A1
- Authority
- FR
- France
- Prior art keywords
- layer
- pattern
- fixed
- displaced
- microelectronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004377 microelectronic Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 62
- 238000006073 displacement reaction Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000035515 penetration Effects 0.000 claims description 2
- 238000007639 printing Methods 0.000 claims description 2
- 238000005411 Van der Waals force Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 203
- 239000000463 material Substances 0.000 description 29
- 238000004804 winding Methods 0.000 description 29
- 238000005530 etching Methods 0.000 description 25
- 230000008901 benefit Effects 0.000 description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 5
- 239000000499 gel Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101100460147 Sarcophaga bullata NEMS gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- OIZWRNHKSFLKSL-UHFFFAOYSA-N fluoroform;tetrafluoromethane Chemical compound FC(F)F.FC(F)(F)F OIZWRNHKSFLKSL-UHFFFAOYSA-N 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- VYQNWZOUAUKGHI-UHFFFAOYSA-N monobenzone Chemical compound C1=CC(O)=CC=C1OCC1=CC=CC=C1 VYQNWZOUAUKGHI-UHFFFAOYSA-N 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
L'invention porte sur un procédé de réalisation d'une structure microélectronique multi-niveaux comprenant : - la formation d'une première couche (236); - la réalisation d'au moins une deuxième couche (239) recouvrant au moins partiellement la première couche (236) ; - la réalisation d'au moins un motif (220, 220a, 220b) microélectronique sur ou dans la deuxième couche (239); caractérisé en ce que : la formation de la deuxième couche (239) est réalisée de manière à générer en son sein une contrainte mécanique ; la première couche (236) forme pour la deuxième couche (239) un support empêchant la relaxation de ladite contrainte ; et en ce qu'il comprend au moins les étapes suivantes effectuées après réalisation de l'au moins un motif (220, 220a, 220b) microélectronique, - suppression d'une partie au moins de la première couche (236), permettant ainsi de relaxer une partie au moins de la contrainte mécanique de la deuxième couche (239) de manière à ce qu'une portion au moins de la deuxième couche (239) recouvrant ladite partie supprimée de première couche (236) se déplace; - fixation de la portion déplacée de la deuxième couche (239) à une partie restée fixe de la structure.
Description
DOMAINE TECHNIQUE DE L'INVENTION La présente invention concerne des procédés de réalisation de structures micro-électroniques et en particulier des procédés permettant la réalisation de structures tridimensionnelles (3D), procédés à l'issue desquels 5 plusieurs niveaux de composants sont empilés. ÉTAT DE LA TECHNIQUE De manière générale, la réalisation de structures tridimensionnelles ou 3D permet d'augmenter la densité d'intégration des dispositifs micro-électroniques ainsi fabriqués. 10 Parmi les solutions qui ont déjà été proposées pour obtenir ce résultat la technique qui est de loin la plus souvent utilisée consiste à réaliser successivement les différentes couches de l'empilement 3D formant le dispositif micro-électronique que l'on désire fabriquer. On réalise ainsi tout d'abord un premier niveau comprenant une partie des composants micro-électroniques 15 puis on superpose sur ce premier niveau, au cours d'une deuxième phase de réalisation, un deuxième niveau de composants constituant le dispositif. Plus de deux niveaux peuvent être successivement réalisés de cette façon. Cependant, lors de la réalisation d'une telle structure 3D certaines étapes nécessitent des températures élevées. C'est notamment le cas pour la 20 réalisation de composants actifs tels que les transistors. Par exemple, l'étape de réalisation de l'empilement de couches formant l'électrode de grille de ces transistors va typiquement nécessiter la mise en oeuvre de températures de l'ordre de 800°C. Les températures appliquées à la structure 3D en cours de fabrication pour réaliser les niveaux au-delà du premier sont, dans ce mode de 25 réalisation, nécessairement aussi appliquées aux niveaux déjà réalisés et en particulier au premier niveau. Or, certains des composants du premier niveau, et plus généralement des niveaux déjà réalisés, sont susceptibles de ne disposer que d'un budget thermique faible, c'est-à-dire qu'ils ne peuvent pas absorber une énergie 30 thermique élevée sous peine d'être fortement dégradés. C'est par exemple le cas des zones formant les électrodes de source et de drain (S/D) des transistors déjà réalisés notamment parce que celles-ci sont le plus souvent siliciurées dans le but de diminuer la résistance électrique de ces électrodes. La mise en oeuvre de la technique de fabrication de dispositifs 3D brièvement décrite ci-dessus, la plus couramment utilisée, impose donc en pratique d'avoir recours à des étapes de réalisation, pour le deuxième niveau et éventuellement les suivants, qui ne mettent en jeu que des températures assez faibles pour qu'elles n'entraînent pas de dégradation des composants déjà réalisés. Typiquement, la réalisation d'un deuxième niveau de composants demande alors la mise en oeuvre de températures n'excédant pas 400°C. Avec ce budget thermique il faut cependant toujours pouvoir créer à ce niveau des composants actifs généralement de type transistors MOS, c'est-à-dire « métaloxyde-semi-conducteur », les plus largement utilisés, sur un plan de masse et avec une isolation électrique entre transistors. Si des solutions ont bien été proposées pour parvenir à ce résultat elles s'avèrent particulièrement complexes à mettre en oeuvre ou manquent de fiabilité pour être exploitées industriellement. Le problème se pose en particulier pour l'obtention des oxydes de grille et des couches épitaxiales nécessaires à la réalisation des transistors MOS dont la qualité se dégrade sensiblement quand ils sont formés en dessous de 500°C. Egalement, le problème de la diffusion à ces températures de dopants dans les couches semi-conductrices n'est pas résolu. C'est donc un objet de l'invention que de répondre au moins en partie aux problèmes exposés ci-dessus qui se posent lors de la réalisation des niveaux supérieurs d'empilements de composants 3D. Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l'examen de la description suivante et des dessins d'accompagnement. Il est entendu que d'autres avantages peuvent être incorporés. RÉSUMÉ DE L'INVENTION Pour atteindre cet objectif, un mode de réalisation de la présente invention propose un procédé de réalisation d'une structure microélectronique comprenant : - la formation d'une première couche ; - la réalisation d'au moins une deuxième couche, recouvrant au moins partiellement la première couche ; - la réalisation d'au moins un motif microélectronique sur ou dans la deuxième couche ; La formation de la deuxième couche est réalisée de manière à générer en son sein une contrainte mécanique et la première couche formant pour la deuxième couche un support empêchant la relaxation de ladite contrainte. Le procédé comprend au moins les étapes suivantes effectuées après réalisation de l'au moins un motif microélectronique, - supprimer une partie au moins de la première couche, autorisant ainsi la relaxation d'une partie au moins de ladite contrainte et permettant à une portion de la deuxième couche recouvrant ladite partie supprimée de première couche de se déplacer sous l'effet de ladite contrainte ; - fixer de la portion déplacée à une partie restée fixe de la structure.
Ainsi, l'invention permet de réaliser des motifs microélectroniques sur un même niveau, puis de déformer ce niveau pour assembler dans l'espace ces motifs, par exemple en les empilant sur différents niveaux. Plus précisément, une portion d'un niveau se déplace, typiquement en se courbant ou en se repliant, sous l'effet de la libération de la contrainte qu'elle contenait préalablement. La contrainte est libérée lors de la suppression de la première couche qui fait office de couche sacrificielle. Les motifs étant formés sur un même niveau, l'invention permet d'éviter d'impacter le budget thermique d'un premier niveau lors de la réalisation de niveaux supérieurs.
Selon un autre mode de réalisation, l'invention porte sur un procédé de réalisation d'une structure microélectronique à partir d'un empilement comprenant au moins une première couche, une deuxième couche recouvrant la première couche, au moins un module électronique tel qu'un motif microélectronique sur ou dans la deuxième couche. Le procédé comprend au moins une étape au cours de laquelle on crée dans l'empilement une contrainte dans la deuxième couche, la première couche empêchant la relaxation de ladite contrainte.
Le procédé comprend également au moins les étapes suivantes effectuées à partir dudit empilement: -supprimer une partie au moins de la première couche pour autoriser ainsi la relaxation de la contrainte maintenant la deuxième couche contre la première couche. Ladite relaxation permettant à une portion de la deuxième couche recouvrant ladite partie supprimée de première couche de se déplacer sous l'effet de ladite contrainte ; -fixer de la portion déplacée sur une partie restée fixe de la structure. Ainsi, la deuxième couche porte ou constitue un module mobile qui se déplace en s'enroulant jusqu'à venir au contact d'un module resté immobile. Un autre objet de la présente invention concerne un dispositif microélectronique comprenant une structure obtenue par le procédé selon l'invention. Par dispositif microélectronique, on entend tout type de dispositif 15 réalisé avec des moyens de la microélectronique. Ces dispositifs englobent notamment en plus des dispositifs à finalité purement électronique, des dispositifs micromécaniques ou électromécaniques (MEMS, NEMS...) ainsi que des dispositifs optiques ou optoélectroniques (MOEMS...). 20 BRÈVE DESCRIPTION DES FIGURES Les buts, objets, ainsi que les caractéristiques et avantages de l'invention ressortiront mieux de la description détaillée d'un mode de réalisation - de cette dernière qui est illustré par les dessins d'accompagnement suivants dans lesquels : 25 La FIGURE 1 illustre un exemple de réalisation d'une structure multi-niveaux de l'art antérieur. La FIGURE 2 composée des figures 2a à 2e illustre différentes étapes d'un mode de réalisation de l'invention dans lequel un motif microélectronique est ramené au-dessus d'un autre motif microélectronique pour former une structure 30 de composant 3D. La FIGURE 3 illustre une mise en oeuvre de l'invention dans laquelle les reprises de contact sur les transistors de la couche supérieure se font, après retournement, à partir de la face inférieure de ces derniers.
La FIGURE 4 illustre comment les blocs 3D peuvent, après repliement, être isolés entre eux. La FIGURE 5 composée des figures 5a à 5g montre comment le procédé de l'invention permet d'obtenir un empilement 3D de plus de deux niveaux.
La FIGURE 6 illustre le fait que les motifs sont possiblement positionnés verticalement après repliement par un repliement par exemple d'environ 900 . La FIGURE 7 illustre le fait que l'on peut également procéder au repliement de blocs d'interconnexions. La FIGURE 8 illustre un mode de réalisation de structures 3D qui met en oeuvre 10 deux types de repliements dans des sens opposées. La FIGURE 9 composée des figures 9a à 9d illustre l'utilisation d'encoches configurées pour contrôler les repliements. Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de 15 l'invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l'invention et ne sont pas nécessairement :à l'échelle des applications pratiques. En particulier les épaisseurs, longueurs et positions relatives des différents composants, couches et films ne sont pas représentatives de la réalité. 20 DESCRIPTION DÉTAILLÉE DE L'INVENTION Avant d'entamer une revue détaillée de modes de réalisation de 25 l'invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement : - la portion de la deuxième couche (située sur ladite partie supprimée de première couche se déplace en se courbant sous l'effet de la relaxation de ladite contrainte. 30 - La deuxième couche comprend un motif microélectronique sur la portion déplacée ou sur une portion restée fixe ; - la deuxième couche est surmontée d'une couche isolante, configurée de manière à se laisser entrainer en déplacement par le déplacement de la deuxième couche. - la couche isolante est surmontée d'une couche semiconductrice, configurée de manière à se laisser entrainer en déplacement par le déplacement de la deuxième couche. - la deuxième couche est une couche semi-conductrice. - la portion déplacée se recourbe en direction d'une portion restée fixe ; - la portion déplacée se recourbe d'un angle compris entre 60 et 270° et de préférence entre 80 et 1900; - la portion déplacée comprend au moins un transistor ; - la portion restée fixe comprend au moins un transistor ; - le transistor porté par la portion déplacée est rapporté sur le reste de la structure en formant un angle compris entre 80 et 190° par rapport à sa position initiale ; - Le positionnement de la portion déplacée avec la partie restée fixe de la structure est contrôlé en partie au moins par la dimension de la partie de la première couche supprimée. La suppression de la partie de la première couche est obtenue par gravure contrôlée au temps. Ainsi, le positionnement de la portion déplacée à la partie restée fixe de la structure est contrôlé en partie au moins par le temps de gravure de la première couche. Ce mode de réalisation a pour avantage d'être particulièrement simple à mettre en oeuvre. - Avantageusement, on choisit le matériau de la couche sacrificielle (première couche) afin qu'il soit sélectif relativement tous les autres matériaux qui verront le plasma ou la solution lors du retrait de la couche sacrificielle. Un film d'oxyde avec une chimie CHF3 - CF4 pourra être utilisé au même titre que du SiGe épitaxié ou polySiGe dopé. - Comme alternative à une gravure au temps, on peut également prévoir une gravure avec détection de fin de gravure. Cela nécessite par exemple d'avoir un caisson prédéfini du matériau à éliminer. - De manière alternative ou complémentaire, on prévoit au moins une discontinuité dans la deuxième couche, la position et la dimension notamment de la discontinuité étant choisies de manière à contrôler le positionnement de la portion déplacée à la partie restée fixe de la structure. Par exemple, en fonction de sa position, la discontinuité bloque le déplacement. Elle peut également contrôler le centre de la rotation autour duquel la deuxième portion se courbe lors de son déplacement. De manière préférée, la discontinuité forme une encoche ou une tranchée. Elle est par exemple obtenue par formation d'une cavité dans la deuxième couche (par lithographie typiquement), puis par remplissage de la cavité par un diélectrique. Ce mode de réalisation a pour avantage de permettre une grande précision de positionnement.
Il est également possible de recourir à un mode de réalisation alternatif dans lequel la seconde couche est déposée pleine plaque ou à une croissance sélective et ensuite la photo lithogravure vient préciser la zone ou la seconde couche doit rester. - De manière alternative ou complémentaire, le positionnement de la portion déplacée à la partie restée fixe de la structure est contrôlé en partie au moins par auto positionnement par affinité de matière. Cette technique est également désignée « self aligned monolayer ». - Selon un mode de réalisation, la fixation de la portion déplacée à la partie restée fixe de la structure repose en partie au moins sur une auto-cicatrisation (« self-healing » en anglais) des couches en contact. - Selon un mode de réalisation, la fixation de la portion déplacée à la partie restée fixe de la structure repose en partie au moins sur une recréation de liaisons hydrogène au niveau des couches en contact. - Selon un mode de réalisation, la fixation de la portion déplacée à la partie restée fixe de la structure repose en partie au moins sur un fluage des couches en contact.
Les techniques de fixation mentionnées ci-dessus, l'auto-cicatrisation, les associations de polymères par liaisons hydrogène et le fluage présentent de nombreux avantages, dont notamment les suivants : - l'association se fait à basse température. - Les matériaux sont compatibles avec ceux de la microélectronique. - ces polymères et gels permettent la planarisation et donc l'ajustement. - si on prévoit des zones avec et sans les deux faces à fixer on permettra un alignement de meilleur précision. Pour certains gels on pourra aller jusqu'à la reconnaissance de fonction/liaison particulières pour un auto- alignement dans le plan x,y et selon l'axe z. - les points particuliers pour utiliser ces techniques seront des machines conventionnelle et largement utilisées, par exemple de spin-on (tournette), voire des machines de type Langmuir pour des monocouches d'interface (comme les particules de silice). - les températures de mise en oeuvre ne nécessitent pas d'être élevées. Elles permettent l'utilisation de systèmes d'emboutissage à basse température. La température sera un peu plus élevée pour le fluage. Par exemple 400°C pour les verres PGS et BPSG. De manière complémentaire ou alternative la fixation de la portion 20 déplacée sur la partie restée fixe de la structure repose en partie au moins sur des forces d'attraction, par exemple de Van Der Waals. Par ailleurs, afin de favoriser l'interaction entre les deux couches on peut opérer une étape de nano-emboutissage entre la deuxième couche et la 25 structure restée fixe et sur laquelle vient se fixer la deuxième couche. - De manière complémentaire ou alternative la portion déplacée de la deuxième couche intègre ou porte un motif microélectronique et l'étape de fixation comprend une étape de pénétration dudit motif dans une 30 couche déformable portée par le reste de la structure, c'est-à-dire par la partie de la structure restée fixe ; - l'étape de pénétration comprend une étape d'impression appliquée sur la portion déplacée de manière à faire pénétrer ledit motif dans la couche déformable. - la première couche, c'est-à-dire la couche contrainte, peut-être soit une monocouche, soit une multicouches. - on réalise au moins un premier et un deuxième motifs sur la deuxième couche, ladite partie destinée à rester fixe et les premier et deuxième motifs étant alignés et dans lequel on déplace successivement les premier et deuxième motifs sur ladite partie destinée à rester fixe. - on réalise au moins un premier et un deuxième motifs sur la deuxième couche, ladite partie destinée à rester fixe et les premier et deuxième motifs étant alignés, les premier et deuxième motifs étant disposés de part et d'autre de ladite partie destinée à rester fixe et à des distances différentes de cette dernière. - on réalise au moins un premier et un deuxième motifs sur la deuxième couche, ladite partie destinée à rester fixe et les premier et deuxième motifs étant alignés, les premier et deuxième motifs étant disposés d'un même côté de ladite partie destinée à rester fixe et à des distances différentes de cette dernière. - on réalise au moins un premier et un deuxième motifs sur la deuxième couche, et dans lequel on effectue des déplacements des premier et deuxième motifs dans des plans différents. - on dispose sur chacune de deux faces opposées d'une couche support à la fois une première et une deuxième couches et dans lequel la suppression des premières couches génère le déplacement des deuxième couches dans un même plan, dans deux sens différents et de part et d'autre de la couche support. - on réalise dans la deuxième couche au moins une encoche entre le motif et la partie de structure destinée à rester fixe, ladite encoche formant une butée d'arrêt configurée pour bloquer le déplacement de ladite partie déplacée de la deuxième couche. - on réalise la structure destinée à rester fixe au moins un plot de contact configuré pour bloquer le déplacement de la deuxième couche. Le plot fait office de butée d'arrêt configurée pour bloquer le déplacement de la deuxième couche. - Suivant la maille de la première couche, la deuxième couche sera plus ou moins contrainte. La maille dépend en premier lieu de la nature du matériau. Elle peut aussi dépendre de son épaisseur et du réseau cristallin en dessous. - La deuxième couche recouvre la première couche en étant disposée sur ou sous la première couche. - Selon un mode de réalisation, la deuxième couche recouvre la première couche en étant directement au contact de la première couche. Alternativement, la deuxième couche est disposée sur ou sous la première couche et étant séparée de la première couche par l'intermédiaire d'une couche intermédiaire qui est éliminée lors de la suppression de la première couche ou qui se déplace avec la deuxième couche. - un motif microélectronique est pris parmi : - un transistor; un ou plusieurs blocs d'interconnexions; - le dopage d'une portion de couche ; - la réalisation d'une forme en creux ou en saillie (cavité, grille, S/D via, connexion, plot).
De manière plus générale, dans le cadre de la présente invention un motif microélectronique concerne tout motif ayant une fonction dans le domaine de la microélectronique ou des microsystèmes. On désigne « structure destinée à rester fixe », la structure qui n'est pas entrainée en déplacement sous l'effet de la relaxation de la contrainte. Cette structure ne comprend pas de couche sacrificielle sous-jacente que l'on vient supprimer. Elle peut néanmoins comprendre une portion de la couche sacrificielle qui n'est pas supprimée et qui reste en place. Cette structure constitue de préférence la base, ou le plus bas niveau de la structure multiniveaux que l'on souhaite obtenir. Elle comprend ou non un motif microélectronique.
Il est précisé que dans le cadre de la présente invention, le terme « sur », « surmonte », « recouvre » ou « sous-jacent » ou leurs équivalents ne signifient pas « au contact de ». Ainsi par exemple, le dépôt d'une première couche sur une deuxième couche ne signifie pas obligatoirement que les deux couches sont directement au contact l'une de l'autre mais cela signifie que la première couche recouvre au moins partiellement la deuxième couche en étant soit directement à son contact soit en étant séparée d'elle par au moins une autre couche ou au moins un autre élément. Il est précisé que dans le cadre de la présente invention, l'expression « fixer sur » n'implique aucune limitation de sens ou de position de fixation. Elle indique uniquement que deux éléments sont fixés l'un à l'autre. Dans la présente demande de brevet, l'épaisseur est prise selon une direction perpendiculaire aux faces principales du substrat sur lequel repose les différentes couches. Sur les figures, l'épaisseur est prise selon la verticale. Plusieurs exemples non limitatifs de l'invention vont maintenant être décrits.
La figure 1 illustre et résume les problèmes posés par la réalisation d'une structure 3D selon un procédé de l'art antérieur comme décrit brièvement dans le chapitre sur l'état de la technique où les différents niveaux 110, 120 d'un dispositif 3D sont réalisés successivement. La réalisation à basse température (400°C) d'un deuxième niveau de composants actifs, c'est-à-dire de transistors MOS 110, incluant un plan de masse et assurant une isolation électrique entre les transistors pose de nombreux problèmes : - L'obtention d'épitaxies de bonne qualité à basses températures s'avère être difficile. Elle demande l'utilisation de nouveaux précurseurs. - L'activation par laser des jonctions semi-conductrices est une technique connue qui souffre cependant de problèmes d'homogénéité. - Il faut avoir recours à une isolation froide de type MESA pour isoler les composants. Il n'est pas possible d'utiliser la technique standard dite STI (shallow trench isolation) qui est densifiée à haute température. - L'empilement des couches formant la grille (Gate stack) doit se faire à froid mais pour garantir la fiabilité de l'oxyde de grille il faut cependant pouvoir réaliser une couche intermédiaire (interlayer) à chaud ce qui nécessite de repenser le schéma d'intégration actuel.... Les figures 2a à 2e illustrent les étapes principales du procédé de l'invention. On notera ici que dans toutes les figures qui suivent destinées à illustrer l'invention, les échelles utilisées pour représenter les dimensions horizontales et verticales sont très différentes. En particulier les dimensions verticales, celles représentant les épaisseurs des couches, utilisent une échelle beaucoup plus élevée que l'échelle utilisée pour représenter les dimensions horizontales des motifs, c'est-à-dire les motifs créés en surface des tranches de semi-conducteur employés pour fabriquer les dispositifs micro-électroniques selon le procédé de l'invention. Le procédé de l'invention résout les problèmes de l'art antérieur en permettant que tous les éléments actifs puissent être réalisés lors d'une séquence d'opérations la plus adaptée à la performance propre de chaque composant actif, c'est-à-dire : transistors Si, SiGe, Ge ou à base de semi- conducteurs composites de type III-V, bénéficiant ainsi de tous les avantages d'un mode de réalisation standard des transistors MOS. Comme illustré sur la figure 2a, tous les composants actifs, 210 et 220, sont alors fabriqués au cours d'une série d'étapes communes sur un même niveau 230 en mettant possiblement en oeuvre, et sans inconvénient, des températures élevées (800°C). On peut ainsi obtenir pour chacun des transistors, quel que soit le niveau 3D auquel le composant est finalement destiné, des performances optimales. Les composants sont formés au sein d'une ou plusieurs couches isolantes 238 et sont supportés par un substrat 200 commun. Selon un mode de réalisation, les composants sont électriquement isolés les uns des autres par des tranchées d'isolation 241 de type STI (shallow trench isolation). Dans le mode de réalisation de l'invention, comme expliqué dans la figure 2b, les transistors tels que 220 sont destinés à être repliés pour former un empilement 3D. La structure de ces transistors MOS pourra avantageusement alors être différente de celle des transistors tels que 210 destinés à rester sur le premier niveau de l'empilement. Un mode de réalisation avantageux est plus particulièrement décrit sur la figure 3. La couche 242 surmonte les composants 210, 220. Cette couche 242 est utilisée de manière conventionnelle comme couche d'arrêt pour les gravures des contacts source drain et grille. De préférence, cette couche 242 est en - 15 nitrure. Les figures 2b et 2c illustrent la préparation des zones destinées à être repliées et en particulier la création par gravure d'une cavité formant une tranchée de longueur finie c'est-à-dire une encoche 231 et d'un relief adéquat 20 permettant le repliement. Comme montré sur la figure 2c on dépose à basse température une couche 232 d'un composé polycristallin de matériaux semiconducteurs SiGe (silicium-germanium) sur toute la surface. C'est cette couche 232 qui sert de masque dur pour protéger le Si02 au moment du retrait de la couche 236 faute de quoi toutl'oxyde des couches 236 et 238 serait alors gravé 25 ce qui serait contraire à l'effet recherché. La figure 2d montre le résultat, dans les zones destinées à être repliées, d'une gravure HF de tranchées d'accès 233 aux couches sous-jacentes après que celles-ci ont été définies par photolithographie au droit de motifs d'isolation 241 dits « STI » de l'anglais « shallow trench isolation » 30 qualifiant la technique couramment employée par l'industrie de la microélectronique pour isoler les composants actifs d'un circuit. On notera aussi la formation d'espaceurs 234 qui servent de protections des flancs des motifs.
Ils sont faits, comme ci-dessus, d'une couche de SiGe qui est laissée sur les flancs verticaux des reliefs dans les zones destinées à être repliées. Ainsi, les couches 234, 235 visent à protéger la couche 238 lors de la gravure de la couche sacrificielle 236. Selon un mode de réalisation préféré, 236 et 238 sont en un même matériau. La gravure de la couche 236 est isotrope, comme déjà mentionné, sans les couches 234 et 235 la gravure retirerait donc également 238 ce qui n'est pas recherché. Comme montré sur les figures 2d et 2e on peut ensuite procéder au repliement, retournement ou enroulement ou encore « roll up » 240 de ce qui 10 devient alors les couches supérieures 235 du niveau 230. Ce repliement est obtenu au cours et à l'issue d'une gravure sélective de la couche 236, à partir des tranchées 233 formées préalablement. La couche 236 est partiellement sacrifiée sur une largeur 237. Cette largeur est prise dans la direction x du repère illustré en figure 2a. Cette suppression de la couche 236 permet de 15 relaxer la contrainte existant au sein de la couche 239. Cette relaxation de contrainte génère un repliement de la couche 239 et des couches supérieures 235 qui vont ainsi constituer le deuxième niveau d'un empilement 3D. Les techniques de mise en oeuvre du repliement ou « roll up » d'une mince couche de semi-conducteur comme par exemple le silicium (Si) sont 20 connues de l'homme du métier. D'une façon générale on s'arrange pour faire croître ou déposer sur une couche sacrificielle telle que 236, une ou plusieurs couches de matériaux semi-conducteurs 239 dans lesquelles on crée des contraintes mécaniques généralement en associant des matériaux semiconducteurs ayant des mailles différentes. La gravure de la couche sacrificielle 25 sous-jacente libère ces contraintes ce qui entraîne alors, comme illustré sur la figure 2e, un repliement ou enroulement des couches précontraintes. Sur ce sujet on pourra se référer par exemple aux publications suivantes : - « Thin solid films roll up into nanotubes », par Oliver G. Schmidt et coauteurs, publiée dans « Nature », volume 410, en date du 8 mars 2001. 30 - « Semiconductors turn soft: inorganic nanomembranes » par F. Cavallo et coauteurs, publiée dans « Soft Matter », volume 6, n°3, en 2012, pages 425692.
Sur la figure 2e les couches verticales 232 et 234 ne sont pas représentées pour des raisons de clarté. On remarquera ici que la position des motifs après retournement est contrôlée par la longueur de la couche sacrificielle que l'on retire. La gravure de la couche sacrificielle étant isotrope, on contrôle donc le repliement au temps. Par ailleurs des discontinuités, de préférence en forme d'encoche 910 illustrées plus particulièrement sur la figure 9 permettent de stopper la courbure pour maîtriser l'emplacement sur lequel aboutit l'extrémité distale de la couche 239 préalablement contrainte. En outre, ces encoches 910 permettent également de mieux définir le point de pivot pour la courbure. Comme illustré sur la figure 9a, l'encoche 910 est par exemple en un matériau diélectrique. La couche 239 et les couches qui lui sont liées sont asservies et de taille fini dans le plan x,y. Elles seront entrainées par la force de déplacement de par la contrainte.
Par ailleurs, on peut s'aider de marques d'alignement 243a, 243b que l'on aura réalisées au préalable sur la branche à replier et sur la structure restée fixe: Des exemples de marques d'alignements 243a, 243b sont illustrées en figures '2d et 2e respectivement avant et après fixation de la couche contrainte 239 sur la structure restée fixe. Ces marques d'alignement permettent de faciliter et de contrôler le positionnement dans le plan x,y de la structure liée à la couche contrainte 239. Ces marques d'alignement sont illustrées et décrites plus en détail en référence à la figure 5f. Comme cela sera décrit plus en détail par la suite, d'autres solutions peuvent être mises en oeuvre de manière alternatives ou cumulées à la solution impliquant des encoches pour améliorer la précision du positionnement.
Par exemple on pourra prévoir des plots de maintien formant des butées d'arrêt bloquant le déplacement de la partie mobile. On pourra également prévoir de dimensionner de manière précise la longueur de la partie qui se déplace et la hauteur de la partie sur laquelle vient se fixer la partie mobile. Plusieurs méthodes mises en oeuvre de manière alternatives ou cumulées peuvent être utilisées pour assurer la fixation de la partie mobile sur la partie restée fixe de la structure. Selon un mode de réalisation, la fixation de la portion déplacée sur la partie restée fixe de la structure repose en partie au moins sur une auto- cicatrisation ( « self-healing » en anglais) des couches en contact. On trouvera par exemple le principe et les conditions de mise en oeuvre de cette auto-cicatrisation dans la publication suivante par exemple : « Nanoparticle solutions as adhesives for gels and biological tissues » dont les auteurs sont Séverine Rose, Alexandre Prevoteau, Paul Elzière, Dominique Hourdet, Alba Marcellan, Ludwik Leibler, paru dans NATURE Vol 505 page 382 du 16 Janvier 2014. Une autre méthode consiste à assurer la fixation de la portion déplacée sur la partie restée fixe de la structure en se basant en partie au moins sur une recréation de liaisons hydrogène au niveau des couches en contact.
On trouvera par exemple le principe d'une telle fixation et les conditions de mise en oeuvre dans la publication suivante : Routes to Hydrogen Bonding Chain-End Functionalized Polymers, Arthur Bertrand, Frédéric Lortie, Julien - Bernard, parue dans Macromolecular Rapid Communications Volume 33, Issue 24, pages 2062-2091, 21 Décembre 2012.
Selon un mode de réalisation, la fixation de la portion déplacée sur la partie restée fixe de la structure repose en partie au moins sur un fluage des couches en contact. On trouvera par exemple le principe d'une fixation par fluage de deux couches et les conditions de mise en oeuvre dans la publication suivante : « Vers le développement de nouveaux substrats compliants et paramorphiques pour l'hétéroépitaxie de matériaux désaccordés en maille », Marek Kostrzewa, Guy Hollinger; École centrale de Lyon.; Laboratoire d'électronique, optoélectronique et microsystèmes (Ecully, Rhône).
Les techniques de fixation mentionnées ci-dessus, l'auto-cicatrisation, les associations de polymères par liaisons hydrogène et le fluage présentent de nombreux avantages dont les suivants : L'association se fait à basse température. Les matériaux sont compatibles avec ceux de la microélectronique. Ces polymères et gels permettent la planarisation et donc l'ajustement. Si on prévoit des zones avec et sans les deux faces à fixer on permettra un alignement de meilleur précision. Pour certains gels on pourra aller jusqu'à la reconnaissance de fonction/liaison particulières pour un auto- alignement dans le plan x,y et selon l'axe z. Les points particuliers pour utiliser ces techniques seront des machines conventionnelle et largement utilisées, par exemple de spin-on (tournette), voire des machines de type Langmuir pour des monocouches d'interface (comme les particules de silice). Les températures de mise en oeuvre ne nécessitent pas d'être élevées. Elles permettent l'utilisation 15 de systèmes d'emboutissage à basse température. La température sera un peu plus élevée pour le fluage. Par exemple 400°C pour les verres PGS et BPSG. De manière complémentaire ou alternative la fixation de la portion déplacée sur la partie restée fixe de la structure repose en partie au moins sur des forces d'attraction, par exemple de Van Der Waals. 20 De manière alternative ou complémentaire, le positionnement de la portion déplacée sur la partie restée fixe de la structure est contrôlé en partie au moins par auto positionnement par affinité de matière. Cette technique est également désignée « self aligned monolayer ». 25 Par ailleurs, afin de favoriser l'interaction entre les deux couches on peut opérer une étape de nano-emboutissage entre la deuxième couche et la structure restée fixe et sur laquelle vient se fixer la deuxième couche. Cette étape de compression mécanique de type nano-emboutissage pourra optionnellement être réalisée ensuite, en fonction du type d'enroulement 30 obtenu après libération des contraintes, afin de figer la structure. La figure 3 illustre une mise en oeuvre avantageuse de l'invention dans laquelle les reprises de contact 310 sur les transistors de type 220 se font, après retournement, à partir de la face inférieure, celle qui était en contact avec la couche sacrificielle et qui est devenue accessible. En ce qui concerne la reprise de contact, on pourra se référer au brevet américain US 7,556,995, portant le titre « MOS Transistor Manufacturing » délivré le 7 juillet 2009.
La figure 4 illustre le fait qu'on peut optionnellement ensuite recouper 410 la structure ainsi repliée à l'aide d'une opération de photolithographie suivie d'une gravure afin d'isoler les blocs 3D entre eux. Cette figure illustre également le retrait, par lithographie de la partie 320, illustrée en figure 3 et qui comprend la portion de la couche contrainte 239 formant la jonction entre la structure restée fixe et la structure déplacée et fixée sur celle restée fixe. Les figure 5a à 5g montrent que le procédé de l'invention permet 15 d'obtenir un empilement 3D de plus de deux niveaux. Comme montré sur la figure 5g les niveaux réalisés dans cet exemple sont au nombre de trois, c'est-à-dire : 510, 520 et 530, qui sont obtenus à l'aide de deux repliements effectués successivement. Chacun de ces niveaux comprend possiblement un ou plusieurs motifs microélectroniques. Sur 20 l'exemple illustré, les niveaux 510, 520, 530 comprennent respectivement les transistors 210, 220a, 220b. Comme décrit précédemment dans les figures 2a à 2e on procède d'abord à un premier repliement 240, puis, après formation des reprises de contact sur le niveau 520, par exemple comme décrit dans la figure 3, on peut 25 effectuer un deuxième repliement 540 dans des conditions similaires. La figure 5a illustre le fait que les composants destinés à être repliés sont réalisés, comme déjà décrit, sur un même niveau 230 au cours d'une même suite d'étapes de fabrication. Cependant, ils sont réalisés à des distances différentes, 501 et 502, des composants non repliés 210. La distance 30 tient compte du niveau sur lequel ils vont être repliés et est d'autant plus grande 502 que le niveau est plus élevé. La figure 5b est similaire à la figure 2e et illustre la structure après le premier repliement 240 résultant de la gravure partielle de la couche sacrificielle 236 qui libère la contrainte de la couche 239 et permet le déplacement de cette dernière. Pour provoquer le déplacement de la couche 239 supportant les dispositifs 220a de l'un seulement des niveaux (ici le niveau 520), on effectue préalable à la gravure de la couche sacrificielle 236 des étapes de lithographie qui permettent d'accéder lors de la gravure, uniquement à la portion de couche sacrificielle 236 retenant la couche contrainte 239 supportant les dispositifs 220a de l'un seulement des niveaux (ici le niveau 520), tout en empêchant le retrait de la portion de couche sacrificielle 236 retenant la couche contrainte 239 supportant les dispositifs 220b des autres niveaux (ici le niveau 530). En résumé et en référence à la figure 5b, pour former le niveau 520, on supprime la couche sacrificielle 236 située à droite du dispositif 210 et on conserve la couche sacrificielle 236 située à gauche du dispositif 210 couche. Comme montré sur la figure 5c on procède ensuite à une reprise de contacts 310 des dispositifs repliés 220a, par exemple, comme déjà décrit dans la figure 3. On notera ici que ces opérations peuvent comprendre des étapes standard couramment mis en oeuvre lors de la fabrication de dispositifs microélectroniques incluant un dépôt d'oxyde épais de type PMD, acronyme de l'anglais « pre metal dielectric », un aplanissement de la surface par des méthodes d'amincissement et de polissage mécano chimiques de type CMP, acronyme de l'anglais « chemical mechanica-1 polishing » et la réalisation à ce niveau des interconnexions métalliques entre composants. Les figures 5d, 5e et 5f illustrent la préparation des zones destinées à être repliées pour former le troisième nivèau 530. La méthode n'est pas différente de ce qui a été décrit pour la préparation du premier repliement dans les figures 2b, 2c et 2d. En particulier, on pourra prévoir l'utilisation de marques d'alignement 243a, 243b pour faciliter et contrôler le positionnement des dispositifs 220b sur les niveaux inférieurs 510, 520. Comme déjà indiqué, la figure 5g montre la structure obtenue après le deuxième repliement résultant d'une gravure partielle de la couche sacrificielle 236, réalisation des reprises de contacts à ce niveau et retrait optionnel des espaceurs en nitrure au cours des différents retournements.
A partir d'une même structure de base on peut obtenir une structure à plusieurs étages en une seule étape ou en plusieurs étapes. Dans l'exemple précédent, on a d'abord supprimé la couche sacrificielle 5 236 au droit des motifs 220a puis, après repliement de ces motifs 210a on a supprimé la couche sacrificielle 236 au droit des motifs 220b. Les figure 5a à 5g correspondent à un cas où 502 > 501 et où les trois dispositifs (210, 220a et 220b) sont sur une même ligne. Pour réaliser cet empilement il faudra de préférence deux lithographies effectuées 10 successivement. Selon un autre mode de réalisation, on pourra effectuer la suppression de ces couches sacrificielles 236 simultanément. Les longueurs différentes de ces couches dans le plan x,y permettent d'avoir des empilements successifs des structures en dépit d'une gravure lancée simultanément. Cela permet de 15 simplifier le procédé. Dans l'exemple précédent, on empile des structures alignées selon une même direction, ici la direction x. Il peut être avantageux de procéder de la sorte avec des motifs 220a, 20 220b non alignés et formant par exemple avec la structure restée fixe un angle à 90°. Par exemple, on effectue un premier déplacement/enroulement dans le plan z,x et on effectue un deuxième déplacement/enroulement dans le plan y,z. Dans ce cas, on peut retirer successivement les couches sacrificielles retenant chacun des motifs 220a, 220b. 25 Selon un mode de réalisation avantageux, on peut déclencher simultanément les retraits des différentes portions de couches sacrificielles 236. Pour cela, on pourra par exemple tirer profit des orientations cristallines de la couche sacrificielle 236 qui présentent des vitesses de gravure différentes. 30 Par exemple une première portion de couche sacrificielle s'étendant dans le plan x,y et selon la direction x présente une vitesse de gravure significativement supérieure à celle d'une deuxième portion de couche sacrificielle s'étendant dans le plan x,y et selon la direction y. Les motifs surmontant la première portion de couche sacrificielle seront donc déplacés et repliée avant ceux surmontant la deuxième portion de couche sacrificielle. Ainsi, l'invention permet avantageusement d'effectuer des enroulements selon deux, voire plus axes différents de rotation.
Cela permet d'augmenter le nombre de structures finales que l'on peut obtenir. Par exemple, cela permet d'obtenir des structures avec un nombre élevés de niveaux, typiquement supérieurs à trois. Avec des motifs répartis à 900 autour d'une structure destinée à rester fixe, on peut ainsi facilement obtenir quatre niveaux au-dessus de cette structure destinée à rester fixe.
La figure 6 illustre le fait que le repliement peut se faire pour qu'à l'issue de cette opération les composants repliés soient en position verticale 610 comme représenté, voire qu'ils occupent un angle quelconque. Ici le motif 220 est ainsi ramené à 900 sur la structure restée fixe et portant le motif 210. La figure 7 montre qu'on peut procéder non seulement au repliement 240 de composants actifs 220, comme déjà illustré dans les figures précédentes, mais aussi au repliement 740 de blocs d'interconnexions 750 qui 20 auront également été réalisés préalablement sur le premier niveau. Ce mode de réalisation illustre ainsi clairement que les motifs destinés à être déplacés par relaxation de la contrainte de la couche 239 peuvent être de nature variés : composants actifs, bloc d'interconnexion etc. 25 Si le motif 220 est au-dessus des interconnexions 50, on peut soit : - Partir d'une structure dans laquelle le bloc d'interconnexion 50 et le motif 220 sont positionnés dans des directions différentes, par exemple à 90°; puis replier le bloc d'interconnexion 50 et ensuite le motif 220. Les deux déplacements sont alors contenus dans 30 deux plans différents z,x et y,z. - Partir d'une structure dans laquelle bloc d'interconnexion, motif 220 et structure fixe sont positionnés sur une même ligne et dans laquelle le bloc d'interconnexion 50 et le motif 220 sont positionnés de part et d'autre de la structure fixe et à des distances différentes de la structure fixe (comme dans le cas illustré en figures 5a à 5g) ; puis replier le bloc d'interconnexion 50 et ensuite le motif 220. Les deux déplacements sont ainsi contenus dans un même plan z,x. - Partir d'une structure dans laquelle bloc d'interconnexion, motif 220 et structure fixe sont positionnés sur une même ligne et dans laquelle le bloc d'interconnexion 50 et le motif 220 sont positionnés d'un même côté de la structure fixe. Les deux déplacements sont ainsi contenus dans un même plan z,x. C'est ce cas qui est illustré en figure 7. La figure 8 illustre un mode de réalisation de structures 3D selon l'invention qui met en oeuvre deux types de repliements dans des sens opposées. En fonction des contraintes mécaniques créées dans les couches repliées on peut en effet. obtenir, comme illustré jusqu'à présent, un repliement dans un premier sens 810, c'est-à-dire vers le haut des figures 1 à 8. On peut également obtenir un repliement dans un second sens opposé 820 au premier sens 810, c'est-à-dire vers le bas. Ces deux déplacements sont contenus dans un même plan z,x. Ainsi, en une seule gravure des couches sacrificielles 236a, 236b, on peut obtenir des repliements dans deux sens différents. La structure de départ comprend par exemple une couche support 81 présentant : une face supérieure recouverte d'une couche sacrificielle 236a et d'une couche contrainte 239a recouvrant la couche sacrificielle 236a; une face inférieure recouverte d'une couche sacrificielle 236b et d'une couche contrainte 239b recouvrant la couche sacrificielle 236b.
On notera qu'en fonction du temps de gravure de chacune des couches sacrificielles 236a, 236b ou de leur nature, on peut obtenir des repliements présentant différentes configurations.
Par exemple à partir d'une même structure illustrée sur la gauche de la figure 8, on peut obtenir de part et d'autre du support 81 des couches 239a, 239b symétriques (figure en haut à droite) si les couches sacrificielles 236a, 236b sont identiques et gravées de manière identique.
A partir de cette même structure illustrée sur la gauche de la figure 8, on peut également obtenir de part et d'autre du support 81 des couches 239a, 239b non symétriques (figure en bas à droite) si les couches sacrificielles 236a, 236b sont gravées de manière différente, par exemple si la couche sacrificielle 236b n'est pas entièrement gravée.
Ce mode de réalisation prévoit ainsi de libérer de l'espace en dessous de la couche support 81 pour le repliement vers le bas. Ceci est aisé à partir d'un substrat SOI ou on aura au créé cet espace sous la couche d'oxyde enterré (BOX) préalablement au repliement.
Les figures 9a à 9d illustrent l'utilisation d'encoches destinées à « contrôler les repliements. La figure 9a montre la création préalable d'une discontinuité, de préférence en forme d'encoche 910 qui va ensuite, comme montré sur la figure 9b, contrôler un repliement en position verticale du composant 920. L'encoche 910 est située entre une structure 210 positionnée sur la partie fixe et une. structure 220 positionnée sur la partie mobile. Selon un mode de réalisation avantageux, l'encoche 910 est obtenue en réalisant une cavité par lithographie puis en remplissant cette cavité par un matériau diélectrique. Cela forme alors un bloc 911 illustré sur les figures 9a situées en haut de page. Avant suppression de la couche sacrificielle 236, le matériau emplissant la cavité est vidé de manière à former l'encoche 910. L'encoche 910 sert de butée d'arrêt même au cas où il y resterait un 30 espace 930 après repliement en position verticale du composant 920. Avantageusement, la butée suffit pour bloquer l'enroulement dans la bonne position.
Les figures 9c et 9d montrent l'utilisation de deux encoches de repliement. Au moins une deuxième encoche 940, créée préalablement, sert de butée à un deuxième repliement 950. On peut alors plus facilement opérer le repliement et contrôler le positionnement des motifs 220a et 220b.
Plusieurs caractéristiques de l'invention sont mentionnées ci-dessous. Ces précisions peuvent être combinées avec chacun des modes de réalisation décrits ci-dessus : Concernant les matériaux utilisés : - Le substrat est pris parmi le Si, le Ge, le SiGe, ou un substrat de type SOI (silicium sur isolant). - De préférence, la couche sacrificielle également désignée première couche 239 est formée par épitaxie ou par (ou collage moléculaire). Elle est par exemple en AlAs d'épaisseur 20nm à 50nm ou en Si d'épaisseur 30nm à 70nm de préférence 50nm. - De préférence, la couche contrainte également désignée deuxième couche 236 est formée par épitaxie ou par (ou collage moléculaire). Elle est par exemple en GaAs d'épaisseur 10 à 25 nm, de préférence 14,6nm ou en Si 0,64 Ge 0,36 d'épaisseur lOnm à 30nm. - De préférence, la couche qui va définir les propriétés du transistor (couche 244 sur les figures 2b ou 7) est formée par épitaxie ou par collage moléculaire. Elle est par exemple en In 0,33 Ga 0,67 As d'épaisseur 10nm à 20nm et de préférence 14 nm ou en Si d'épaisseur 5nm à 20nm et de préférence 10nm. - Le couple formé du matériau qui retient ou libère la contrainte (matériau de la première couche) et de celui qui définira la fonctionnalité matériau de la deuxième couche) est lié directement au type d'enroulement que l'on souhaite réalisé. En effet suivant l'épaisseur du couple il y aura une correspondance directe avec le diamètre de l'enroulement.
Plusieurs autres caractéristiques de l'invention sont mentionnées ci-dessous. Ces caractéristiques sont optionnelles. Elles peuvent être utilisées avec chacune des modes de réalisation décrits ci-dessus. Concernant la configuration de la structure et les étapes du procédé : La siliciuration peut avoir lieu dans la continuité ou après le retournement du motif déplacé 220 en fonction de la connectique visée et du sens dans quel le transistor final se trouvera (vers le haut ou vers le bas). Dans la présente description, le module portant le motif 220 à déplacer est également désigné « module de l'enroulement ». Suivant l'application visée on réalisera ou non avant le module de l'enroulement les lignes d'interconnexions de type back-end avec les matériaux tungstène (W), aluminium (AI), cuivre (Cu). Avant l'enroulement on doit encapsuler l'ensemble des dispositifs (plus généralement l'ensemble des motifs 220) et interconnexions 750 pour ce faire on déposera le film 238 de type PMD (Pré Métal Diélectrique) TEOS (tétra éthyle ortho silicate) ou BPSG (Bore Phosphore Silicon Glass) présentant une épaisseur supérieur au moins de 25% à l'épaisseur qui correspond au relief à encapsuler. Une étape de polissage ou recuit à température adaptée suivant la présence des métaux ou non (dans ce cas 400° maximum) sera possible suivant le degré de planarisation requis. Concernant le matériau d'encapsulation propre à ce nouveau procédé d'enroulement, il peut avoir différente propriété en fonction de l'utilisation à venir : o Il peut être simplement sacrificiel de type « oxyde », typiquement en TEOS pour laisser la place aux connections, croissance etc... o Il peut être un polymère de type thermoplastique pour amortir le contact ainsi que l'adsorption. Des matériaux comme PEN ou PET pourraient être utilisés à cet effet. o Le matériau peut être conducteur, en effet si le transistor qui va être enroulé à ces surfaces conductrices découvertes, après le retournement on pourra utiliser ce transistor retourné comme masque dur pour laisser cette encapsulation conductrice qui contactera directement de manière auto-alignée le transistor et les dispositifs non retournés (transistor ou interconnexions). - Ensuite, on peut effectuer une reprise de marque d'alignement. - Concernant le module de l'enroulement : o Le premier point clé sera bien sur le design pour l'ouverture du matériau d'encapsulation. Cela sera effectué en lien étroit avec le type de retournement souhaité. Certains types de retournement et de design particuliers ont été mentionnés ci-dessus. o Cela est directement lié avec la fonction à positionner au-dessus des structures restant dans le bon sens. Donc de l'espace / la distance entre les deux, dépendra la hauteur du second dispositif. Plus les lignes d'interconnexions seront grandes et plus la distance devra être grande pour terminer en surplomb, comme illustré en figures 5a à 5g. - Le matériau d'encapsulation sera donc gravé ainsi que le niveau épitaxie actif et celui qui définit la contrainte 239 pour déboucher sur la couche sacrificielle 236. Suivant la maille de la première couche 236, la deuxième couche 239 sera plus ou moins contrainte. La maille dépend en premier lieu de la nature du matériau. Elle peut aussi dépendre de son épaisseur et du réseau cristallin en dessous. - Ensuite on réalisera des espaceurs 234 formés d'un fin dépôt d'oxyde ou de nitrure conforme de quelques nm pour protéger les flancs au préalable à la gravure du matériau sacrificiel. Une gravure plasma de type anisotrope avec détection de fin de gravure sera réalisée (gaz CHF3 - CF4 avec 02 ou N2). L'absence d'espaceur 234 est aussi possible mais rendra la gravure du matériau sacrificiel plus complexe (on aura soit un grand trou isotrope ou alors il faudra utiliser la condition d'orientation cristalline ce qui sera une limite aux design possible).
Ensuite l'opération de gravure du film sacrificiel se fera au temps soit : - par une gravure humide : par exemple HBr à 50% en volume ; K2Cr207 à 0.5 mole/litre ; CH3COOH à 100% en volume. La solution présente un ratio de 2:1:1 pour respectivement le HBr, le K2Cr207 et le CH3COOH. La solution ainsi formée est désignée BKC-211 ; - par une gravure sèche à base de HCI pour présenter une grande sélectivité entre le Si et le SiGe (supérieure à 20 de préférence. Cela sera possible avec une concentration en Ge entre 25 et 35%). Lors de cette opération le phénomène de retournement/enroulement prendra forme. - Une étape de compression mécanique de type nano-emboutissage pourra avoir lieu ou non suivant le type d'enroulement pour figer la situation. - Ensuite on continuera par la prise de contact avec les procédés de dépôt de diélectrique et la photolithographie standard et des gravures qui s'arrêteront sur la couche sacrificielle 236 qui gère la contrainte donc comme un matériau de type IIIN ou de la colonne IV. La sélectivité sera au minimum de 10 avec les gaz de gravure comme CH3F ou C4F8 et fonction de la Passivation choisie : nitrure ou de type oxyde. - Ensuite cette couche d'arrêt sera gravée pour atteindre la couche active ou le siliciure puis la fin des interconnexions reprendra pour conclure par un enchaînement des étapes standard de la microélectronique pour le Back-End. - Suivant la nature du matériau et son dopage on pourra réaliser des transistors actifs de type N ou P de la colonne IV ou IIIN. Il pourra s'agir du canal ou bien de la partie « ground plane ». - On comprend bien aussi que si on inverse l'ordre de l'empilement il ne s'agit pas d'une action de roll-up mais d'un enroulement de type rolldown. - On pourra aussi combiner ces actions d'enroulement vers le haut (désigné par le vocable anglais « up ») et d'enroulement vers le bas (désigné par le vocable anglais « down »): en sélectionnant judicieusement la structure de départ et en réalisant plusieurs roll à la suite dans l'espace (dans la même direction ou non). Ainsi on aura des dispositifs qui après deux enroulements seront toujours tête bêche ou seront de nouveau dans le bon sens. Cela est particulièrement avantageux pour des questions de contact, d'isolation et de siliciuration. L'enroulement qu'il soit vers le haut (up) ou vers le bas (down) ou une combinaison de roll doit pouvoir être positionné dans l'espace et pour le dispositif avec une orientation voulue (tête bêche ou non). Pour ce faire plusieurs techniques peuvent être mises en oeuvre de manière alternative ou cumulée dans le cadre de l'invention, suivant l'application la technique la plus adaptée sera sélectionnée. - Il y a le type cylindre, celui qui est décrit dans la littérature ou l'on associe directement l'épaisseur de l'empilement (stack) épitaxie avec le diamètre finale de l'enroulement. Ce qui permet de savoir comment le dispositif sera orienté après l'opération d'enroulement. Il y a moins de flexibilité donc plus de risque que le retournement ne soit pas plan (parallèle au substrat). Pour ce faire il y aura le type multi contraintes ou la contrainte est directement associée à l'angle de rotation maximt.im. Pour chaque 900 on aura un matériau sacrificiel différent. - On aura aussi le type « encoche » ou dans la structure d'origine on aura rajouté au-dessus du film qui gère la contrainte des mini tranchées. Aihsi suivant le rapport de forme (aspect ratio en anglais) de ces dernières l'enroulement sera contrôlé par une buté. Lors de l'enroulement, le coin haut de l'un des flancs de la tranchée entre en contact avec le flanc opposé et bloque la rotation. On peut ainsi régler la planéité des zones verticales et horizontales. - Un autre type implique la présence de « plots de soutien ». Avant le début de l'enroulement on aura réalisé des plots de soutien avec des hauteurs différentes ou non pour ainsi avoir un guidage ou blocage. du système qui verra l'enroulement. Les plots de soutien agissent ainsi comme des butés qui bloquent l'enroulement. Ainsi on définira la structure de l'enroulement dans l'espace. On pourra ensuite l'ajuster par des retraits sélectifs de ces plots. Ces trois techniques sont relativement simples à mettre en oeuvre et permettent de positionner avec plus de précision le module mobile sur le module resté fixe.
L'invention n'est pas limitée aux modes de réalisations précédemment décrits et s'étend à tous les modes de réalisation couverts par les revendications.5
Claims (27)
- REVENDICATIONS1. Procédé de réalisation d'une structure microélectronique multi-niveaux comprenant au moins: - la formation d'une première couche (236); - la réalisation d'au moins une deuxième couche (239) recouvrant au moins partiellement la première couche (236) ; - la réalisation d'au moins un motif (220, 220a, 220b) microélectronique sur ou dans la deuxième couche (239); caractérisé en ce que : la formation de la deuxième couche (239) est réalisée de manière à générer en son sein une contrainte mécanique ; la première couche (236) forme pour la deuxième couche (239) un support empêchant la relaxation de ladite contrainte ; et en ce qu'il comprend au moins les étapes suivantes effectuées après réalisation de l'au moins un motif (220, 220a, 220b) microélectronique, - suppression d'une partie au moins de la première couche (236), permettant ainsi de relaxer une partie au moins de la contrainte mécanique de la deuxième couche (239) de manière à ce qu'une portion au moins de la deuxième couche (239) recouvrant ladite partie supprimée de première couche (236) se déplace; - fixation de la portion déplacée de la deuxième couche (239) à une partie restée fixe de la structure.
- 2. Procédé selon la revendication précédente dans lequel la deuxième couche (239) comprend au moins un motif microélectronique sur ladite portion déplacée de la deuxième couche (239) ou sur une portion de la deuxième couche (239) restée fixe.
- 3. Procédé selon l'une quelconque des revendications précédentes dans lequel la deuxième couche (239) comprend au moins un motif microélectronique sur ladite portion déplacée de la deuxième couche(239) et au moins un motif microélectronique sur une portion de la deuxième couche (239) restée fixe.
- 4. Procédé selon l'une quelconque des revendications précédentes dans lequel la portion de la deuxième couche (239) recouvrant ladite partie supprimée de première couche (236) se déplace en se courbant sous l'effet de la relaxation de ladite contrainte.
- 5. Procédé selon l'une quelconque des revendications précédentes dans lequel la deuxième couche (239) est recouverte d'une couche isolante (238) configurée de manière à se laisser entrainer en déplacement par le déplacement de la deuxième couche (239).
- 6. Procédé selon la revendication précédente dans lequel la couche isolante (238) est surmontée d'une couche semiconductrice (232), configurée de manière à se laisser entrainer en déplacement par le déplacement de la deuxième couche (239).
- 7. Procédé selon l'une quelconque des revendications précédentes dans lequel la deuxième couche (239) est une couche semi-conductrice.
- 8. Procédé selon l'une quelconque des revendications précédentes dans lequel la portion déplacée de la deuxième couche (239) se recourbe en direction d'une portion restée fixe.
- 9. Procédé selon l'une quelconque des revendications précédentes dans lequel la portion déplacée de la deuxième couche (239) se recourbe d'un angle compris entre 60 et 270° et de préférence entre 80 et 1900 .
- 10. Procédé selon l'une quelconque des revendications précédentes dans lequel la portion déplacée comprend au moins un transistor.
- 11. Procédé selon la revendication précédente dans lequel le transistor porté par la portion déplacée est rapporté sur le reste de la structure en formant un angle compris entre 80 et 1900 par rapport à sa position initiale.
- 12. Procédé selon l'une quelconque des revendications précédentes dans lequel la portion restée fixe de la structure comprend au moins un transistor.
- 13. Procédé selon l'une quelconque des revendications précédentes dans lequel la fixation de la portion déplacée de la deuxième couche (239) à la partie restée fixe de la structure repose en partie au moins sur une auto-cicatrisation des couches en contact.
- 14. Procédé selon l'une quelconque des revendications précédentes dans lequel la fixation de la portion déplacée à la partie restée fixe de la structure repose en partie au moins sur une création de liaisons hydrogène au niveau des couches en contact. 20
- 15. Procédé selon l'une quelconque des revendications précédentes dans lequel la fixation de la portion déplacée à la partie restée fixe de la structure repose en partie au moins sur un fluage des couches en contact. 25
- 16. Procédé selon l'une quelconque des revendications précédentes dans lequel la fixation de la portion déplacée à la partie restée fixe de la structure repose en partie au moins sur des forces de Van Der Waals. 30
- 17. Procédé selon l'une quelconque des revendications précédentes dans lequel la fixation de la portion déplacée à la partie restée fixe de la 15structure repose en partie au moins sur une étape de nanoemboutissage.
- 18. Procédé selon l'une quelconque des revendications précédentes dans lequel la portion déplacée de la deuxième couche (239) intègre ou porte un motif microélectronique et l'étape de fixation comprend une étape de pénétration dudit motif dans une couche deformable portée par le reste de la structure, c'est-à-dire par la partie de la structure restée fixe.
- 19. Procédé selon la revendication précédente dans lequel l'étape de pénétration comprend une étape d'impression appliquée sur la portion déplacée de manière à faire pénétrer ledit motif dans la couche deformable.
- 20. Procédé selon l'une quelconque des revendications précédentes dans lequel un motif microélectronique est pris parmi : un transistor (220); le dopage d'une portion de couche ; la réalisation d'une forme en creux ou en saillie (cavité, grille, S/D via, connexion, plot) ; un ou plusieurs blocs d'interconnexions (750).
- 21. Procédé selon l'une quelconque des revendications précédentes dans lequel on réalise au moins un premier et un deuxième motifs (220a, 220b) sur la deuxième couche (239), ladite partie de structure destinée à rester fixe et les premier (220a) et deuxième (220b) motifs étant alignés et dans lequel on déplace successivement les premier (220a) et deuxième (220b) motifs sur ladite partie de structure destinée à rester fixe.
- 22. Procédé selon l'une quelconque des revendications 1 à 20 dans lequel on réalise au moins un premier et un deuxième motifs (220a, 220b) surla deuxième couche (239), ladite partie de structure destinée à rester fixe et les premier (220a) et deuxième (220b) motifs étant alignés, les premier (220a) et deuxième (220b) motifs étant disposés de part et d'autre de ladite partie de structure destinée à rester fixe et à des distances différentes de cette dernière.
- 23. Procédé selon l'une quelconque des revendications 1 à 20 dans lequel on réalise au moins un premier et un deuxième motifs (220a, 220b) sur la deuxième couche (239), ladite partie destinée à rester fixe et les premier (220a) et deuxième (220b) motifs étant alignés, les premier (220a) et deuxième (220b) motifs étant disposés d'un même côté de ladite partie destinée à rester fixe et à des distances différentes de cette dernière.
- 24. Procédé selon l'une quelconque des revendications précédentes dans lequel on réalise au moins un premier et un deuxième motifs (220a, 220b) sur la deuxième couche (239), et dans lequel on effectue des déplacements des premier (220a) et deuxième (220b) motifs dans des plans différents.
- 25. Procédé selon l'une quelconque des revendications précédentes dans lequel on dispose sur chacune de deux faces opposées d'une couche support (80) à la fois une première (236a, 236b) couche et une deuxième (239a, 239b) couche et dans lequel la suppression des premières couches (236a, 236b) génère le déplacement des deuxième couches (239a, 239b) dans un même plan et de part et d'autre de la couche support (80).
- 26. Procédé selon l'une quelconque des revendications précédentes dans lequel on réalise dans la deuxième couche (239) au moins une encoche entre le motif (220, 220a, 220b) et la partie de structure destinée à resterfixe, ladite encoche formant une butée d'arrêt configurée pour bloquer le déplacement de ladite partie déplacée de la deuxième couche (239).
- 27. Procédé selon l'une quelconque des revendications précédentes dans lequel on réalise dans la partie de structure destinée à rester fixe au moins un plot de contact faisant office de butée d'arrêt configurée pour bloquer le déplacement de ladite partie déplacée de la deuxième couche (239).10
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1459059A FR3026561B1 (fr) | 2014-09-25 | 2014-09-25 | Procede de realisation d'une structure microelectronique multi-niveaux |
| US14/865,792 US9646846B2 (en) | 2014-09-25 | 2015-09-25 | Method for producing a multilevel microelectronic structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1459059A FR3026561B1 (fr) | 2014-09-25 | 2014-09-25 | Procede de realisation d'une structure microelectronique multi-niveaux |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3026561A1 true FR3026561A1 (fr) | 2016-04-01 |
| FR3026561B1 FR3026561B1 (fr) | 2017-12-15 |
Family
ID=51932478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1459059A Active FR3026561B1 (fr) | 2014-09-25 | 2014-09-25 | Procede de realisation d'une structure microelectronique multi-niveaux |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9646846B2 (fr) |
| FR (1) | FR3026561B1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019123152A1 (fr) * | 2017-12-20 | 2019-06-27 | King Abdullah University Of Science And Technology | Dispositif électronique monolithique et procédé de fabrication |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030020090A1 (en) * | 2001-07-25 | 2003-01-30 | Motorola, Inc. | Structure including both compound semiconductor devices and silicon devices for optimal performance and function and method for fabricating the structure |
| US20030179064A1 (en) * | 2000-05-17 | 2003-09-25 | Xerox Corporation | Method of making photolithographically-patterned out-of-plane coil structures |
| US20050118733A1 (en) * | 2001-12-04 | 2005-06-02 | Schmidt Oliver G. | Production of microscopic and nanoscopic coils, transformers and capacitors by rolling or folding over conductive layers during the removal of auxiliary layers from a substrate |
| US20140234977A1 (en) * | 2012-11-30 | 2014-08-21 | Leibniz-Institut Fuer Festkoerper-Und Werkstoffforschung Dresden E.V | Rolled-up, three-dimensional field-effect transistors and the use thereof in electronics, sensors and microfluidics |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2894069B1 (fr) | 2005-11-28 | 2008-02-22 | St Microelectronics Crolles 2 | Fabrication de transistors mos |
-
2014
- 2014-09-25 FR FR1459059A patent/FR3026561B1/fr active Active
-
2015
- 2015-09-25 US US14/865,792 patent/US9646846B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030179064A1 (en) * | 2000-05-17 | 2003-09-25 | Xerox Corporation | Method of making photolithographically-patterned out-of-plane coil structures |
| US20030020090A1 (en) * | 2001-07-25 | 2003-01-30 | Motorola, Inc. | Structure including both compound semiconductor devices and silicon devices for optimal performance and function and method for fabricating the structure |
| US20050118733A1 (en) * | 2001-12-04 | 2005-06-02 | Schmidt Oliver G. | Production of microscopic and nanoscopic coils, transformers and capacitors by rolling or folding over conductive layers during the removal of auxiliary layers from a substrate |
| US20140234977A1 (en) * | 2012-11-30 | 2014-08-21 | Leibniz-Institut Fuer Festkoerper-Und Werkstoffforschung Dresden E.V | Rolled-up, three-dimensional field-effect transistors and the use thereof in electronics, sensors and microfluidics |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3026561B1 (fr) | 2017-12-15 |
| US9646846B2 (en) | 2017-05-09 |
| US20160093504A1 (en) | 2016-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2995134A1 (fr) | Procede de gravure d'un materiau semiconducteur cristallin par implantation ionique puis gravure chimique a base de chlorure d'hydrogene | |
| FR2945891A1 (fr) | Structure semiconductrice et procede de realisation d'une structure semiconductrice. | |
| FR2895835A1 (fr) | Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain | |
| EP1788635B1 (fr) | Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille | |
| FR2876220A1 (fr) | Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. | |
| EP2779223B1 (fr) | Procédé de réalisation d'un substrat muni d'une protection de bord | |
| FR3011119A1 (fr) | Procede de realisation d'un transistor | |
| EP2765599A1 (fr) | Procédé de fabrication d'un transistor | |
| EP3246948B1 (fr) | Procédé de réalisation sur un même substrat de transistors présentant des caractéristiques différentes | |
| WO2014037411A1 (fr) | Procédé de réalisation de transistors fet | |
| FR3047352A1 (fr) | Procede de fabrication d'un transistor a dopant localise a l'aplomb de la grille | |
| FR3052911A1 (fr) | Procede de formation des espaceurs d'une grille d'un transistor | |
| EP2963674A1 (fr) | Procédé de réalisation d'un dispositif microélectronique | |
| FR3026561A1 (fr) | Procede de realisation d'une structure microelectronique multi-niveaux | |
| EP2178111B1 (fr) | Procédé de fabrication de composants empilés et auto-alignés sur un substrat | |
| FR3091002A1 (fr) | Procédé de gravure d’une couche diélectrique tridimensionnelle | |
| EP2765607A1 (fr) | Procédé de réalisation d'une couche semi-conductrice présentant au moins deux épaisseurs différentes | |
| EP2767504A1 (fr) | Procédé de fabrication d'une structure micromécanique et/ou nanomécanique comportant une surface poreuse | |
| EP0413645B1 (fr) | Procédé de fabrication de transistor MOS mésa de type silicium sur isolant | |
| EP2862836B1 (fr) | Procédé de réalisation par voie électrochimique d'au moins une zone poreuse d'une structure micro et/ou nanoélectronique | |
| EP3987574A1 (fr) | Procédé de réalisation de vignettes de nitrure destinées chacune à former un dispositif électronique ou optoélectronique | |
| EP4002482A1 (fr) | Procédé de fabrication d'une zone dopée d'un dispositif microélectronique | |
| FR2965975A1 (fr) | Transistor a effet de champ sur ilot de matériau semi-conducteur auto-assemble | |
| FR3046876A1 (fr) | Consommation du canal d'un transistor par oxydation sacrificielle | |
| EP4002486A1 (fr) | Procédé de fabrication d'une zone dopée d'un dispositif microélectronique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20160401 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |