CN101641774B - 用于制造复合衬底的工艺 - Google Patents

用于制造复合衬底的工艺 Download PDF

Info

Publication number
CN101641774B
CN101641774B CN2008800094285A CN200880009428A CN101641774B CN 101641774 B CN101641774 B CN 101641774B CN 2008800094285 A CN2008800094285 A CN 2008800094285A CN 200880009428 A CN200880009428 A CN 200880009428A CN 101641774 B CN101641774 B CN 101641774B
Authority
CN
China
Prior art keywords
substrate
island district
technology
technology according
uncoupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800094285A
Other languages
English (en)
Other versions
CN101641774A (zh
Inventor
弗雷德里克·阿利伯特
塞巴斯蒂安·凯尔迪勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101641774A publication Critical patent/CN101641774A/zh
Application granted granted Critical
Publication of CN101641774B publication Critical patent/CN101641774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种用于制造复合衬底的工艺，所述工艺包括：将第一衬底(10)接合到第二半导体衬底(30)上，其特征在于，所述工艺包括在接合之前，在所述第一衬底与所述第二衬底之间形成接合层(20)，所述接合层(20)包括按照确定图案分布在所述第一衬底(10)的表面上，并且由不同类型的区域(22)相互分开的多个岛状区(21)，所述区域(22)按照互补图案分布，其中所述岛状区(21)通过对所述第一衬底(10)的材料进行等离子体处理来形成。

Description

用于制造复合衬底的工艺
技术领域
本发明涉及通过接合两个衬底来制造复合衬底的工艺，其中在接合之前形成一接合层，所述接合层的结构基于在该复合衬底内要获得的期望接合能而可改变(scalable)。
背景技术
在很多微电子、光电子以及电子应用中，控制通过接合两个衬底而制成的复合衬底中的接合能是有利的。
当要对复合衬底进行脱接(debond)时，尤其需要对接合能的控制。在本文的背景中，复合衬底的脱接应理解为在不损坏衬底的情况下使已接合的衬底分离。
例如，能够从衬底分离开半导体层，以便于最终将其转移到另一支撑体上是令人感兴趣的，所述半导体层包含或者不包含全部或者部分电子部件。
为此，接合能应当足够低，以允许对复合衬底进行脱接而不损坏其中一个衬底或者全部两个衬底。
另一方面，经常需要使接合能足够高，以避免已接合的衬底在期望的脱接时刻之前分离。
一种尤其有利的应用在于，使用能够从绝缘体上移除的绝缘体上半导体(SeOI)型衬底。这种SeOI衬底依次包括所谓的中间衬底、绝缘层以及半导体层。从绝缘体上的移除使得半导体层能够释放且中间衬底能够重复使用。
已经研发了各种方法来将半导体层转移到最终支撑体上并且最后回收(recover)所述中间衬底。
文献WO 02/084722因此描述了通过将一个晶片的一面与另一晶片的一面接合在一起来创建分界面的工艺，所述工艺包括预处理这两个面中的至少一个，以控制所述分界面的机械强度等级的步骤。
这种处理致力于控制所述面中至少一个面的粗糙度和/或亲水性，其效果是减小可脱接分界面的接合能，并且由此使得能够便于进行移除。
事实上，从微观尺度来看，如现有技术中所实践的，粗糙化造成表面孔穴。因此，实际的接触表面积比接合分界面的面积小，这使得能够减小接合能。然而，粗糙化技术具有孔穴在处理面上的分布是随机且非均匀的缺点。此外，这些孔穴的形状和尺寸(深度和面积)不是恒定的。
结果是，该工艺不能获得预定的可再现接合能。
此外，该处理应用于衬底的整个表面，并且不能以不同方式处理分界面的特定区域。
在文献WO 02/084721中详述的另一种技术提出了创建具有不同机械强度的多个区域的分界面。该文献提供了至少一个第一区域，所述第一区域具有可靠的机械强度等级，被具有更高机械强度等级的至少一个第二周边区域包围，从而防止脱层(delamination)的风险；具体来说，这种分界面可以是具有可靠机械强度的分片(parcel)的形式，所述分片被具有更高机械强度的区域包围，每个分片对应一部件。
因此，应该理解，该工艺使得能够创建如下分界面，所述分界面具有根据分片而相区别的接合能，但是由此限定的所述分片持续具有相当大的尺寸(从1微米到数毫米)，结果是在移除操作期间存在破裂的风险。
因此，上述处理是不精确的，因为它们不能以足够小的尺度控制接合分界面的表面条件，因此也不能以足够小的尺度控制该分界面的接合能。
此外，它们要求完全一致和平坦的分界面以实现最佳接合。
FR 2783235中公布了另一种通过控制接合能来提供可脱接的衬底的方法。该方法在所述衬底之一的表面上形成孔穴，使得衬底仅在所述孔穴之间的区域中接合。通过对孔穴总表面的控制来控制所述接合能。然而，这种方法不允许在孔穴之间的区域中获得高接合能，因为接触的材料是具有相对低接合能的材料，诸如硅。因此，该方法提供了具有有限接合能的复合衬底——在某些情况下所述接合能可能过低。
发明内容
本发明的目的在于克服这些缺点，并且提出一种复合衬底，其接合能是可改变和可再生的，由此例如一方面确保具有高接合能等级的接合，而另一方面确保能够在没有任何破裂风险的情况下实施脱接操作。
本发明的致力于提供一种使得能够获得如下复合衬底的工艺，所述复合衬底在接合分界面处的接合能具有可以基于所述衬底的后续使用而选择性调整的值(所述调整针对数值和所述分界面上的分布)。
这种工艺使得能够获得一系列一定程度上容易脱接的衬底，即能够通过添加相对低等级或高等级的能量而脱接。
在本文中，复合衬底的接合能被定义为分离两个衬底所需的能量。如果两个衬底之间的接合层是由不同材料形成的，则接合能在分界面上是不一致的。在分界面上具有高接合强度的材料相接触的区域中，复合衬底的接合能高，而在分界面上具有较低接合强度的材料相接触的区域中，复合衬底的接合能低。因此，能够基于具有高接合能的区域与具有低接合能的区域的相对面积来确定复合衬底的平均接合能。
根据本发明，提出一种通过将第一衬底接合到第二半导体衬底上来制造复合衬底的工艺，所述工艺包括在所述衬底之间形成接合层，所述接合层包括按照确定图案分布在所述第一衬底的表面上并且由不同类型的区域相互分开的多个岛状区，所述不同类型的区域按照互补图案分布。所述岛状区通过对所述第一衬底的材料进行等离子体处理而形成。
此外，根据其他优点，本发明的非限制性特征为：
-所述不同类型的区域由与所述岛状区的材料不同的材料形成；
-所述不同类型的区域为空区。
-所述工艺包括如下步骤：
i)按照所述互补图案，在所述第一衬底的所述表面上形成掩模，由此，所述掩模不覆盖对应于所述图案的区域，
ii)在所述第一衬底的未被所述掩模覆盖的所述区域中形成所述岛状区；
-所述等离子体是氧气、氮气类型或者是两者的混合物；
-用于在步骤ii)期间或之后移除所述掩模的步骤iii)；
-在接合之前，在所述第二衬底中产生脆化区域，以限定薄层；
-在接合之后，沿所述脆化区域分离所述第二衬底的剩余部分；
-所述接合操作是分子粘合接合操作；
-在接合之后，执行热处理，以加强接合能；
-所述接合步骤之后是用于将所述第二衬底从所述第一衬底移除的步骤；
-通过化学刻蚀来执行所述移除操作；
-在所述脱接步骤之前，将所述薄层接合到最终支撑件上。
附图说明
通过参照附图来阅读本发明的以下描述，发明的其他特性和优点将变得更显而易见，在附图中：
图1示出根据本发明的复合衬底；
图2示出岛状区(island)的第一可选择分布；
图3示出岛状区的第二可选择分布；
图4是仿真引起沟槽闭合的岛状区厚度限值的图；
图5A到图5C示出用于形成接合层的步骤；
图6A和6B示出用于移除自支撑层的步骤；
图7A到图7D示出接合步骤后，将层转移到最终衬底上的脱接步骤。
具体实施方式
以下描述特别地适用于绝缘体上硅(SOI)型的复合衬底，但是也可以适用于其他材料，诸如GeOI(绝缘体上锗)、GaNOI(绝缘体上氮化镓)、GaNOS(蓝宝石上氮化镓)、SopSiC(多晶SiC上硅)、SapOS(蓝宝石上蓝宝石)衬底，或者包括绝缘体上铁电或压电层的其他衬底，还有其上已经部分或完全制造有(3D集成、加工层倒装)部件的衬底。
参照图1，根据本发明的复合衬底依次包括至少一个第一衬底10、接合层20以及第二衬底30。
第一衬底10用作机械支撑体。
在这方面，如果要对该复合支撑体进行脱接，则第一衬底10也能够适于担任中间衬底，因为该衬底使得能够从衬底30制造出最终半导体层，该最终半导体层随后将被转移到最终衬底上，该衬底10在脱接后可选地可重复使用。该第一衬底10由半导体或非半导体材料(例如硅)制成。它可以由单层或者不同材料的数层构成。
第二衬底30能够适于用作源衬底，因为在SmartCutTM型工艺中，它包括使薄层31能够转移到第一衬底10或者中间衬底的脆化区。该第二衬底30或者源衬底例如由诸如硅的半导体材料制成。它可以由单层或者可能地由不同材料的数层(如覆盖有SiO2或者Si3N4层的硅层)构成，这取决于其后续期望的用途。
接合层20由多个岛状区21形成，所述岛状区21由不同类型的区域22相互分开。
尤其有利的是，岛状区21是由诸如SiO2或者Si3N4的绝缘材料制成的。
根据第一实施方式，所述不同类型的区域是由与岛状区的材料不同的材料制成的。
如果岛状区与衬底10表面相比具有非常小的厚度，则接合层将包括例如由硅区22分开的氧化物岛状区21(考虑衬底10在硅中的情况)。
在这种情况下，岛状区21的厚度足够小，使得就硅而言，接合以低接合能等级发生在衬底10与30之间的岛状区21之间的区域22中。
相反，氧化物岛状区与衬底30之间的接合能较高。
因此能够理解，对岛状区21的总表面以及岛状区之间的区域22的总表面的控制使得能够调节复合衬底的接合能。
根据另一实施方式，不同类型的区域22是空区，由此岛状区21的上面相对于第一衬底10的表面升高。贯穿于本文的其余部分，这些包围岛状区的空区22可以类似地由术语“沟槽”来指代。如将看到的，这些沟槽的存在有助于第二衬底30与第一衬底10的脱接。
岛状区21被认为是被空穴包围的厚度取决于所使用的材料和后续热处理。事实上，如果这些岛状区的高度太小，则存在倾向于使岛状区之间的沟槽闭合的机械力。具体来说，当向包括岛状区的结构应用热处理时，岛状区的材料被重新塑形，同时具有填充位于岛状区之间的空穴的趋势。
在此方面，可以参照
Figure G2008800094285D00061
等人提供的模型(Materials Science andEngineering R25，1999，pp.1-88，model P.8)。吸纳了该模型的图4示出导致沟槽闭合的高度限值，并且可观察到，在岛状区厚度大于1nm的情况下，可获得不闭合的沟槽。
因此，对于岛状区21之间的距离长达一百纳米的情况，如果岛状区是由SiO2制成，并且如果应用轻度热处理，则可以认为一纳米量级的岛状区21的厚度是足够的。另一方面，在高度热处理的情况中，为了在岛状区21之间获得空穴区22并由此在岛状区之间形成沟槽，需要形成数纳米厚的岛状区21，并且更准确地，其厚度应在50到100埃量级。同样，也能够保持限于更窄沟槽(即其宽度为几十纳米量级)。
根据一个优选实施方式，岛状区21的厚度是恒定的，并且在5到1000埃之间，优选地在10到100埃之间。
岛状区21按照特定图案分布在第一衬底的表面上，不同类型的区域22以互补图案分布。可以根据复合衬底的期望接合能和/或所选的脱接技术来优化这些图案。
例如，对于通过化学手段(液体或气体)进行的脱接，优选提供具有径向排列以及同心圆形式的其他排列的沟槽，这有助于刻蚀液到层20的散布，例如如图2中所示。然后能够创建宽度为几十纳米到几百纳米量级的沟槽22，所述沟槽22分隔开宽度上能够以几百纳米到几微米计量的岛状区21。在这种情况中，控制沟槽22的大小比控制岛状区21的大小更重要，因为是沟槽使刻蚀液能够散布到接合层20的中心。
如果优选机械脱接，则对于形状基本相同的小尺寸岛状区，尽可能地最均匀的岛状区分布是优选的，例如如图3中所示，这样能够不引起裂纹波(fracture wave)传播中的浪涌，并且防止可能的破裂。然后形成以几纳米到几十纳米，或者甚至是几百纳米计量的岛状区21，所述岛状区由具有基本相同尺度的沟槽22分隔。通过岛状区21的表面与沟槽22的表面之间的比值来控制接合能。
还可以执行化学辅助的机械脱接，这尤其使得针对晶片边沿的脱接更容易。
由此岛状区21的长度和宽度可以改变约1纳米到几微米，优选为1纳米到1微米，或者甚至改变1纳米到几十纳米。因此，岛状区21足够小，从而在移除操作期间没有破裂的风险。
表面布局由此限定，即按照期望图案分布的一组岛状区在第一衬底的上表面与这些岛状区的上表面之间具有恒定的平面差。因此，该布局不仅考虑岛状区的厚度，还考虑其表面，以及其在第一衬底的表面上的分布。
因此，接合层具有使得在与第二衬底30进行组装期间能够产生高质量的接合的优点；事实上，因为岛状区都在同一平面，所以即使其不连续，接合层也可具有一致的厚度，由此能够确保适当的接合能。
接合层还具有如下进一步的优点，即相对于可能由与岛状区相同的材料组成的并且可能是连续的层而言，该接合层更容易分开。
事实上，接合表面对应于岛状区的总表面，因此，小于两个衬底之间的界面的总表面。
因此，要应用来分离第二衬底30与第一衬底10的脱接力的强度更小。
化学刻蚀被证明特别适合于脱接操作。
事实上，由空穴区22形成的沟槽使刻蚀液(或气)扩散直至由两个衬底10和30的组装所形成的界面的中心，这促进了整个表面上的一致脱接。
在期望通过树脂掩模进行刻蚀的情况中，优选地使用氢氟酸(HF)或氟化铵。在液体形式下，优选使用浓度范围从5％到50％的氢氟酸。在气体形式下，在足够使HF为气态的温度(即高于使水中的HF稀释至49％的106℃的温度)下使用HF。
在要刻蚀的材料不是SiO2的情况中，将使用本领域技术人员已知的适当的刻蚀液。
即使在岛状区21的厚度太小而使得其间无法存在沟槽，并且尽管接合层20从微观尺度上看可能表现为平面，但是岛状区21的轻微抬升的表面也意味着，在岛状区之间的区域22中，第一衬底10的分子与第二衬底30的分子之间的距离较大，由此产生较弱的化学键和较弱的接合能。相反，在岛状区21与第二衬底30之间存在良好接合能强度。
因此，应该理解，通过为接合层选择适当的布局，能够调节用于对复合衬底进行脱接所需的力。在实践中，岛状区的表面之和越小，对衬底进行脱接将越容易。
此外，通过改变图案的大小，能够针对相同的岛状区总表面积，获得接合区域的各种分布。因此，能够具有与较大空穴面积(这将更容易导致气泡或破裂的产生)相分开的较大接合面积，或者优选地具有更小却更多的间隔，以更好地均匀分布接合能。
现在将根据本发明描述如上所述的用于制造复合衬底的工艺。
以下描述提出了SmartCutTM型工艺，其用于将半导体层从源衬底转移到涂布有接合层的中间衬底，但根据接合层的类型及其机械热阻，也可以预期本领域技术人员已知的其他技术，这些技术包括BSOI(接合SOI)或其他BESOI(接合回蚀SOI)。除了基于分子粘合接合，这些技术还基于通过抛光型技术和/或化学刻蚀技术进行的源衬底的物理移除，但这种移除会导致所述源衬底的毁坏。
参照图5A，第一步骤是形成掩模40，掩模40将在第一衬底10的表面上限定期望的图案。
掩模40被形成为不覆盖第一衬底10的表面上的希望形成岛状区的区域。掩模40的第一实施方式使用本领域技术人员熟知的光刻技术：在第一衬底10的整个表面上淀积感光树脂，然后经由放置在衬底上或光源上的掩模将感光树脂暴露在光辐射下；最后，将未暴露在光下的区域中的树脂消除。
根据另一实施方式，在衬底的整个表面上淀积掩模，然后通过光刻来选择性地刻蚀特定区域。
利用图案来创建掩模40的另一种方式是使用其中使用压制系统印制了所述图案的树脂：该方式包括纳米压痕技术。
可以根据需要的接合能和/或所选脱接技术(如果意图对复合衬底进行脱接)来优化所述图案。
例如，如上面参照图2所述，对于通过化学手段(液体或气体)进行的移除，优选具有径向布置以及同心圆形式的其它布置的沟槽，这将有助于刻蚀液散布到接合层20中。如上面参照图3所描述的，如果机械移除是优选的，则岛状区尽可能均匀的分布将是优选的。
使用光刻技术或纳米压痕技术来确定岛状区的大小的下限。通过关注防止在脱接操作期间形成诸如气泡或破裂这样的缺陷来确定上限。岛状区的长度和宽度优选为在1纳米到1微米之间。
参照图5B，第二步骤是在无掩模或无孔穴的区域中进行转移或填充。
根据优选实施方式，应用等离子体处理。
在对孔穴的表面进行轻度刻蚀的同时，等离子体使得在孔穴内部能够生长极精细层。
例如，在对硅衬底10应用氧等离子体处理的过程中，会形成SiO2的精细层，氧化物比开始时的Si更大。膨胀幅度量级达到几埃。
等离子体的类型取决于希望在孔穴内部形成的接合层的类型。
因此，在衬底10由硅制成的情况下，优选地使用氧等离子体处理，以形成SiO2的岛状区，而为了获得Si3N4的岛状区，优选地使用氮等离子体。
本领域技术人员可以选择适合于衬底10的材料和岛状区21的期望材料的等离子体。
还能够组合各种等离子体。
因此，能够获得双重活化(activation)：衬底30上的N2等离子体和衬底10上的O2等离子体：由此在衬底30上形成的Si3N4层也用作刻蚀屏障，其对于随后的技术步骤有用。
岛状区的厚度由等离子体条件确定。
在此方面，可以参考Vitale等人的文章：Reduction of silicon recesscaused by plasma oxidation during high-density plasma polysilicon gateetching，J.Vac.Sci.Technol.B 21(5)，Sept/Oct 2003。
因此，能够获得厚度范围从约25埃到约100埃的氧化物。
如Vitale等人的文章中所示，在对Si晶片的O2等离子体处理期间，和在初始生成氧化物之后，在通过等离子体对氧化物进行刻蚀与对底层的Si进行氧化之间存在竞争。
这导致岛状区21被向下推入衬底10中。
与岛状区顶部和衬底10的位于岛状区之间的区域的表面之间的平面差相对应的台阶的高度降低。
这可以通过等离子体处理时间来精确控制。
由此能够获得5埃量级的台阶。
优选地尝试形成其高度在10到100埃之间的台阶。
因此，等离子体处理提供了能够非常精确地控制(精确到几埃量级)所形成的岛状区的厚度的优点。
根据本发明的用于在衬底10的表面形成岛状区21的等离子体的“标准”应用条件的范围如下：
RF功率：0到4000瓦
压力：10到200mTorr
流速：50到2000sccm
气体：O2、N2、Ar，......
温度：-5℃到60℃
持续时间：5秒到数分钟
典型地，为了生成厚度为75埃的岛状区(将形成约40埃的台阶)，可以使用以下条件：氧气等离子体、1300瓦的RF功率、50mTorr的压力，200sccm的流速、室温温度、以及持续时间20秒。
可选地，还可以使用使得能够更高效地进行岛状区形成刻蚀的基于氟化气体的等离子体(CF4、Ar、O2)，最后利用纯氧气等离子体，以恢复亲水表面和/或移除树脂。
等离子体处理的另一优点是它激活衬底和加强经分子粘合的衬底的接合能的效果。
因此，等离子体处理具有如下优点，即，将绝缘岛状区的形成和其活化合并到单个步骤中。
填充孔穴的另一种方式是使用本领域技术人员熟知的技术来通过淀积或热氧化形成SiO2岛状区。当使用热氧化时，氧化物的厚度可以被控制在约20埃到数千埃之间。
根据一可选实施方式，除了通过等离子体处理来形成岛状区之外，还可以执行热氧化，以获得具有更大厚度的岛状区。在这种情况中，首先在第一衬底10的整个表面上执行对其的氧化，然后执行之前描述的掩模步骤，然后通过等离子体处理来刻蚀掩模中的开口孔穴内的氧化物。
参照图5C，第三步骤是移除掩模40，以获得由按照期望图案分布的绝缘岛状区21所组成的接合层20。这些岛状区可以通过上述等离子体处理来获得并被激活。
基于掩模40的特性，可以采用等离子体处理或化学刻蚀，以便选择性地移除该掩模。
根据可选实施方式，可以在形成岛状区21的同时利用等离子体处理来移除掩模40。事实上，可以按照相对常规的方式，使用氧等离子体来移除感光树脂。
如果不希望利用等离子体处理移除树脂，则所选的树脂厚度需要足够以在等离子体激活步骤中不被完全消耗掉。
另一方面，如果希望生成岛状区并在一个或同一处理中移除树脂，则需要选择适当的树脂类型和厚度以确保在所述处理期间能消耗掉所有树脂。
由此获得由岛状区21组成的接合层20，所述岛状区21由不同类型的区域22，优选地由空穴或者由第一衬底10的材料而相互隔开，结果是岛状区21相对于第一衬底10的表面抬升。
因为使用掩模使得能够非常精确地限定图案，所以可以极好地控制接合表面。
此外，也可非常精确地控制岛状区21的厚度，由此接合层20(尽管为非连续的)具有一致的厚度，使得能够确保与第二衬底30的适当接合能。
此外，可以选择岛状区21的大小和分布，以使诸如气泡的缺陷的形成最少。
第四步骤是将第二衬底30分子粘合到由岛状区21所组成的绝缘层20覆盖的第一衬底10上。
可以执行初步的常规抛光和清洁步骤。
第二衬底30可以在其表面处可选地包括绝缘层(例如，SiO2或Si3N4)。
参照图6A或7A，所述第二衬底还可以经历注入步骤，该步骤旨在生成用于将精细层31转移到第一衬底10的脆化区域(用虚线示出)。
对于SeOI型的结构，诸如SOI结构，例如优选应用一使用了常规热处理的热处理步骤来增强绝缘层的岛状区与第二衬底之间的接合能。
参照图6B或7B，在第二衬底30已经历前述植入步骤的特定情况下，随后通过热处理或化学处理或者通过施加机械力，将第二衬底30的剩余部分32沿脆化区域分离。
现在将描述用于对复合衬底进行脱接的各种技术。
例如通过机械移除或通过诸如HF处理的优选刻蚀来执行脱接，岛状区之间存在非接合区域有助于上述处理。在脱接之后，必须对层31的表面执行处理以对其抛光。
根据希望分离的层的厚度和结果阐述了几种情况。
参照图6B，如果层31的厚度足以自支撑，则将其从接合层20移除。如果层的厚度大于几微米，则该层典型地可以自支撑。
参照图7B，如果层31较薄，则它必须被转移到用作其支撑件的最终衬底60上。为此，参照图7C，将所述最终衬底60接合到层31上，然后参照图7D，针对接合层20执行脱接。
根据另一可选实施方式，层31可以用作用于外延生长的种子层。
例如针对智能卡型的应用，层31可以还被接合到另一机械支撑件(塑料膜、金属层......)上。

Claims (11)

1.一种用于制造复合衬底的工艺，所述工艺包括以下步骤：将第一衬底（10）接合到第二半导体衬底（30）上，其特征在于，所述工艺包括在接合之前，在所述第一衬底与所述第二衬底之间形成接合层（20），所述接合层（20）包括按照确定图案分布在所述第一衬底（10）的表面上，并且由空区（22）相互分开的多个岛状区（21），所述空区（22）按照互补图案分布，其中，所述岛状区（21）通过对所述第一衬底（10）的材料进行等离子体处理来形成，所述岛状区（21）相对于所述第一衬底（10）的表面抬升，由此对所述岛状区（21）的总表面以及所述空区（22）的总表面的控制使得能够调节所述复合衬底的接合能，其中所述等离子体为氧气或氮气类型，或者是两者的混合物。
2.根据权利要求1所述的工艺，其特征在于，所述空区（22）由与所述岛状区（21）的材料不同的材料制成。
3.根据权利要求1或2所述的工艺，其特征在于，所述工艺包括以下步骤：
i）按照所述互补图案，在所述第一衬底（10）的所述表面上形成掩模（40），而使所述掩模（40）不覆盖与所述确定图案相对应的区域，
ii)在所述第一衬底（10）的未被所述掩模（40）覆盖的区域中形成所述岛状区（21）。
4.根据权利要求3所述的工艺，其特征在于，在步骤ii）期间或之后执行掩模（40）移除步骤iii）。
5.根据权利要求1或2所述的工艺，其特征在于，在接合之前，在所述第二衬底（30）中产生脆化区域，以限定薄层（31）。
6.根据权利要求5所述的工艺，其特征在于，在接合之后，沿所述脆化区域分离所述第二衬底（30）的剩余部分（32），从而将所述薄层（31）转移到所述第一衬底（10）上。
7.根据权利要求1或2所述的工艺，其特征在于，所述接合的步骤是分子粘合接合操作。
8.根据权利要求1或2所述的工艺，其特征在于，在接合之后，执行用于加强接合能的热处理。
9.根据权利要求1或2所述的工艺，其特征在于，所述接合的步骤之后是对所述第二衬底（30）和所述第一衬底（10）进行脱接的步骤。
10.根据权利要求9所述的工艺，其特征在于，通过化学刻蚀来执行所述脱接的操作。
11.根据权利要求9所述的工艺，其特征在于，在所述脱接的步骤之前，将所述薄层（31）接合到最终支撑件（60）上。
CN2008800094285A 2007-03-28 2008-03-26 用于制造复合衬底的工艺 Active CN101641774B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0754077A FR2914493B1 (fr) 2007-03-28 2007-03-28 Substrat demontable.
FR0754077 2007-03-28
PCT/EP2008/053563 WO2008116879A1 (en) 2007-03-28 2008-03-26 Process for manufacturing a composite substrate

Publications (2)

Publication Number Publication Date
CN101641774A CN101641774A (zh) 2010-02-03
CN101641774B true CN101641774B (zh) 2012-10-24

Family

ID=38786924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800094285A Active CN101641774B (zh) 2007-03-28 2008-03-26 用于制造复合衬底的工艺

Country Status (7)

Country Link
US (1) US8153504B2 (zh)
EP (1) EP2143137A1 (zh)
JP (1) JP5497626B2 (zh)
KR (1) KR101476334B1 (zh)
CN (1) CN101641774B (zh)
FR (1) FR2914493B1 (zh)
WO (1) WO2008116879A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5429200B2 (ja) 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
FR3005895B1 (fr) * 2013-05-27 2015-06-26 Commissariat Energie Atomique Procede d'assemblage de deux substrats de nature differente via une couche intermediaire ductile
CN105575869A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106653676B (zh) * 2015-11-03 2019-12-24 中芯国际集成电路制造(上海)有限公司 衬底结构、半导体器件以及制造方法
US10600635B2 (en) 2017-04-20 2020-03-24 Elyakim Kassel Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
US10910272B1 (en) * 2019-10-22 2021-02-02 Sandisk Technologies Llc Reusable support substrate for formation and transfer of semiconductor devices and methods of using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199920A (zh) * 1997-03-27 1998-11-25 佳能株式会社 半导体衬底及其制备方法
CN1564308A (zh) * 2004-03-19 2005-01-12 中国科学院上海微系统与信息技术研究所 一种绝缘层上硅结构及制备方法
FR2873235A1 (fr) * 2004-12-31 2006-01-20 Soitec Silicon On Insulator Procede d'obtention d'un substrat demontable a energie de collage controlee
FR2876220A1 (fr) * 2004-10-06 2006-04-07 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612249A (en) * 1996-05-14 1997-03-18 Advanced Micro Devices, Inc. Post-gate LOCOS
JPH10239226A (ja) * 1997-02-27 1998-09-11 Sumitomo Sitix Corp 試料作製方法及び薄膜ｓｏｉ基板の欠陥観察方法
JP4298009B2 (ja) * 1998-07-22 2009-07-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
WO2004057663A1 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Stress-free composite substrate and method of manufacturing such a composite substrate
FR2849017B1 (fr) 2002-12-20 2005-11-18 Michel Bruel Procede de traitement d'une structure pour l'obtention d'un espace interne et structure presentant un espace interne.
EP1605502A1 (en) * 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
FR2876219B1 (fr) * 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
JP2007173694A (ja) * 2005-12-26 2007-07-05 Canon Inc 半導体基板の作製方法
US7605054B2 (en) * 2007-04-18 2009-10-20 S.O.I.Tec Silicon On Insulator Technologies Method of forming a device wafer with recyclable support

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199920A (zh) * 1997-03-27 1998-11-25 佳能株式会社 半导体衬底及其制备方法
CN1564308A (zh) * 2004-03-19 2005-01-12 中国科学院上海微系统与信息技术研究所 一种绝缘层上硅结构及制备方法
FR2876220A1 (fr) * 2004-10-06 2006-04-07 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2873235A1 (fr) * 2004-12-31 2006-01-20 Soitec Silicon On Insulator Procede d'obtention d'un substrat demontable a energie de collage controlee

Also Published As

Publication number Publication date
US8153504B2 (en) 2012-04-10
CN101641774A (zh) 2010-02-03
KR20100014600A (ko) 2010-02-10
FR2914493A1 (fr) 2008-10-03
JP2011515825A (ja) 2011-05-19
EP2143137A1 (en) 2010-01-13
WO2008116879A1 (en) 2008-10-02
JP5497626B2 (ja) 2014-05-21
US20100323496A1 (en) 2010-12-23
KR101476334B1 (ko) 2014-12-24
FR2914493B1 (fr) 2009-08-07

Similar Documents

Publication Publication Date Title
CN101641774B (zh) 用于制造复合衬底的工艺
US7713369B2 (en) Detachable substrate or detachable structure and method for the production thereof
US8754505B2 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
US20070037363A1 (en) Method for forming a brittle zone in a substrate by co-implantation
CN102136413B (zh) 倒角基板布线方法
KR20030093359A (ko) 박막 및 그 제조방법
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
US7956436B2 (en) Method of forming a device wafer with recyclable support
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
US6958284B2 (en) Method of smoothing the outline of a useful layer of material transferred onto a support substrate
WO2008090426A1 (en) Process for forming and controlling rough interfaces
WO2014049414A1 (en) Direct bonding process
WO2011134896A2 (en) Trimming thinning
EP1523773B1 (en) Method of smoothing the outline of a useful layer of material transferred onto a support substrate
EP1540723A1 (en) A method of increasing the area of a useful layer of material transferred onto a support

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP03 Change of name, title or address

Address after: French Boerning

Patentee after: Soitec Silicon On Insulator

Address before: French Berneni

Patentee before: Silicon on Insulator Technologies S. A.