FR2937794A1 - Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde - Google Patents
Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde Download PDFInfo
- Publication number
- FR2937794A1 FR2937794A1 FR0857327A FR0857327A FR2937794A1 FR 2937794 A1 FR2937794 A1 FR 2937794A1 FR 0857327 A FR0857327 A FR 0857327A FR 0857327 A FR0857327 A FR 0857327A FR 2937794 A1 FR2937794 A1 FR 2937794A1
- Authority
- FR
- France
- Prior art keywords
- oxide
- layer
- heat treatment
- mask
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000010438 heat treatment Methods 0.000 title claims abstract description 28
- 239000012298 atmosphere Substances 0.000 title claims abstract description 17
- 230000007935 neutral effect Effects 0.000 title claims abstract description 9
- 230000009467 reduction Effects 0.000 title claims abstract description 4
- 239000012212 insulator Substances 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 238000004090 dissolution Methods 0.000 claims abstract description 48
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000001301 oxygen Substances 0.000 claims abstract description 20
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 19
- 238000011282 treatment Methods 0.000 abstract description 30
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 230000008569 process Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 125000004429 atom Chemical group 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000009736 wetting Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000001627 detrimental effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 235000019592 roughness Nutrition 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Non-Volatile Memory (AREA)
Abstract
L'invention se rapporte à un procédé de traitement d'une structure de type semi-conducteur sur isolant comprenant les étapes suivantes : (a) formation d'un masque (4) sur la couche mince semi-conductrice (2), de manière à définir, à la surface de ladite couche, des zones dites exposées (20), non recouvertes par le masque (4), réparties selon un motif désiré, (b) application d'un traitement thermique, de manière à inciter au moins une partie de l'oxygène de la couche d'oxyde (3) à diffuser à travers la couche mince semi-conductrice (2), conduisant à diminuer de manière contrôlée l'épaisseur d'oxyde dans les zones (30) de la couche d'oxyde (3) correspondant audit motif désiré, caractérisé en ce que l'étape (b) est mise en oeuvre de la manière suivante : (b1) application dudit traitement thermique jusqu'à obtention d'une épaisseur d'oxyde réduite par rapport à l'épaisseur initiale ; (b2) enlèvement du masque (4) ; (b3) poursuite dudit traitement thermique, puis arrêt de celui-ci après dissolution complète de l'oxyde dans les zones (30) de la couche d'oxyde (3) correspondant au motif désiré.
Description
L'invention porte sur un procédé de traitement d'une structure de type semi-conducteur sur isolant (SeOI), comprenant successivement un substrat support, une couche d'oxyde et une couche mince semi-conductrice, dans lequel on applique un traitement thermique dans une atmosphère neutre ou réductrice contrôlée, et dans des conditions de température et de durée contrôlées, de manière à inciter au moins une partie de l'oxygène de la couche d'oxyde à diffuser à travers la couche mince semi-conductrice, ce qui conduit à la dissolution totale ou partielle de la couche d'oxyde.
Ce traitement peut avantageusement être appliqué de manière sélective, c'est-à-dire pour dissoudre û partiellement ou en totalité û la couche d'oxyde dans des régions déterminées de la structure SeOl, correspondant à un motif désiré, tout en conservant dans les autres régions la couche d'oxyde initiale.
On parle alors de dissolution sélective de la couche d'oxyde. On peut ainsi obtenir une structure SeOl présentant une couche d'oxyde avec des épaisseurs variables (dans le cas d'une dissolution partielle) ou bien une structure hybride, c'est-à-dire comprenant à la fois des zones SeOl , dans lesquelles la couche d'oxyde a été conservée et des zones massives (ou bulk selon la terminologie anglo-saxonne), dans lesquelles la couche d'oxyde a été totalement dissoute. Une telle structure peut être employée pour la fabrication de composants électroniques de natures différentes (par exemple, composants mémoire et composants logiques), qui sont normalement fabriqués sur des supports différents. En effet, les fabricants de microprocesseurs ont chacun développé des technologies de fabrication de composants logiques et de mémoire, mais ces deux types de composants sont généralement fabriqués sur des supports respectifs différents (i.e. substrat massif ou bien SeOI). Par ailleurs, le passage d'un type de support à l'autre implique des changements importants de technologie de fabrication. L'intérêt de la dissolution sélective est donc de fournir à un fabricant de microprocesseurs une plaque comprenant des zones bulk et SeOl sur lesquelles il pourra fabriquer, en conservant les technologies qu'il maîtrise, à la fois des composants logique et des composants mémoire . La précision de la technique de dissolution sélective permet en effet de maîtriser, à l'échelle des composants, les zones bulk et les 5 zones SeOl . La dissolution sélective peut être mise en oeuvre en formant un masque à la surface de la couche mince semi-conductrice, et en appliquant le traitement thermique favorisant la diffusion de l'oxygène. Le masque étant réalisé dans un matériau formant barrière à 10 la diffusion de l'oxygène, l'oxygène ne peut diffuser qu'à travers les zones de la couche mince semi-conductrice exposées, non recouvertes par le masque. Toutefois, la disparition des atomes d'oxygène sous la couche semi-conductrice conduit à un affaissement de la surface de la couche 15 semi-conductrice. Ainsi, dans le cas où la couche mince semi-conductrice est en silicium, on observe lors du traitement de dissolution les deux phénomènes suivants : 20 - d'une part, la disparition de l'oxygène de la couche d'oxyde, due à la diffusion des atomes à travers la couche mince semi-conductrice ; ce phénomène contribue à un affaissement d'environ la moitié de l'épaisseur de la couche d'oxyde. Cette valeur est liée au ratio de 0,46 existant entre le volume du Si et le volume du SiO2 ; 25 - d'autre part, la disparition de silicium à la surface de la couche mince semi-conductrice, due à l'incorporation, dans l'atmosphère du traitement de dissolution, de complexes SiO très volatils. Ce phénomène contribue à un affaissement de l'ordre de l'épaisseur de la couche d'oxyde. En effet, une paire d'atomes d'O2 entraîne la disparition de deux atomes de Si. 30 Au total, la combinaison de ces deux phénomènes conduit à un affaissement de l'ordre de 1,5 fois l'épaisseur de la couche d'oxyde. L'absence de planéité de la surface de la couche semi-conductrice est préjudiciable à la formation ultérieure de composants.
Le document JP 2006-49725 prévoit à cet effet la réalisation, après le dépôt du masque, d'une étape d'épitaxie de silicium sur la surface de silicium non recouverte par le masque. Toutefois, cette étape s'avère coûteuse et pénalise le procédé 5 de traitement. Par ailleurs, on observe, lors de ce traitement qui intervient à température élevée, au niveau des zones non recouvertes par le masque, une migration des atomes du matériau semi-conducteur le long du bord du masque. 10 Ce phénomène est appelé mouillage . Il semble dû à une affinité importante du matériau semi-conducteur pour le matériau du masque ou à une tension d'interface faible. Plus précisément, portés à la température de dissolution dans une atmosphère réductrice ou neutre, les atomes de Si deviennent extrêmement 15 mobiles (ce qui est d'ailleurs mis à profit dans les recuits de lissage). La surface tend donc à se reconstruire selon une disposition qui minimise l'énergie d'arrangement des atomes. Les atomes de Si se lient facilement aux parois du masque (en nitrure par exemple). Après refroidissement et retrait du masque, on observe donc, 20 à la surface de la couche mince, des pics d'une hauteur équivalente à l'épaisseur du masque, adjacentes à des creux d'une amplitude comparable, résultant du déplacement des atomes, entourant des zones affaissées correspondant aux régions où la couche d'oxyde a été dissoute. Or ces défauts sont préjudiciables à la fabrication de 25 composants sur la couche mince semi-conductrice. Par ailleurs, les aspérités résultant du mouillage sont nuisibles au bon fonctionnement des composants. Un polissage de type mécano-chimique visant à supprimer ces aspérités et à planariser la surface pour éviter les différences de niveau 30 liées à l'affaissement de la couche semi-conductrice, est difficilement envisageable car il retirerait une épaisseur trop importante de la couche semi-conductrice, l'épaisseur initiale de cette couche étant choisie mince pour faciliter la diffusion de l'oxygène. L'un des buts de l'invention est donc de définir un procédé 35 permettant de minimiser l'affaissement de la surface de la couche semi- conductrice pour obtenir à l'issue du traitement une surface la plus lisse possible. Un autre but de l'invention est de limiter également les défauts liés au phénomène de mouillage. Ainsi, la présente invention se rapporte à un procédé de traitement d'une structure de type semi-conducteur sur isolant, comprenant successivement un substrat support, une couche d'oxyde et une couche mince d'un matériau semi-conducteur, ledit procédé comprenant les étapes suivantes : (a) formation d'un masque sur la couche mince semi-conductrice, de manière à définir, à la surface de ladite couche, des zones dites exposées, non recouvertes par le masque, réparties selon un motif désiré, (b) application d'un traitement thermique dans une atmosphère neutre ou réductrice contrôlée, et dans des conditions de température et de durée contrôlées, de manière à inciter au moins une partie de l'oxygène de la couche d'oxyde à diffuser à travers la couche mince semi-conductrice, conduisant à diminuer de manière contrôlée l'épaisseur d'oxyde dans les zones de la couche d'oxyde correspondant audit motif désiré. Il est remarquable en ce que l'étape (b) est mise en oeuvre de la manière suivante : (b1) application dudit traitement thermique jusqu'à obtention d'une épaisseur d'oxyde réduite par rapport à l'épaisseur initiale ; (b2) enlèvement du masque ; (b3) poursuite dudit traitement thermique, puis arrêt de celui-ci après dissolution complète de l'oxyde dans les zones de la couche 25 d'oxyde correspondant au motif désiré. Ainsi, du fait que le masque est enlevé au cours du traitement, le phénomène de mouillage peut être réduit. Et en tout état de cause, en raison de la poursuite du traitement thermique après enlèvement du masque, celui-ci a pour effet de lisser la surface de la couche mince, 30 réduisant ainsi l'importance des aspérités dues au mouillage. Par l'expression " arrêt de celui-ci après dissolution complète de l'oxyde dans les zones de la couche d'oxyde correspondant au motif désiré", on entend que le traitement est arrêté une fois ce but atteint, et avant dissolution complète de l'oxyde dans les autres zones, c'est à dire 35 celles qui ne correspondent pas au motif.
Selon d'autres caractéristiques avantageuses et non limitatives : - à l'étape (b3), on poursuit ledit traitement thermique pendant un temps supérieur à celui nécessaire pour obtenir la dissolution complète de l'oxyde dans les zones de la couche d'oxyde correspondant au motif désiré, et on l'arrête avant dissolution complète des zones qui ne correspondent pas au motif désiré ; - on traite une structure dont la couche d'oxyde présente initialement une épaisseur de l'ordre de 25 nanomètres à 50 nanomètres ; - lesdites étapes (b1) et (b3) sont mises en oeuvre dans les mêmes conditions opératoires d'atmosphère et/ou de température et/ou de durée. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui va suivre d'un mode de réalisation préférentiel. Cette description sera donnée en référence aux dessins annexés dans lesquels les figures 1 à 4 représentent, vue en coupe transversale, une hétérostructure soumise au procédé de l'invention, selon quatre états différents. La figure 5 représente, quant à elle, une hétérostructure 20 soumise au procédé de l'invention, destinée plus particulièrement à illustrer les zones de transition de taille réduite, qu'elle comporte. Avant d'entreprendre, à proprement parler, la description du présent procédé, en référence aux dessins précités, quelques rappels, définitions et techniques sont rappelées ci-après. 25 Présentation du traitement de dissolution sélective Le traitement de dissolution sélective est appliqué à une structure de type semiconducteur sur isolant (SeOI), comprenant successivement de sa base vers sa surface un substrat support, une 30 couche d'oxyde et une couche semi-conductrice. Les moyens d'obtention de ladite structure SeOl seront décrits en détail plus bas. Le procédé de dissolution sélective comprend les étapes suivantes : formation d'un masque sur la couche mince semi-conductrice, de manière à définir, à la surface de ladite couche, des zones dites exposées, non recouvertes par le masque, réparties selon un motif désiré, application d'un traitement thermique dans une atmosphère neutre ou réductrice contrôlée, et dans des conditions de température et de durée contrôlées, de manière à inciter au moins une partie de l'oxygène de la couche d'oxyde à diffuser à travers la couche mince semi-conductrice, conduisant à diminuer de manière contrôlée l'épaisseur d'oxyde dans les zones de la couche d'oxyde correspondant audit motif désiré.
Formation du masque Le masque est formé sélectivement sur la couche semi-conductrice de manière à laisser exposées les zones de la couche semi-conductrice correspondant aux zones de la couche d'oxyde dans lesquelles on souhaite diminuer l'épaisseur d'oxyde. Par correspondant on entend ici que le motif défini par l'ensemble des zones exposées de la couche semi-conductrice est identique au motif désiré selon lequel sont réparties les zones de la couche d'oxyde dans lesquelles on souhaite diminuer l'épaisseur d'oxyde.
En d'autres termes, le masque ne recouvre que les zones de la couche semi-conductrices complémentaires dudit motif désiré. A titre purement indicatif, un procédé typique de formation du masque est le suivant : 1) Formation d'une couche de Six Ny (par exemple le Si3N4) 25 sur tout la surface de la plaque, par dépôt. 2) Dépôt d'une couche de résine photosensible sur toute la surface de la couche de Six Ny. 3) Insolation locale de la résine au travers d'un masque photolitographique. Les zones insolées peuvent alors être éliminées 30 sélectivement par dilution dans un solvant par exemple. 4) Gravure à travers les ouvertures formées dans la résine, de la couche de Six Ny alors exposée. La gravure est typiquement une gravure sèche (plasma), à laquelle la résine est résistante. Le Six Ny est, quant à lui, gravé par ce plasma. 35 Le masque est dans un matériau formant barrière à la diffusion des atomes d'oxygène. Par ailleurs, il est de nature à résister aux conditions du traitement. Ainsi, le nitrure de silicium (de formule générale SiN comprenant tous les coefficients stoechiométriques possibles) est un matériau préféré pour former le masque car il est facile à mettre en oeuvre (c'est-à-dire à déposer, puis à retirer après le traitement de dissolution) et ne contamine pas le silicium. Toutefois, tout autre matériau formant barrière à la diffusion de l'oxygène et résistant aux conditions du traitement peut être utilisé pour le masque. Le masque est typiquement d'une épaisseur de l'ordre de 1 à 50 nm, par exemple 20 nm. Après le traitement de dissolution, le masque peut être retiré par gravure (humide ou sèche) dans la mesure où la sélectivité entre le Silicium (exposé dans les zones non masqué) et le Si3N4 est suffisamment importante.
20 Traitement de dissolution Dans la suite de la description, on prendra pour exemple l'application du traitement de dissolution à une structure dans laquelle la couche mince semi-conductrice est en silicium, c'est-à-dire une structure silicium sur isolant (SOI). 25 Les mécanismes de dissolution de l'oxyde dans une structure SOI sont décrits en détail dans l'article d'O. Kononchuk et al, Internai Dissolution of Buried Oxide in SOI Wafers , Solid State Phenomena Vols. 131-133 (2008) pp 113-118, auquel on pourra se référer. Lors du traitement, la structure SOI est placée dans un four 30 dans lequel on génère un flux gazeux pour former une atmosphère neutre ou réductrice. Le flux gazeux peut ainsi comprendre de l'argon, de l'hydrogène et/ou un mélange de ceux-ci. Il est important de noter que le phénomène de dissolution ne 35 se produit que lorsqu'il existe un gradient suffisant entre la concentration 10 15 d'oxygène dans l'atmosphère et la concentration d'oxygène à la surface de la couche d'oxyde. Ainsi, on considère que la teneur en oxygène de l'atmosphère dans le four doit être inférieure à 10 ppm, ce qui, tenant compte des fuites, impose une teneur en oxygène dans le flux de gaz inférieure à 1 ppb. On pourra à cet égard se référer à l'article de Ludsteck et al, Growth model for thin oxides and oxide optimization , Journal of Applied Physics, Vol. 95, No. 5, Mars 2004. Ces conditions ne peuvent être obtenues dans un four classique, qui génère trop de fuites pour permettre d'atteindre une teneur aussi faible ; le four doit être spécialement conçu pour une étanchéité optimale (diminution du nombre de pièces pour éviter les joints, utilisation de pièces massives...). Au contraire, une concentration en oxygène dans l'atmosphère 15 supérieure à 10 ppm stoppe la dissolution et favorise une oxydation du silicium exposé. Dans le cas d'un SOI, le traitement de dissolution est appliqué à une température comprise entre 1100 et 1300°C, de préférence de l'ordre de 1200°C. 20 En effet, plus la température est élevée, plus la vitesse de dissolution de l'oxyde est élevée. La température du traitement doit toutefois rester inférieure à la température de fusion du silicium. Par exemple, pour dissoudre une épaisseur d'oxyde de 20 A sous une couche mince de silicium de 1000 Â, les conditions du traitement thermique 25 sont : 1100°C pendant 2 heures, 1200°C pendant 10 minutes, ou 1250°C pendant 4 minutes. On notera toutefois que ces valeurs sont dépendantes, en particulier, de la concentration résiduelle en oxygène dans le four de dissolution. Ainsi, des épaisseurs dissoutes plus importantes ont aussi été observées. 30 Structure SeOl de départ Le traitement de dissolution est appliqué à une structure de type semiconducteur sur isolant (SeOI), comprenant successivement de sa base vers sa surface un substrat support, une couche d'oxyde et une 35 couche semi-conductrice.
Le substrat support joue essentiellement un rôle de raidisseur de la structure SeOl. A cet effet, il présente typiquement une épaisseur de l'ordre de quelques centaines de micromètres. Le substrat support peut être un substrat massif ou bien composite, c'est-à-dire constitué d'un empilement d'au moins deux couches de matériaux différents. Le substrat support peut ainsi comprendre l'un des matériaux suivants : Si, Ge, SiGe, GaN, saphir. La couche semi-conductrice comprend au moins un matériau semi-conducteur, tel que Si, Ge ou SiGe. La couche semi-conductrice peut éventuellement être composite, c'est-à-dire constituée d'un empilement de couches de matériaux semi-conducteurs. Le matériau de la couche semi-conductrice peut être monocristallin, polycristallin ou amorphe. Il peut être poreux ou non, dopé ou non. De manière particulièrement avantageuse, la couche semi-conductrice est adaptée pour recevoir des composants électroniques. La couche mince semi-conductrice présente une épaisseur inférieure à 5000 Â, et de préférence inférieure à 2500 Â pour permettre une diffusion suffisamment rapide de l'oxygène. En effet, plus la couche semi-conductrice est épaisse, plus la vitesse de dissolution de l'oxyde est lente. 25 Ainsi, la diffusion de l'oxygène à travers une couche semi-conductrice d'épaisseur supérieure à 5000 Â est très lente et de ce fait peu avantageuse sur un plan industriel. La couche d'oxyde est enterrée dans la structure, entre le substrat support et la couche semi-conductrice ; elle est donc généralement 30 désignée, dans le langage du métier, par l'acronyme BOX ( Buried Oxyde layer ). La structure SeOl est fabriquée par toute technique de report de couches connue de l'homme du métier, impliquant un collage. On peut citer parmi ces techniques le procédé Smart CutTM qui 35 comprend principalement les étapes suivantes : 10 15 20 formation d'une couche d'oxyde sur le substrat support ou sur un substrat donneur comprenant la couche semi-conductrice, formation d'une zone de fragilisation dans le substrat donneur, la zone de fragilisation définissant la couche mince semi-conductrice à 5 transférer, collage du substrat donneur sur le substrat support, la couche d'oxyde étant située à l'interface de collage fracture du substrat donneur le long de la zone de fragilisation pour transférer la couche mince semi-conductrice sur le substrat support. 10 Ce procédé est connu de l'homme du métier et ne sera donc pas décrit en détail ici. On pourra se référer par exemple à Silicon-On-Insulator Technology : Materials to VLSI, 2nd Edition de Jean-Pierre Colinge, Kluwer Academic Publishers, p.50-51. On peut également employer un procédé consistant à coller, 15 sur le substrat support, un substrat donneur comprenant la couche semi-conductrice, l'un et/ou l'autre des substrats étant recouvert d'une couche d'oxyde, puis à réduire l'épaisseur du substrat donneur par sa face arrière de sorte à ne laisser sur le substrat support que la couche mince semi-conductrice. 20 La structure SeOl ainsi obtenue peut ensuite être soumise à des traitements classiques de finition (polissage, planarisation, nettoyage...). Dans ces procédés de formation de la structure SeOl, la couche d'oxyde est formée sur le substrat donneur ou sur le substrat 25 support par une oxydation thermique (auquel cas l'oxyde est un oxyde du matériau du substrat ayant subi l'oxydation) ou bien par un dépôt, par exemple d'oxyde de silicium (SiO2). La couche d'oxyde peut également être une couche d'oxyde natif, résultant d'une oxydation naturelle du substrat donneur et/ou du 30 substrat support en contact avec l'atmosphère. En revanche, des essais réalisés sur les structures SOI obtenues par le procédé SIMOX n'ont pas permis d'observer de dissolution de l'oxyde, ce qui a été attribué à une qualité inférieure de l'oxyde, due à son mode d'obtention. On pourra se référer à cet égard à l'article de L. 35 Zhong et al, Applied Physics Letters 67, 3951 (1995).
On précise qu'avant de procéder au collage, on peut mettre en oeuvre, sur l'une et/ou l'autre des surfaces en contact, des étapes de nettoyage ou d'activation plasma bien connues de l'homme du métier, afin de renforcer l'énergie de collage.
Afin de limiter la durée du traitement de dissolution, la couche d'oxyde de la structure SeOl présente en général une épaisseur fine ou ultrafine, c'est-à-dire entre 50 et 1000 Â, de préférence entre 100 et 250 Â.
En référence à la figure 1 est représentée une structure SeOl 10 que l'on souhaite traiter conformément au procédé selon la présente invention. Elle est constituée d'un substrat support 1, recouvert d'une couche mince en matériau semi conducteur 2, entre lesquels est présente une épaisseur d'oxyde 3 que l'on souhaite dissoudre sélectivement. 15 Les matériaux utilisés pour ces différentes entités sont notamment ceux qui sont exemplifiés à la rubrique "Structure SeOl de départ" développée plus haut. Habituellement, pour optimiser le procédé de traitement de dissolution sélective, en réduisant sa durée, on faisait usage d'un SeOl avec 20 une couche d'oxyde la plus fine possible, typiquement de l'ordre de 10 nanomètres. Cependant, la fabrication d'un tel SeOl est délicate en raison de défauts de collage, tels que des cloques ou des arrachements, dus à la finesse de la couche d'oxyde qui ne lui permet pas d'absorber les résidus 25 gazeux (hydrogène par exemple) qui se forment lors de cette étape de collage. Selon le procédé de la présente invention, il est possible de faire usage d'un SeOl avec une couche d'oxyde plus épaisse, ce qui permet de s'affranchir des inconvénients précités. 30 A titre indicatif, cette épaisseur est de l'ordre de 15 nanomètres. La première étape du présent procédé consiste à former un masque 4 sur la couche mince semi-conductrice 2, de manière à définir, à la surface de cette couche, des zones 20 dites exposées, non recouvertes 35 par le masque 4, réparties selon un motif désiré.
Afin de ne pas alourdir inutilement les figures jointes, seule une zone exposée 20 a été représentée. Elle s'étend donc en regard d'une "ouverture" 40 que présente le masque. La forme et les dimensions de ces ouvertures peuvent être quelconques. Il peut s'agir par exemple de motifs carrés ou rectangulaires dont les dimensions peuvent être comprises entre 1 micron et 1 cm. Bien entendu, dans la pratique, le masque comporte plus d'une ouverture 40 et la couche 2 plus d'une zone exposée 20. La technique utilisée pour déposer le masque est 10 préférentiellement l'une de celles décrites à la rubrique "Formation du masque" exposée plus haut. On applique alors à cet ensemble un traitement thermique dans une atmosphère neutre ou réductrice contrôlée, et dans des conditions de température et de durée contrôlées, de manière à inciter au moins une 15 partie de l'oxygène de la couche d'oxyde 3 à diffuser à travers la couche mince semi-conductrice 2, conduisant à diminuer de manière contrôlée l'épaisseur d'oxyde dans les zones de la couche d'oxyde correspondant audit motif désiré. Cela conduit à la situation représentée à la figure 2. Ainsi, la 20 zone 30 de la couche d'oxyde 3 qui est à l'aplomb d'une zone "ouverte" 40 du masque 4 est directement sujette au traitement thermique, de sorte que l'oxyde peut diffuser au travers de la couche 2. Ce n'est pas le cas des autres zones 31, à l'aplomb du masque 4, lequel forme écran au traitement de dissolution. 25 A titre indicatif, on applique ce premier traitement thermique pour dissoudre localement environ 15nm d'oxyde. Le contrôle de l'étape de dissolution d'oxyde est obtenu par exemple au moyen d'abaques préétablis permettant de déterminer l'amincissement de l'oxyde en fonction de l'épaisseur initiale de silicium, de la température et du profil de traitement 30 thermique de dissolution. Pour une structure dont l'épaisseur de couche mince 2 en silicium est de 70 nm, les conditions opératoires pour dissoudre 10nm d'oxyde sont les suivantes : - durée : une heure ; 35 -température : 1200°C ; - sous atmosphère d'argon.
Dans une étape ultérieure qui correspond à la représentation de la figure 3, le masque 4 est retiré. Ce retrait est réalisé par exemple sur la totalité de la surface de la couche 2. Dans une dernière étape, on soumet la structure 5 préalablement débarrassée de son masque, à un nouveau traitement thermique de dissolution de l'oxyde. Les conditions opératoires (température et atmosphère) peuvent être les mêmes que pendant la première phase de traitement thermique. 10 Ce traitement est arrêté après dissolution complète de l'oxyde dans les zones préalablement exposées. C'est la situation représentée à la figure 4. Dans ces conditions, l'oxyde ne reste présent que dans les zones 31 qui étaient préalablement à l'aplomb du masque 4, à l'exception, peut être, d'une zone de transition, comme cela sera expliqué plus loin dans le 15 texte. Comme indiqué plus haut, par l'expression "arrêt du traitement thermique après dissolution complète de l'oxyde dans les zones préalablement exposées", on entend que le traitement est arrêté une fois ce but atteint, et avant dissolution complète de l'oxyde dans les autres zones, 20 c'est à dire celles qui ne correspondent pas au motif. On obtient finalement un SeOl avec une couche d'oxyde qui, dans les régions où elle est conservée, est présente une épaisseur qui est bien contrôlée. De plus, comme indiqué plus haut, l'application d'un second traitement thermique a pour effet de lisser la surface de la couche de 25 matériau semi-conducteur 2. Préférentiellement, on conduit le second traitement thermique (étape b3) de manière à sur dissoudre l'épaisseur restante d'oxyde. En d'autres termes, ce second traitement thermique est mis en oeuvre pendant une durée supérieure à celle juste nécessaire pour faire 30 disparaître l'oxyde dans les zones 30. Ceci a pour effet de réduire la largeur "d" des régions de transition 32 (voir figure 5), c'est-à-dire celles qui se situent à la périphérie des zones 31. En procédant ainsi, on peut faire diminuer la largeur "d" à une 35 dimension de l'ordre de 0,5 micromètres, ou de 0,1 micromètre, voire inférieure à 0,05 micromètre.
De plus, cette "surdissolution" va conduire au cours de l'étape b3, à un sur amincissement de l'oxyde dans les zones originellement masquées. Il faut bien entendu interrompre cette seconde étape avant que ces zones d'isolant soient entièrement dissoutes également.
Cela conduit donc à choisir une épaisseur initiale d'oxyde (Box) qui soit supérieure à l'épaisseur finale visée. Or, ces BOX plus épais facilitent la fabrication de la structure initiale. De plus, les épaisseurs du BOX initial et l'épaisseur finale de l'isolant sont des paramètres indépendants : on choisit la durée du second traitement thermique pour amener l'épaisseur initiale (choisie pour des raisons de facilité de fabrication) à l'épaisseur finale voulue (choisie par exemple pour répondre à une demande spécifique fonction de l'utilisation de la structure ultérieure).
Exemple de mise en oeuvre :
On utilise la structure SOI de départ suivante : 700Â de Si ; Box de 250Â à 500Â, par exemple 350Â.
On vise au final une dissolution totale dans les zones non masquées, et une épaisseur de BOX de 100Â dans les zones masquées, au terme des deux traitements thermiques.
La première étape peut conduire à dissoudre localement 250Â pour laisser une épaisseur de 100Â au niveau des zones ouvertes du masque. Il peut s'agir d'un recuit à 1200°C dans un environnement d'argon pur, pendant une durée de 2,5 heures environ. On procède alors au retrait du masque. On procède alors à la seconde dissolution dans les mêmes conditions, pour faire disparaître tout oxyde au niveau des anciennes zones ouvertes et obtenir une épaisseur de 250Â au niveau des zones anciennement masquées. Le traitement est poursuivi pour amener l'épaisseur dans les zones anciennement masquées à 100Â, soit une dissolution par rapport à l'épaisseur de départ de 250Â.
Cette seconde étape de dissolution poussée permet de limiter la zone de transition qui pourrait être réduite à une dimension de l'ordre de 0,1 micromètre ou moins. Par ailleurs, le substrat SOI de départ, avec son épaisseur de 350Â de BOX, est relativement aisé à fabriquer (comparativement à un SOI avec un BOX de 100Â, qui constituerait le substrat de départ si la dissolution ne comportait qu'une seule étape). Et également, ce second traitement thermique permet de lisser la surface en particulier pour les rugosités de surface qui pourrait être issue des différentes étapes de mise en ouvre du procédé selon l'invention (dépôt et retrait des masques, phénomène de mouillage...).
Claims (4)
- REVENDICATIONS1. Procédé de traitement d'une structure de type semi-conducteur sur isolant, comprenant successivement un substrat support (1), une couche d'oxyde (3) et une couche mince d'un matériau semi-conducteur (2), ledit procédé comprenant les étapes suivantes : a) formation d'un masque (4) sur la couche mince semi-conductrice (2), de manière à définir, à la surface de ladite couche, des zones dites exposées (20), non recouvertes par le masque (4), réparties selon un motif désiré, b) application d'un traitement thermique dans une atmosphère neutre ou réductrice contrôlée, et dans des conditions de température et de durée contrôlées, de manière à inciter au moins une partie de l'oxygène de la couche d'oxyde (3) à diffuser à travers la couche mince semi-conductrice (2), conduisant à diminuer de manière contrôlée l'épaisseur d'oxyde dans les zones (30) de la couche d'oxyde (3) correspondant audit motif désiré, caractérisé en ce que l'étape (b) est mise en oeuvre de la manière suivante : (b1) application dudit traitement thermique jusqu'à obtention d'une épaisseur d'oxyde réduite par rapport à l'épaisseur initiale ; (b2) enlèvement du masque (4) ; (b3) poursuite dudit traitement thermique, puis arrêt de celui-ci après dissolution complète de l'oxyde dans les zones (30) de la couche d'oxyde (3) correspondant au motif désiré.
- 2. Procédé selon la revendication 1, caractérisé par le fait qu'à l'étape (b3) on poursuit ledit traitement thermique pendant un temps supérieur à celui nécessaire pour obtenir la dissolution complète de l'oxyde dans les zones (30) de la couche d'oxyde (3) correspondant au motif désiré, et on l'arrête avant dissolution complète des zones (31) qui ne correspondent pas au motif désiré.
- 3. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'on traite une structure dont la couche d'oxyde (2) présente initialement une épaisseur de l'ordre de 25 nanomètres à 50 nanomètres.
- 4. Procédé selon l'une des revendications précédentes, caractérisé par le fait que lesdites étapes (b1) et (b3) sont mises en oeuvre dans les mêmes conditions opératoires d'atmosphère et/ou de température et/ou de durée.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0857327A FR2937794A1 (fr) | 2008-10-28 | 2008-10-28 | Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0857327A FR2937794A1 (fr) | 2008-10-28 | 2008-10-28 | Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2937794A1 true FR2937794A1 (fr) | 2010-04-30 |
Family
ID=40279870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0857327A Pending FR2937794A1 (fr) | 2008-10-28 | 2008-10-28 | Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2937794A1 (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2498286A1 (fr) * | 2011-03-08 | 2012-09-12 | Soitec | Procede de traitement d'une structure de type semi-conducteur sur isolant |
| EP2500933A1 (fr) * | 2011-03-11 | 2012-09-19 | S.O.I. TEC Silicon | Structure multicouche et procédé de fabrication de dispositifs semi-conducteurs |
| WO2018069067A1 (fr) * | 2016-10-13 | 2018-04-19 | Soitec | Procédé de dissolution d'un oxyde enfoui dans une tranche de silicium sur isolant |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049725A (ja) * | 2004-08-06 | 2006-02-16 | Sumco Corp | 部分ｓｏｉ基板およびその製造方法 |
| US20080153257A1 (en) * | 2006-12-26 | 2008-06-26 | Oleg Kononchuk | Method for producing a semiconductor-on-insulator structure |
| FR2910702A1 (fr) * | 2006-12-26 | 2008-06-27 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
| WO2008114099A1 (fr) * | 2007-03-19 | 2008-09-25 | S.O.I.Tec Silicon On Insulator Technologies | Silicium sur isolant mince à motifs |
-
2008
- 2008-10-28 FR FR0857327A patent/FR2937794A1/fr active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049725A (ja) * | 2004-08-06 | 2006-02-16 | Sumco Corp | 部分ｓｏｉ基板およびその製造方法 |
| US20080153257A1 (en) * | 2006-12-26 | 2008-06-26 | Oleg Kononchuk | Method for producing a semiconductor-on-insulator structure |
| FR2910702A1 (fr) * | 2006-12-26 | 2008-06-27 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
| WO2008114099A1 (fr) * | 2007-03-19 | 2008-09-25 | S.O.I.Tec Silicon On Insulator Technologies | Silicium sur isolant mince à motifs |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2498286A1 (fr) * | 2011-03-08 | 2012-09-12 | Soitec | Procede de traitement d'une structure de type semi-conducteur sur isolant |
| FR2972564A1 (fr) * | 2011-03-08 | 2012-09-14 | Soitec Silicon On Insulator | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
| US8497190B2 (en) | 2011-03-08 | 2013-07-30 | Soitec | Process for treating a semiconductor-on-insulator structure |
| EP2500933A1 (fr) * | 2011-03-11 | 2012-09-19 | S.O.I. TEC Silicon | Structure multicouche et procédé de fabrication de dispositifs semi-conducteurs |
| US8652887B2 (en) | 2011-03-11 | 2014-02-18 | Soitec | Multi-layer structures and process for fabricating semiconductor devices |
| WO2018069067A1 (fr) * | 2016-10-13 | 2018-04-19 | Soitec | Procédé de dissolution d'un oxyde enfoui dans une tranche de silicium sur isolant |
| FR3057705A1 (fr) * | 2016-10-13 | 2018-04-20 | Soitec Silicon On Insulator | Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant |
| US10847370B2 (en) | 2016-10-13 | 2020-11-24 | Soitec | Method for dissolving a buried oxide in a silicon-on-insulator wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2175478B1 (fr) | Procédé pour le transfert d'un film mince comportant une étape de création d'inclusions | |
| EP1208593B1 (fr) | Procede de traitement de substrats pour la micro-electronique | |
| FR2941324A1 (fr) | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. | |
| FR2910702A1 (fr) | Procede de fabrication d'un substrat mixte | |
| FR2892228A1 (fr) | Procede de recyclage d'une plaquette donneuse epitaxiee | |
| FR2936356A1 (fr) | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant | |
| FR2816445A1 (fr) | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible | |
| FR2880184A1 (fr) | Procede de detourage d'une structure obtenue par assemblage de deux plaques | |
| FR2863771A1 (fr) | Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques | |
| EP2993686B1 (fr) | Procédé de production de substrat hybride | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| FR2893446A1 (fr) | TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE | |
| FR2944645A1 (fr) | Procede d'amincissement d'un substrat silicium sur isolant | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| EP2498286B1 (fr) | Procede de traitement d'une structure de type semi-conducteur sur isolant | |
| FR2938118A1 (fr) | Procede de fabrication d'un empilement de couches minces semi-conductrices | |
| EP1777735A2 (fr) | Procédé de récyclage d'une plaquette donneuse épitaxiée | |
| FR2858875A1 (fr) | Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse | |
| FR2928775A1 (fr) | Procede de fabrication d'un substrat de type semiconducteur sur isolant | |
| EP1631982B1 (fr) | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque | |
| FR2942568A1 (fr) | Procede de fabrication de composants. | |
| FR2860340A1 (fr) | Collage indirect avec disparition de la couche de collage | |
| FR2937794A1 (fr) | Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde | |
| EP3295473B1 (fr) | Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats | |
| FR2937797A1 (fr) | Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante |