FR2942568A1 - Procede de fabrication de composants. - Google Patents

Procede de fabrication de composants. Download PDF

Info

Publication number
FR2942568A1
FR2942568A1 FR0951156A FR0951156A FR2942568A1 FR 2942568 A1 FR2942568 A1 FR 2942568A1 FR 0951156 A FR0951156 A FR 0951156A FR 0951156 A FR0951156 A FR 0951156A FR 2942568 A1 FR2942568 A1 FR 2942568A1
Authority
FR
France
Prior art keywords
substrate
layer
dissolution
mask
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0951156A
Other languages
English (en)
Other versions
FR2942568B1 (fr
Inventor
Gregory Riou
Didier Landru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0951156A priority Critical patent/FR2942568B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to PCT/EP2010/051701 priority patent/WO2010097294A1/fr
Priority to KR1020117017527A priority patent/KR101303723B1/ko
Priority to CN2010800088188A priority patent/CN102326246A/zh
Priority to SG2011049996A priority patent/SG172918A1/en
Priority to US13/143,170 priority patent/US8507332B2/en
Priority to EP10703280A priority patent/EP2401760A1/fr
Priority to TW099105100A priority patent/TWI436456B/zh
Publication of FR2942568A1 publication Critical patent/FR2942568A1/fr
Application granted granted Critical
Publication of FR2942568B1 publication Critical patent/FR2942568B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un procédé de fabrication de composants sur un substrat mixte, caractérisé en ce qu'il comprend les étapes suivantes : - fournir un substrat (1) du type semi-conducteur sur isolant SeOI comprenant une couche d'oxyde (12) enterrée entre un substrat support (11) et une couche mince (13), - former dans ce substrat (1) une pluralité de tranchées (3, 3'), débouchant à la surface libre (130) de ladite couche mince (13) et s'étendant sur une profondeur telle qu'elle traverse ladite couche mince (13) et ladite couche d'oxyde enterrée (12), ces tranchées primaires (3, 3') délimitant au moins un îlot (30) dudit substrat SeOI (1), - former un masque (4) à l'intérieur desdites tranchées primaires (3, 3') et sous forme d'une couche recouvrant les zones de la surface libre (130) de ladite couche mince (13) situées à l'extérieur desdits îlots (30), - procéder à un traitement thermique de dissolution de la couche d'oxyde enterrée présente au niveau desdits îlots (30), de façon à en réduire l'épaisseur.

Description

i La présente invention concerne un procédé de fabrication de composants pour l'électronique, l'optique et/ou l'opto-électronique sur un substrat dit "mixte", c'est-à-dire un substrat qui comprend soit une couche de matériau isolant présentant des zones d'épaisseurs différentes, soit des portions distinctes de couche en matériau isolant, enterrée(s) au sein d'un substrat en matériau semi-conducteur. Les substrats mixtes présentent aujourd'hui un intérêt croissant. L'alternance de zones massives (ou "bulk" en anglais) et de zones isolantes pouvant présenter des épaisseurs variables d'isolant, au sein d'un même substrat, permet la réalisation de différents composants, sur une seule et même plaque de substrat, comme par exemple : - sur les zones massives : des composants présentant une connexion électrique entre les faces avant et arrière du substrat, par exemple des composants dits "verticaux", - sur les zones de type "SeOI" (d'après la terminologie anglaise de "Semi-conductor On Insulator" qui signifie "semi-conducteur sur isolant) ou encore de type "SOI" (d'après la terminologie anglaise de "Silicon On Insulator" qui signifie "silicium sur isolant"), des composants totalement isolés les uns des autres et isolés de leur substrat, par exemple des composants de type "MOS" ou des systèmes du type "MEMS" ou "MOEMS", - et sur des zones SeOI présentant une couche d'isolant très fine, d'une épaisseur inférieure à 10 nm, d'autres types de composants logiques MOS, qui présentent, sous la couche d'isolant, un plan de masse ou une grille arrière, par exemple.
L'acronyme "MOS" correspond à la terminologie anglaise de "Meta/ Oxyde Semiconductor" qui signifie "métal-oxyde-semiconducteur". Les acronymes "MEMS" et "MOEMS" correspondent respectivement à la terminologie anglaise de "Micro Electro Mechanical Systems" qui signifie "Systèmes mécaniques microélectriques" et "Micro-Opto-Electro-Mechanical Systems" qui signifie "Systèmes mécaniques micro-opto électriques". De nombreuses techniques de fabrication de substrats mixtes existent déjà.
2 Parmi celles-ci, on peut citer la technique de la dissolution sélective (c'est-à-dire localisée), totale ou partielle, de l'oxyde d'une structure de type semi-conducteur sur isolant (SeOI). Une telle structure comprend successivement de sa base vers sa surface : un substrat support en matériau semi-conducteur, une couche d'oxyde et une couche mince semi-conductrice. Ce procédé de dissolution sélective est décrit brièvement ci-dessous. Il comprend les étapes suivantes : (a) formation d'un masque sur la couche mince semi-conductrice, de manière à définir, à la surface de celle-ci, des zones dites "exposées", non recouvertes 10 par le masque, réparties selon un motif désiré, (b) application d'un traitement thermique dans une atmosphère neutre ou réductrice contrôlée, et dans des conditions de température et de durée contrôlées, de manière à inciter l'oxygène présent dans la couche d'oxyde des zones exposées à diffuser à travers la couche mince semi-conductrice, 15 conduisant à faire disparaître partiellement ou totalement l'oxyde enterré dans ces zones, selon le motif désiré. La figure 1 jointe est un schéma illustrant un exemple de substrat mixte ainsi obtenu, après dissolution sélective et totale de l'oxyde et avant le retrait du masque ayant permis cette dissolution localisée. 20 Sur cette figure, on peut voir un substrat SeOI 1 comprenant un substrat support 11 en matériau semi-conducteur, une couche d'oxyde 12 et une couche mince semi-conductrice 13. Le masque porte la référence M. Compte tenu de la forme du masque M, on devrait théoriquement obtenir après dissolution, un substrat mixte comprenant une zone massive 25 référencée 10 et une zone SeOI référencée 100 avec le motif de la zone SeOI 100 correspondant essentiellement au motif du masque M. Or, en pratique, on observe entre la zone massive 10' réellement obtenue et la zone SeOI 100, une zone de transition 120 beaucoup plus étendue qu'attendu, dans laquelle l'oxyde est seulement partiellement dissous. Cette zone de 30 transition 120 résulte du fait, qu'à l'aplomb du bord du masque M s'étendant au voisinage de la zone exposée du substrat SeOI 1, la dissolution de l'oxyde 12 s'effectue moins bien.
3 Dans le cas (non représenté) où la dissolution de l'oxyde est seulement partielle, on observe également une zone de transition entre la zone SeOI et la zone où l'oxyde a été partiellement dissous. Par ailleurs, dans la couche superficielle 13, située au voisinage de cette zone de transition, on constate la présence de défauts cristallins, tels que des dislocations. Ces défauts sont liés au nécessaire réarrangement cristallin induit par les déformations des couches, par exemple par l'affaissement de la couche mince 13 exposée, ou encore par le réalignement des réseaux cristallins de la couche superficielle et du substrat sous-jacent dans le cas où la couche d'oxyde enterrée est entièrement dissoute. La portion affaissée de la couche 13 porte la référence 14 (voir la figure 1). Ces défauts ne sont pas souhaitables et l'invention a pour but d'y remédier et de se prémunir contre la formation de cette zone de défauts cristallins au voisinage de la zone de transition.
De plus, il serait souhaitable de minimiser au maximum la largeur de la zone de transition 120, de façon à obtenir des zones massives 10 et des zones SeOI 100 ou bien des zones SeOI 100 et des zones à couche d'oxyde partiellement dissoute, clairement distinctes les unes des autres, c'est-à-dire avec une transition franche entre ces zones.
A cet effet, l'invention concerne un procédé de fabrication de composants pour l'électronique, l'optique et/ou l'opto-électronique sur un substrat dit "mixte", qui comprend des premières zones semi-conductrices sur isolant, dans lesquelles une couche d'oxyde est enterrée entre deux couches de matériau semi-conducteur et soit des zones en matériau semi-conducteur, dites "massives", soit des secondes zones semi-conductrices sur isolant dans lesquelles la couche d'oxyde enterrée est moins épaisse que celle desdites premières zones. Conformément à l'invention, ce procédé comprend les étapes suivantes consistant à : - fournir un substrat du type semi-conducteur sur isolant SeOI comprenant un substrat support en matériau semi-conducteur, une couche mince semi-conductrice et une couche d'oxyde enterrée entre ledit substrat support et ladite couche mince, - former dans ce substrat une pluralité de tranchées, dites "tranchées primaires", débouchant à la surface libre de ladite couche mince, chaque tranchée 35 primaire s'étendant sur une profondeur telle qu'elle traverse ladite couche mince et
4 ladite couche d'oxyde enterrée, ces tranchées primaires étant formées de façon à délimiter et entourer au moins une zone, dite "îlot", dudit substrat SeOl, - former un masque, dit "de dissolution", en déposant un matériau constituant ledit masque à l'intérieur desdites tranchées primaires et sous forme d'une couche recouvrant les zones de la surface libre de ladite couche mince situées à l'extérieur desdits îlots, - procéder à un traitement thermique de dissolution de la couche d'oxyde enterrée présente au niveau desdits îlots du substrat SeOl, de façon à en réduire l'épaisseur.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou en combinaison : - après ledit traitement thermique de dissolution, on retire la totalité du masque de dissolution (4) ; - après le retrait du masque de dissolution (4), on dépose un matériau 15 isolant (6) dans lesdites tranchées primaires (3, 3') lors de la fabrication de composants pour l'électronique, l'optique et/ou l'opto-électronique ; - le traitement de dissolution thermique est poursuivi jusqu'à dissolution totale de l'oxyde au niveau des îlots (30) ; - chaque tranchée primaire est formée de façon à traverser ladite 20 couche mince semi-conductrice et ladite couche d'oxyde enterrée et à se prolonger sur une partie de l'épaisseur dudit substrat support en matériau semi-conducteur situé sous ladite couche d'oxyde enterrée ; - ledit masque de dissolution est formé de façon à comprendre également une portion qui recouvre la périphérie extérieure des ilots dans le 25 prolongement de la zone située au dessus de la tranchée primaire entourant ledit ilot ; - le masque de dissolution est réalisé en nitrure de silicium SiXNy ou en carbure de silicium SiC ; - les tranchées primaires sont formées par photolithographie et 30 gravure ; - le traitement thermique de dissolution est conduit à l'intérieur d'un four dans lequel règne une atmosphère neutre ou réductrice et où la teneur en oxygène est inférieure à 10 ppm, et une température comprise entre 1100°C et 1300°C ; 35 - le matériau semi-conducteur est du silicium ; - après ledit traitement thermique de dissolution, on retire uniquement la partie du masque présente sous forme d'une couche recouvrant les zones de la surface libre de ladite couche mince situées à l'extérieur desdits îlots, et l'on conserve la partie du masque présente dans lesdites tranchées primaires ; 5 - lesdits îlots ont une aire comprise entre 4 et 100 tm . D'autres caractéristiques et avantages de l'invention apparaîtront de la description qui va maintenant en être faite, en référence aux dessins annexés, qui en représentent, à titre indicatif mais non limitatif, plusieurs modes de réalisation possibles.
Sur ces dessins : - la figure 1 précitée est un schéma représentant un substrat mixte, recouvert d'un masque, obtenu conformément à un procédé de l'état de la technique, - les figures 2 et 3 sont des schémas représentant, en vue de dessus, deux variantes de réalisation de l'étape de formation de tranchées et de masquage d'un substrat du procédé de l'invention, - les figures 4A à 4F sont des schémas représentant un mode de réalisation des différentes étapes du procédé conforme à l'invention qui conduisent à la formation de tranchées dans un substrat semi-conducteur sur isolant, - les figures 5A à 5F sont des schémas représentant différentes étapes d'un premier mode de réalisation du procédé conforme à l'invention conduisant à la formation d'un substrat mixte en vue de son utilisation dans la fabrication de composants, et - les figures 6A à 6C sont des schémas représentant différentes étapes d'un second mode de réalisation du procédé conforme à l'invention conduisant à la formation d'un substrat mixte en vue de son utilisation dans la fabrication de composants. Une première partie du procédé conforme à l'invention consiste à réaliser des tranchées à l'intérieur d'un substrat du type semi-conducteur sur isolant, dénommé dans la suite de la description "substrat SeOI", avant de procéder aux étapes de dissolution sélective, partielle ou totale de la couche d'isolant qui y est enterrée. On vise ainsi à isoler cristallographiquement les zones du substrat dans lesquelles l'oxyde enterré sera dissous, des zones dans lesquelles l'oxyde sera préservé. On limite ainsi l'étendue de la zone de transition et la génération de défauts cristallins au voisinage de cette zone de transition.
Pour ce faire, il est nécessaire de réaliser un masque à la surface du substrat SeOl, masque dont le motif correspond à celui des tranchées à former.
6 Les différentes étapes d'un mode de réalisation possible de ce masque, dénommé ci-après "masque de formation des tranchées" vont maintenant être décrites en faisant référence aux figures 4A à 4D. Sur la figure 4A, on peut voir un substrat SeOI 1, comprenant successivement de sa base vers sa surface un substrat support semi-conducteur 1l, une couche d'oxyde 12 et une couche mince semi-conductrice 13. La face supérieure libre de la couche 13 est référencée 130. La couche d'oxyde 12 est enterrée entre le substrat support 11 et la couche semi-conductrice 13; elle est donc généralement désignée, dans le langage du métier, par l'acronyme BOX (d'après la terminologie anglaise Buried Oxyde layer ). A titre d'exemple, le substrat support 11 joue essentiellement un rôle de raidisseur du substrat SeOI 1. A cet effet, il présente typiquement une épaisseur de l'ordre de 15 quelques centaines de micromètres. Le substrat support 11 peut être un substrat massif ou bien composite, c'est-à-dire constitué d'un empilement d'au moins deux couches de matériaux différents. A titre d'exemple, le substrat support 11 peut ainsi comprendre l'un 20 des matériaux suivants : silicium (Si), nitrure de gallium (GaN), saphir, dans leurs formes monocristalline ou polycristalline. La couche mince semi-conductrice 13 peut éventuellement être composite, c'est-à-dire constituée d'un empilement de couches de matériaux semi-conducteurs. 25 Le matériau de la couche semi-conductrice peut être monocristallin, polycristallin ou amorphe. Il peut être poreux ou non, dopé ou non. La couche mince semi-conductrice 13 comprend au moins un matériau semi-conducteur, par exemple du silicium (Si), du germanium (Ge) ou du silicium-germanium (SiGe). Elle peut être formée d'un matériau relaxé ou contraint. 30 Selon une variante préférée de l'invention, le substrat SeOI 1 est un substrat SOI dans lequel le matériau semi-conducteur du support 11 et de la couche mince 13 est du silicium. Afin de permettre ultérieurement une diffusion suffisamment rapide de l'oxygène, la couche mince semi-conductrice 13 présente de préférence une 35 épaisseur inférieure à 500 nm, de préférence encore inférieure à 250 nm ou mieux 7 encore inférieure à 70 nm. En effet, plus la couche semi-conductrice 13 est épaisse, plus la vitesse de dissolution de l'oxyde 12 est lente. Ainsi, la diffusion de l'oxygène à travers une couche semi-conductrice 13 d'épaisseur supérieure à 500 nm est très lente et de ce fait peu 5 avantageuse sur un plan industriel. Afin de limiter la durée du traitement de dissolution, la couche d'oxyde 12 du support SeOI présente de préférence une épaisseur fine ou ultrafine, c'est-à-dire comprise entre 5 nm et 100 nm, de préférence entre 10 nm et 25 nm. Le substrat SeOI 1 utilisé dans le procédé conforme à l'invention est 10 fabriqué par toute technique de report de couches connue de l'homme du métier, impliquant un collage. On peut citer parmi ces techniques le procédé Smart CutTM qui pour mémoire comprend principalement les étapes suivantes : i) formation d'une couche d'oxyde sur le substrat support ou sur un 15 substrat donneur comprenant la couche semi-conductrice, ii) formation d'une zone de fragilisation dans le substrat donneur, la zone de fragilisation définissant la couche mince semi-conductrice à transférer, iii) collage du substrat donneur sur le substrat support, la couche d'oxyde étant située à l'interface de collage, 20 iv) fracture du substrat donneur le long de la zone de fragilisation pour transférer la couche mince semi-conductrice sur le substrat support. Ce procédé est connu de l'homme du métier et ne sera donc pas décrit en détail ici. On pourra se référer par exemple à Silicon-On-Insulator Technology : Materials to VLSI, 2nd Edition de Jean-Pierre Colinge, Kluwer 25 Academic Publishers, p.50-51. On peut également employer un procédé consistant à coller, sur le substrat support, un substrat donneur comprenant la couche semi-conductrice, l'un et/ou l'autre des substrats étant recouvert d'une couche d'oxyde, puis à réduire l'épaisseur du substrat donneur par sa face arrière, de sorte à ne laisser sur le 30 substrat support que la couche mince semi-conductrice. Le substrat SeOI ainsi obtenu peut ensuite être soumis à des traitements classiques de finition (polissage, planarisation, nettoyage...). Dans ces procédés de formation du substrat SeOl, la couche d'oxyde est formée sur le substrat donneur ou sur le substrat support par une oxydation 35 thermique (auquel cas l'oxyde est un oxyde du matériau du substrat ayant subi l'oxydation) ou bien par un dépôt, par exemple d'oxyde de silicium (SiO2).
8 La couche d'oxyde peut également être une couche d'oxyde natif, résultant d'une oxydation naturelle du substrat donneur et/ou du substrat support en contact avec l'atmosphère. On précise qu'avant de procéder au collage, on peut mettre en oeuvre, sur l'une et/ou l'autre des surfaces en contact, des étapes de nettoyage ou d'activation plasma bien connues de l'homme du métier, afin de renforcer l'énergie de collage. Comme on peut le voir sur la figure 4B, on forme de manière optionnelle, de préférence par dépôt, sur le substrat SeOl1, une couche 21 d'un matériau apte à constituer un masque dur. Ce matériau est de nature à résister aux conditions ultérieures d'un traitement de gravure. A titre d'exemple, l'oxyde de silicium est un matériau préféré pour former ce masque dur, car il est facile à mettre en oeuvre, c'est-à-dire facile à déposer, puis à retirer. En outre, dans le cas où le matériau semi-conducteur de la couche mince 13 est du silicium, l'emploi du SiO2 est judicieux car il ne le contamine pas et se grave sélectivement vis à vis du silicium. La couche 21 a une épaisseur de l'ordre de 20 nm. On dépose ensuite une couche de résine photosensible 22 sur toute la surface de la couche 21 si celle-ci existe, sinon directement sur le substrat 1.
On applique sur l'ensemble un masque de photolithographie 23 dont le motif correspond à celui des tranchées que l'on souhaite former ultérieurement dans le substrat SeOI1. En d'autres termes, les ouvertures 230 du masque de photolithographie 23 correspondent à l'emplacement des futures tranchées. On procède à l'insolation locale de la résine 22, au travers du masque 23. Comme représenté sur la figure 4C, on élimine sélectivement les zones insolées de la résine 22, par exemple par dissolution dans un solvant, de façon à obtenir une couche de résine 22' présentant des ouvertures 220' dont le motif correspond à celles des ouvertures 230 du masque 23.
Comme représenté sur la figure 4D, on procède alors à la gravure, à travers les ouvertures 220' formées dans la couche de résine 22', des zones exposées de la couche 21 de masque dur, si celle-ci a été formée préalablement. Typiquement, cette gravure est une gravure sèche, effectuée par plasma, à laquelle la couche de résine 22' est résistante. On élimine ensuite la couche résiduelle de résine 22', par exemple à l'aide d'un solvant approprié. On obtient ainsi le masque 21', dénommé ci-après "masque de gravure".
9 Alternativement, en particulier lorsque l'étape de formation de la couche de masque dur 21 a été omise, on peut conserver la résine 22', et procéder directement aux étapes ultérieures de formation des tranchées. La technique décrite ci-dessus est courante dans le domaine de la microélectronique et n'est indiquée qu'à titre d'exemple. D'une manière générale, tout procédé permettant de former le masque de gravure 21' ou permettant de former des tranchées profondes peut être utilisé à ce stade du procédé. Comme on peut le voir sur la figure 4E, on procède ensuite à la gravure, à travers les ouvertures 210' ménagées dans le masque 21' et/ou les ouvertures 220' ménagées dans la résine 22', des zones exposées du substrat SeOIl, de façon à y former des tranchées. Ces tranchées sont formées par gravure sèche par exemple, en particulier suivant la technique connue sous la terminologie anglaise de de Deep Reactive Ion Etching .
Selon un premier mode de réalisation, la tranchée est gravée jusqu'à s'étendre à une profondeur à laquelle elle traverse la couche mince 13 et la couche d'oxyde enterré 12. Elle porte dans ce cas la référence numérique 3. Selon une seconde variante de réalisation, cette tranchée est gravée un peu plus profondément, de sorte qu'elle se prolonge sur une partie de l'épaisseur du substrat support 11, par exemple sur plusieurs micromètres. Cette tranchée porte alors la référence numérique 3'. Sur les figures, ces tranchées ont été représentées avec une forme évasée, elles pourraient toutefois présenter des parois verticales parallèles. La largeur des tranchées 3, 3' est typiquement de l'ordre de quelques 25 centaines de nanomètres. Dans les figures 4 E et suivantes et à des fins de simplification, les deux types de tranchée 3 et 3' ont été représentés sur un même substrat. Le résidu de masque dur 21' (s'il existe) est ensuite retiré, par exemple, par gravure sèche ou humide, de façon à obtenir le substrat SeOIl muni de 30 ses tranchées 3 ou 3', comme représenté sur la figure 4F. Le but de la formation de ces tranchées est de délimiter en l'entourant au moins une zone dudit substrat SeOI qui comprend au moins une portion de la couche mince 13 et une portion de la couche d'oxyde 12, voire même une portion du substrat support 11, de façon à la séparer de la zone située autour. Une telle zone 35 est dénommée ci-après "îlot" et c'est dans cette zone qu'aura lieu ultérieurement la dissolution totale ou partielle de l'oxyde. Les îlots portent la référence 30.
Io En se reportant à la figure 2, on peut voir un exemple de réalisation de ces îlots de forme circulaire. Bien qu'une telle forme soit possible ou tout autre forme irrégulière d'îlot, les îlots seront de préférence définis par une première série de tranchées parallèles et une seconde série de tranchées perpendiculaires aux premières, comme représenté sur la figure 3. On obtient ainsi un quadrillage du substrat SeOl1. Les îlots peuvent avoir une aire comprise entre 4 et 100 cri . La disposition et les dimensions des îlots 30 sont dictées par les composants qui seront formées sur la plaque.
Une première variante de réalisation de l'étape de dissolution de l'oxyde va maintenant être décrite en faisant référence aux figures 6A à 6C. Comme on peut le voir sur la figure 6A, on forme un masque 4, dénommé ci-après "masque de dissolution", en déposant le matériau le constituant d'une part à l'intérieur des tranchées primaires 3, 3' et d'autre part, sous forme d'une couche s'étendant sur les parties de la surface libre 130 de la couche mince 13 situées à l'extérieur des îlots 30 précédemment définis. Sur la figure 2, de façon schématique, on a représenté le masque 4 uniquement sur la moitié gauche du substrat 1. On peut constater qu'il recouvre la surface libre 130 du substrat 1 et les tranchées 3, à l'exception des îlots 30, au niveau desquels la dissolution sera effectuée ultérieurement. Dans le cas représenté sur la figure 3 où les tranchées sont rectilignes et se coupent à angle droit, le masque 4 pourra par exemple être avantageusement déposé sous forme d'un damier. Le matériau utilisé pour la réalisation du masque 4 doit de préférence être simultanément : facile à déposer, puis éventuellement à retirer après le traitement de dissolution, et être de nature à résister aux conditions du traitement de dissolution et enfin former une barrière à la diffusion des atomes d'oxygène. Le nitrure de silicium de formule générale SiXNy où le couple des coefficients stoechiométriques x et y peut prendre différentes valeurs est particulièrement bien adapté. On utilisera notamment du Si3N4. On peut également utiliser du carbure de silicium SiC. La formation de ce masque 4 est mise en oeuvre en employant les techniques classiques de photolithographie, par exemple celle décrite en liaison avec les figures 4B à 4D.
Le masque 4 est typiquement d'une épaisseur comprise entre 1 et 50 nanomètres, de préférence de l'ordre de 20 nanomètres.
11 Le traitement de dissolution totale ou partielle de l'oxyde 12 va maintenant être décrit en faisant référence à la figure 6B. Ce traitement de dissolution consiste à appliquer un traitement thermique au substrat 1, dans une atmosphère neutre ou réductrice, dans des conditions de température et de durée déterminées qui sont notamment fonction de l'épaisseur de la couche mince semi-conductrice 13. On prendra ci-après pour exemple l'application du traitement de dissolution à un substrat 1 dans lequel la couche mince semi-conductrice 13 est en silicium, c'est-à-dire un substrat silicium sur isolant (SOI).
Les mécanismes de dissolution de l'oxyde dans une structure SOI sont décrits en détail dans l'article d' O. Kononchuk et al, Internat Dissolution of Buried Oxide in SOI Wafers , Solid State Phenomena Vols. 131-133 (2008) pp 113-118, auquel on pourra se référer. Lors du traitement, le substrat SOI 1 est placé dans un four dans lequel on génère un flux gazeux pour former une atmosphère neutre ou réductrice. Le flux gazeux peut ainsi comprendre de l'argon, de l'hydrogène et/ou un mélange de ceux-ci. Il est important de noter que le phénomène de dissolution ne se produit que lorsqu'il existe un gradient suffisant entre la concentration d'oxygène dans l'atmosphère et la concentration d'oxygène à la surface de la couche d'oxyde. Ainsi, on considère que la teneur en oxygène de l'atmosphère dans le four doit être inférieure à 10 ppm, ce qui, tenant compte des fuites, impose une teneur en oxygène dans le flux de gaz inférieure à 1 ppb. On pourra à cet égard se référer à l'article de Ludsteck et al, 25 Growth mode/ for thin oxides and oxide optimization , Journal of Applied Physics, Vol. 95, No. 5, Mars 2004. Ces conditions ne peuvent être obtenues dans un four classique, qui génère trop de fuites pour permettre d'atteindre une teneur aussi faible ; le four doit être spécialement conçu pour une étanchéité optimale, notamment en diminuant le 30 nombre de pièces pour éviter les joints et en utilisant des pièces massives. Au contraire, une concentration en oxygène dans l'atmosphère supérieure à 10 ppm stoppe la dissolution et favorise une oxydation du silicium exposé 13. Dans le cas d'un SOI, le traitement de dissolution est appliqué à une 35 température comprise entre 1100°C et 1300°C, de préférence de l'ordre de 1200°C.
12 En effet, plus la température est élevée, plus la vitesse de dissolution de l'oxyde est élevée. La température du traitement doit toutefois rester inférieure à la température de fusion du silicium. Par exemple, pour dissoudre une épaisseur d'oxyde de 2 nm sous une couche mince de silicium de 100 nm, les conditions du traitement thermique sont : 1100°C pendant 2 heures, 1200°C pendant 10 minutes, ou 1250°C pendant 4 minutes. On souligne toutefois que ces valeurs sont dépendantes en particulier de la concentration résiduelle en oxygène dans le four de dissolution. Ainsi, des épaisseurs dissoutes plus importantes ont aussi été observées.
En tout état de cause, le traitement de dissolution est appliqué de manière à éliminer totalement ou partiellement l'isolant enterré. A des fins de simplification, on a représenté sur la moitié gauche des figures 6B et 6C, le résultat obtenu après une dissolution partielle de l'oxyde et sur la moitié droite, celui obtenu après une dissolution totale de l'oxyde, toutefois, lors de la mise en oeuvre du procédé, on notera que l'on ne peut obtenir sur un même substrat qu'une dissolution partielle ou bien une dissolution totale de l'oxyde. Après dissolution totale ou partielle de l'oxyde 12 au niveau des îlots 30 non protégés par le masque 4, on retire le masque 4, par exemple par gravure sèche ou humide et l'on obtient le substrat mixte 1' représenté sur la figure 6C.
On observe que grâce à la présence des tranchées 3, 3', les zones SeOI 100 sont clairement distinctes soit des zones massives 10 (lorsque la dissolution est totale), soit des zones 15 à couche d'oxyde affinée (lorsque la dissolution est partielle). Il n'existe plus de zones de transition, comme cela était le cas avec les techniques de l'art antérieur, ni de zones présentant des dislocations excessives dans la couche mince. En outre, de façon particulièrement avantageuse, les tranchées 3, 3' ainsi formées peuvent être réutilisées ultérieurement lors du procédé de fabrication de composants électroniques, pour y déposer un isolant. En effet, des tranchées sont souvent réalisées lors des étapes de fabrication des composants, par exemple celles connues de l'homme du métier sous l'acronyme "STI" (pour "Shallow Trench Isolation" qui signifie "isolation par tranchées étroites"). Le procédé conforme à l'invention n'implique donc pas d'opération additionnelle pour le fabricant de composants, mais le fait de former ces tranchées plus tôt dans le procédé de fabrication permet d'obtenir les avantages précités.
Une seconde variante de réalisation du traitement de dissolution va maintenant être décrite en faisant référence aux figures 5A à 5F. 13 Les éléments identiques aux figures précédentes portent les mêmes références numériques. On dépose un film mince 5 de nitrure sur la face supérieure 130 d'un substrat 1 tel que celui représenté à la figure 4F, ainsi que dans le fond et sur les 5 flans des tranchées 3, 3'. Ce nitrure est par exemple du Si3N4. Le dépôt est effectué par une technique de dépôt en phase vapeur, connue sous la terminologie anglaise de " Vapor Phase Deposition". Comme représenté sur la figure 5B, on dépose ensuite une couche épaisse d'un isolant 6, tel que du SiO2 sur la couche de nitrure 5, de façon à remplir 10 les tranchées 3, 3' et à recouvrir la totalité de la surface du substrat 1. On procède alors au polissage de la surface de la couche d'isolant 6. Le résultat obtenu est illustré sur la figure 5C. La fine couche de nitrure 5 permet d'arrêter sélectivement l'enlèvement du SiO2 en surface lors du polissage, car ce matériau est beaucoup plus dur que le SiO2. 15 On élimine ensuite la fine couche de nitrure 5 présente en surface de la couche 13. Cela est typiquement obtenu dans la continuité de l'étape de polissage précédente, en modifiant les conditions de ce polissage, par exemple en introduisant une bouillie de polissage adaptée. Comme on peut le voir sur la figure 5D, le masque de dissolution 4 20 est déposé à la surface du substrat, conformément à ce qui a été décrit précédemment pour le mode de réalisation décrit conjointement avec les figures 6A à 6C. La nature de ce masque 4 et les techniques de son dépôt ne seront donc pas décrites de nouveau en détail. On notera toutefois que dans ce cas, le masque 4 peut 25 avantageusement être déposé de façon à recouvrir également la périphérie extérieure d'un îlot 30, sur une largeur L et ce, dans le prolongement de la couche de masque 4 située au-dessus de la tranchée primaire 3 ou 3' qui entoure cet îlot. Cette portion excédentaire de masque 4 est référencée 40 sur la figure 5D. La figure 5E représente le traitement de dissolution d'oxyde au 30 niveau des îlots 30 non recouverts par le masque 4. Ce traitement de dissolution est mené comme décrit précédemment. A des fins de simplification, on a représenté sur la moitié gauche des figures 5E et 5F, le résultat obtenu après une dissolution partielle de l'oxyde (voir la zone SeOI à couche d'oxyde amincie référencée 15) et sur la moitié droite, celui 35 obtenu après une dissolution totale de l'oxyde (voir la zone massive 10). Toutefois,
14 lors de la mise en oeuvre du procédé, on notera que l'on ne peut obtenir sur un même substrat qu'une dissolution partielle ou bien une dissolution totale de l'oxyde. Après retrait du masque 4, on obtient le substrat mixte l', dans lequel les tranchées 3 ou 3' sont remplies d'une couche 5 de Si3N4 sur les parois et de SiO2 6, qui constituent tous deux un matériau isolant, ce dernier pouvant être conservé lors de la réalisation ultérieure des étapes de fabrication des composants sur ce substrat. Ce substrat est représenté sur la figure 5F. On notera que la présence de la portion 40 du masque 4 permet de s'assurer de l'encapsulation complète de l'oxyde 6 des tranchées, afin d'éviter que cet oxyde soit exposé à l'atmosphère du traitement de dissolution et puisse réagir avec cette atmosphère de façon nuisible. Enfin, bien que cela ne soit pas représenté sur les figures, il est également possible de former de nouveau d'autres séries de tranchées, dites "secondaires", à l'intérieur des zones massives 10 et des zones SeOI 15 et 100 précédemment formées, et ce, dans le cadre de la réalisation ultérieure de composants électroniques. Après la dissolution et le retrait du masque 4, le procédé standard de fabrication de composants peut être poursuivi, les composants pouvant être formés et leurs performances ajustées suivant le besoin sur les zones massives ou "SeOl" sur lesquels ils sont disposés.

Claims (12)

  1. REVENDICATIONS1. Procédé de fabrication de composants pour l'électronique, l'optique et/ou l'optoélectronique sur un substrat dit "mixte" (l'), qui comprend des premières zones semi-conductrices sur isolant (100) dans lesquelles une couche d'oxyde (12) est enterrée entre deux couches de matériau semi-conducteur (11, 13) et soit des zones (10) en matériau semi-conducteur, dites "massives", soit des secondes zones (15) semi-conductrices sur isolant dans lesquelles la couche d'oxyde enterrée est moins épaisse que celle desdites premières zones (100), ce procédé étant caractérisé en ce qu'il comprend les étapes suivantes consistant à : - fournir un substrat (1) du type semi-conducteur sur isolant SeOI comprenant un substrat support (11) en matériau semi-conducteur, une couche mince semi-conductrice (13) et une couche d'oxyde (12) enterrée entre ledit substrat support (11) et ladite couche mince (13), - former dans ce substrat (1) une pluralité de tranchées (3, 3'), dites "tranchées primaires", débouchant à la surface libre (130) de ladite couche mince, chaque tranchée primaire (3, 3') s'étendant sur une profondeur telle qu'elle traverse ladite couche mince (13) et ladite couche d'oxyde enterrée (12), ces tranchées primaires (3, 3') étant formées de façon à délimiter et entourer au moins une zone (30), dite "îlot", dudit substrat SeOI (1), - former un masque (4, 5, 6), dit "de dissolution", en déposant un matériau constituant ledit masque à l'intérieur desdites tranchées primaires (3, 3') et sous forme d'une couche recouvrant les zones de la surface libre (130) de ladite couche mince (13) situées à l'extérieur desdits îlots (30), - procéder à un traitement thermique de dissolution de la couche d'oxyde enterrée présente au niveau desdits îlots (30) du substrat SeOl, de façon à 25 en réduire l'épaisseur.
  2. 2. Procédé selon la revendication 1, caractérisé en ce qu'après ledit traitement thermique de dissolution, on retire la totalité du masque de dissolution (4).
  3. 3. Procédé selon la revendication 2, caractérisé en ce qu'après le retrait du masque de dissolution (4), on dépose un matériau isolant (6) dans lesdites tranchées 30 primaires (3, 3') lors de la fabrication de composants pour l'électronique, l'optique et/ou l'opto-électronique. 16
  4. 4. Procédé selon l'une des revendications précédentes, caractérisé en ce que le traitement de dissolution thermique est poursuivi jusqu'à dissolution totale de l'oxyde au niveau des îlots (30).
  5. 5. Procédé selon l'une des revendications précédentes, caractérisé en ce que chaque tranchée primaire (3') est formée de façon à traverser ladite couche mince semi-conductrice (13) et ladite couche d'oxyde enterrée (12) et à se prolonger sur une partie de l'épaisseur dudit substrat support (11) en matériau semi-conducteur situé sous ladite couche d'oxyde enterrée (12).
  6. 6. Procédé selon la revendication 1 ou 2, caractérisé en ce que ledit masque de dissolution (4) est formé de façon à comprendre également une portion (40) qui recouvre la périphérie extérieure des ilots (30) dans le prolongement de la zone située au dessus de la tranchée primaire (3, 3') entourant ledit îlot (30).
  7. 7. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le masque de dissolution (4) est réalisé en nitrure de silicium SiXNy ou en carbure de silicium SiC.
  8. 8. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que les tranchées primaires (3, 3') sont formées par photolithographie et gravure.
  9. 9. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le traitement thermique de dissolution est conduit à l'intérieur d'un four dans lequel règne une atmosphère neutre ou réductrice et où la teneur en oxygène est inférieure à 10 ppm, et une température comprise entre 1100°C et 1300°C.
  10. 10. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le matériau semi-conducteur est du silicium.
  11. 11. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'après ledit traitement thermique de dissolution, on retire uniquement la partie du masque (4, 5, 6) présente sous forme d'une couche recouvrant les zones de la surface libre (130) de ladite couche mince (13) situées à l'extérieur desdits îlots (30), et l'on conserve la partie du masque présente dans lesdites tranchées primaires (3, 3').
  12. 12. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que lesdits îlots (30) ont une aire comprise entre 4 et 100 m2.
FR0951156A 2009-02-24 2009-02-24 Procede de fabrication de composants. Active FR2942568B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0951156A FR2942568B1 (fr) 2009-02-24 2009-02-24 Procede de fabrication de composants.
KR1020117017527A KR101303723B1 (ko) 2009-02-24 2010-02-11 컴포넌트 제조 방법
CN2010800088188A CN102326246A (zh) 2009-02-24 2010-02-11 制造元件的方法
SG2011049996A SG172918A1 (en) 2009-02-24 2010-02-11 Method for manufacturing components
PCT/EP2010/051701 WO2010097294A1 (fr) 2009-02-24 2010-02-11 Procédé de fabrication de composants
US13/143,170 US8507332B2 (en) 2009-02-24 2010-02-11 Method for manufacturing components
EP10703280A EP2401760A1 (fr) 2009-02-24 2010-02-11 Procédé de fabrication de composants
TW099105100A TWI436456B (zh) 2009-02-24 2010-02-23 元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0951156A FR2942568B1 (fr) 2009-02-24 2009-02-24 Procede de fabrication de composants.

Publications (2)

Publication Number Publication Date
FR2942568A1 true FR2942568A1 (fr) 2010-08-27
FR2942568B1 FR2942568B1 (fr) 2011-08-05

Family

ID=41078934

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0951156A Active FR2942568B1 (fr) 2009-02-24 2009-02-24 Procede de fabrication de composants.

Country Status (8)

Country Link
US (1) US8507332B2 (fr)
EP (1) EP2401760A1 (fr)
KR (1) KR101303723B1 (fr)
CN (1) CN102326246A (fr)
FR (1) FR2942568B1 (fr)
SG (1) SG172918A1 (fr)
TW (1) TWI436456B (fr)
WO (1) WO2010097294A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2557598A3 (fr) * 2011-08-12 2014-03-19 Samsung Electronics Co., Ltd. Substrat de circuit intégré optoélectronique et son procédé de fabrication

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
CN102315154A (zh) * 2011-09-30 2012-01-11 上海宏力半导体制造有限公司 绝缘体上硅结构及其制造方法、半导体器件
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
KR102007258B1 (ko) * 2012-11-21 2019-08-05 삼성전자주식회사 광전 집적회로 기판의 제조방법
CN113316486B (zh) * 2018-11-16 2022-10-18 维蒙股份公司 电容式微机械超声换能器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300218B1 (en) * 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
JP2006049725A (ja) * 2004-08-06 2006-02-16 Sumco Corp 部分soi基板およびその製造方法
US20060270121A1 (en) * 2005-05-13 2006-11-30 Renesas Technology Corp. Manufacturing method of semiconductor device
WO2008114099A1 (fr) * 2007-03-19 2008-09-25 S.O.I.Tec Silicon On Insulator Technologies Silicium sur isolant mince à motifs

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211039B1 (en) * 1996-11-12 2001-04-03 Micron Technology, Inc. Silicon-on-insulator islands and method for their formation
CN1193421C (zh) * 2003-02-14 2005-03-16 中国科学院上海微系统与信息技术研究所 一种形成半导体衬底的方法
US7229877B2 (en) 2004-11-17 2007-06-12 International Business Machines Corporation Trench capacitor with hybrid surface orientation substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300218B1 (en) * 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
JP2006049725A (ja) * 2004-08-06 2006-02-16 Sumco Corp 部分soi基板およびその製造方法
US20060270121A1 (en) * 2005-05-13 2006-11-30 Renesas Technology Corp. Manufacturing method of semiconductor device
WO2008114099A1 (fr) * 2007-03-19 2008-09-25 S.O.I.Tec Silicon On Insulator Technologies Silicium sur isolant mince à motifs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2557598A3 (fr) * 2011-08-12 2014-03-19 Samsung Electronics Co., Ltd. Substrat de circuit intégré optoélectronique et son procédé de fabrication
US8766397B2 (en) 2011-08-12 2014-07-01 Samsung Electronics Co., Ltd. Optoelectronic integrated circuit substrate and method of fabricating the same

Also Published As

Publication number Publication date
EP2401760A1 (fr) 2012-01-04
FR2942568B1 (fr) 2011-08-05
SG172918A1 (en) 2011-08-29
CN102326246A (zh) 2012-01-18
KR20110098007A (ko) 2011-08-31
US8507332B2 (en) 2013-08-13
TW201104800A (en) 2011-02-01
WO2010097294A1 (fr) 2010-09-02
US20110266651A1 (en) 2011-11-03
TWI436456B (zh) 2014-05-01
KR101303723B1 (ko) 2013-09-05

Similar Documents

Publication Publication Date Title
EP1396016B1 (fr) Tranchee d'isolement et son procede de realisation
FR2942568A1 (fr) Procede de fabrication de composants.
FR2812764A1 (fr) Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
FR2863771A1 (fr) Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
EP1811561A1 (fr) Procédé de fabrication d'un substrat composite
EP2342745B1 (fr) Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree
EP2779223B1 (fr) Procédé de réalisation d'un substrat muni d'une protection de bord
FR2910702A1 (fr) Procede de fabrication d'un substrat mixte
FR2888400A1 (fr) Procede de prelevement de couche
FR2924421A1 (fr) Dispositif a circuit integre et n/mems encapsule et procede de realisation.
FR2892228A1 (fr) Procede de recyclage d'une plaquette donneuse epitaxiee
FR2941324A1 (fr) Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2717307A1 (fr) Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes quasi planes, et dispositif correspondant.
FR2936356A1 (fr) Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
EP2840589A1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
EP2498286B1 (fr) Procede de traitement d'une structure de type semi-conducteur sur isolant
FR2860340A1 (fr) Collage indirect avec disparition de la couche de collage
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
EP2224476B1 (fr) Procédé d'élaboration d'un substrat hybride par recristallisation partielle d'une couche mixte
FR2937797A1 (fr) Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
EP1407486B1 (fr) Procede de fabrication d'un transistor sur un substrat soi
FR3098981A1 (fr) procédé de fabrication de transistors
FR3098978A1 (fr) procédé de fabrication de transistors
WO2023144495A1 (fr) Procede de fabrication d'une structure de type double semi-conducteur sur isolant

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16