FR2944645A1 - Procede d'amincissement d'un substrat silicium sur isolant - Google Patents
Procede d'amincissement d'un substrat silicium sur isolant Download PDFInfo
- Publication number
- FR2944645A1 FR2944645A1 FR0952581A FR0952581A FR2944645A1 FR 2944645 A1 FR2944645 A1 FR 2944645A1 FR 0952581 A FR0952581 A FR 0952581A FR 0952581 A FR0952581 A FR 0952581A FR 2944645 A1 FR2944645 A1 FR 2944645A1
- Authority
- FR
- France
- Prior art keywords
- silicon
- layer
- substrate
- etching
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 84
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 50
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 49
- 239000010703 silicon Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000009413 insulation Methods 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000002344 surface layer Substances 0.000 claims abstract description 31
- 230000003647 oxidation Effects 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000004140 cleaning Methods 0.000 claims abstract description 14
- 239000012212 insulator Substances 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 13
- 239000002245 particle Substances 0.000 claims abstract description 12
- 238000005538 encapsulation Methods 0.000 claims description 25
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000008367 deionised water Substances 0.000 claims description 6
- 229910021641 deionized water Inorganic materials 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 5
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 5
- 239000000908 ammonium hydroxide Substances 0.000 claims description 3
- 238000002791 soaking Methods 0.000 claims description 2
- 239000003344 environmental pollutant Substances 0.000 abstract description 2
- 231100000719 pollutant Toxicity 0.000 abstract description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000002253 acid Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
L'invention concerne un procédé d'amincissement d'un substrat silicium sur isolant SOI initial, comprenant une couche (3) d'oxyde de silicium SiO enterrée entre un substrat support en silicium (2) et une couche superficielle de silicium. Ce procédé est remarquable en ce qu'il comprend les étapes successives suivantes consistant à effectuer : - un traitement d'oxydation thermique dudit substrat initial, de façon à oxyder une partie de ladite couche superficielle de silicium, - un premier puis un second cycle de gravure puis de nettoyage, la gravure du premier cycle étant réalisée de façon à retirer complètement l'oxyde thermique formé et à détacher toutes les parties instables du bord dudit substrat initial, la gravure du second cycle étant réalisée de façon à détacher de la surface dudit substrat aminci, les particules polluantes formées (5) qui s'y sont déposées, de façon à obtenir un substrat SOI (1') final, dont la couche superficielle amincie (4') constitue une couche active.
Description
L'invention se situe dans le domaine de la fabrication de substrats "silicium sur isolant", connus de l'homme du métier sous l'acronyme "SOI", d'après l'expression anglaise "Silicon On Insulator". Un substrat SOI comprend une couche d'oxyde de silicium SiO2, enterrée entre un substrat support en silicium et une couche superficielle de silicium, dénommée "couche active" car c'est sur celle-ci ou dans celle-ci que seront fabriqués ultérieurement les composants destinés à des applications dans le domaine de l'électronique, l'optique, l'optoélectronique ou la microélectronique. La présente invention concerne plus spécifiquement un procédé d'amincissement d'un substrat initial de type SOI, qui permet d'obtenir un substrat SOI dont la couche superficielle de silicium est fine, voire même extra fine, et dont la surface est exempte ou quasiment exempte de particules polluantes. L'intégration des transistors en microélectronique se fait avec des dimensions de plus en plus petites, puisqu'il s'agit d'augmenter le nombre de transistors réalisés sur une plaque (ou substrat). Le franchissement du "noeud technologique des 22 nanomètres", c'est-à-dire le fait de fabriquer des transistors dont la largeur sera de 22 nanomètres ou moins, risque d'imposer l'utilisation des substrats SOI connus de l'homme du métier sous l'appellation anglaise de "fully depleted", qui signifie "complètement appauvris".
Dans de tels substrats, la couche superficielle de silicium constitue une couche dite "d'épuisement" ou de "deplétion", dans laquelle la concentration des charges mobiles est très inférieure à celle de l'équilibre. La fabrication d'un transistor dénommé "fully depleted" nécessite une réduction de l'épaisseur de la couche superficielle active de silicium, qui de ce fait doit être inférieure ou égale à 50 nanomètres, de préférence encore de l'ordre de 10 à 30 nanomètres. On notera également que l'épaisseur de la couche d'oxyde enterrée peut être réduite, c'est-à-dire inférieure à 15 nanomètres, lorsque l'on souhaite utiliser ce type de substrats SOI pour la fabrication de composants destinés à des applications de type "basse puissance" ou de type "mémoire". Plus la couche active superficielle de silicium doit être fine et plus il est nécessaire de retirer une quantité importante de matière du substrat SOI initial.
Lorsque l'on cherche à amincir la couche active superficielle de silicium du substrat, notamment par gravure, on constate que les bords de plaques sont fragiles, qu'ils peuvent se casser et former ainsi des particules qui viennent se redéposer sur ladite couche active et polluer celle-ci.
Par ailleurs, dans les procédés de fabrication de substrats SOI de l'état de la technique, il est connu d'effectuer un traitement de recuit thermique rapide, connu de l'homme du métier sous la dénomination "RTA" (pour "Rapid Thermal Annealing" selon la terminologie anglaise). On sait que ce traitement de RTA a pour effet de diminuer la rugosité de la couche superficielle de silicium et de lisser celle-ci. On sait également, d'après le document FR-2 852 143 de la demanderesse, que le traitement de RTA peut avoir un effet de recouvrement et d'encapsulation du bord périphérique de la couche d'oxyde enterrée du substrat SOI et que cette encapsulation permet de prévenir l'attaque chimique et la délamination du bord de la couche d'oxyde enterrée, lors d'une étape ultérieure de traitement du substrat. Un tel traitement de recuit thermique rapide RTA est donc effectué couramment parmi les étapes de finition d'un substrat SOI. Or, la demanderesse a constaté que lorsque l'on amincit de façon importante la couche active de silicium, la couche dite "d'encapsulation", c'est-à-dire la couche située en regard du bord périphérique de l'oxyde enterré, est endommagée et ne joue plus son rôle de protection. On peut voir sur la figure 1 jointe, qui représente l'état de la technique, une couche CE d'encapsulation partielle du bord d'un substrat SOI dont la couche active de silicium CA présente une épaisseur d'au moins 100 nanomètres. Cette couche d'encapsulation est consolidée par l'apparition de ponts PT de silicium générés pendant le traitement de RTA. Sur le schéma en perspective de la figure 1A, on peut également voir les ponts PT et la couche d'oxyde OX qui apparait par endroit entre les ponts PT.
En revanche, et comme on peut le voir sur la figure 2 jointe qui représente le résultat d'un essai effectué par la demanderesse, si l'on cherche à amincir encore la couche active CA de silicium d'un substrat SOI, et ce, en utilisant un procédé d'oxydation thermique suivi d'une étape de gravure, on constate que les ponts PT se sont rompus ou ont disparus.
Dans ce cas, après un tel traitement, la couche d'encapsulation ayant été fortement endommagée ou ayant disparu, le produit chimique utilisé pour la gravure s'infiltre au niveau de l'interface entre la couche d'oxyde enterrée et le silicium superficiel. Le bord du substrat se soulève et des morceaux de silicium, ainsi que du silicium avec des restes d'oxyde, peuvent se casser et se redéposer sur la couche superficielle active du substrat SOI. On observe alors également une pollution importante de ce substrat, ce qui le rend inutilisable ultérieurement dans la fabrication de composants. De plus, les particules polluantes peuvent également rayer la surface du substrat SOI. L'homme du métier était donc dissuadé d'utiliser la gravure pour amincir un substrat SOI, que ce substrat ait subi ou non un traitement de RTA.
L'invention a pour objectif de résoudre les inconvénients précités de l'état de la technique. L'invention a notamment pour objectif de fournir un procédé qui permette d'amincir la couche active superficielle d'un substrat initial de type SOI, tout en éliminant les particules générées par cet amincissement, que ce substrat SOI ait subi ou non préalablement un traitement d'encapsulation et/ou un traitement thermique rapide de type RTA. Un objectif particulier de l'invention est de fournir un tel procédé qui permette d'obtenir un substrat SOI dont la couche superficielle active de silicium ait une épaisseur inférieure à 50 nanomètres et soit d'une qualité appropriée à la réalisation ultérieure de composants. A cet effet, l'invention concerne un procédé d'amincissement d'un substrat silicium sur isolant SOI, dit "substrat initial", comprenant une couche d'oxyde de silicium SiO2 enterrée entre un substrat support en silicium et une couche superficielle de silicium.
Conformément à l'invention, ce procédé comprend les étapes successives suivantes consistant à effectuer : - un traitement d'oxydation thermique dudit substrat initial, de façon à provoquer l'oxydation d'une partie de ladite couche superficielle de silicium, - un premier cycle de gravure puis de nettoyage, - un second cycle de gravure puis de nettoyage, la gravure du premier cycle étant réalisée de façon à retirer complètement l'oxyde thermique formé, pour amincir ladite couche superficielle de silicium et détacher toutes les parties instables du bord dudit substrat initial, la gravure du second cycle étant réalisée de façon à détacher de la surface dudit substrat aminci, les particules polluantes formées lors dudit premier cycle de gravure et qui s'y sont déposées, de façon à obtenir un substrat silicium sur isolant SOI, dit "final", dont la couche superficielle amincie constitue une couche active. Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou en combinaison : - le substrat initial SOI a subi, avant ledit traitement d'oxydation thermique, un traitement de recouvrement et d'encapsulation du bord périphérique de ladite couche d'oxyde de silicium SiO2 enterrée, par une couche, dite "d'encapsulation", issue de ladite couche superficielle, et en ce que le traitement d'oxydation dudit substrat initial est conduit de façon à provoquer l'oxydation de ladite couche latérale d'encapsulation, sur toute sa profondeur, jusqu'à ladite couche d'oxyde de silicium SiO2 enterrée ; - ledit traitement de recouvrement et d'encapsulation est réalisé par un traitement de recuit thermique rapide RTA ; - le traitement d'oxydation thermique est réalisé à une température 15 comprise entre 800°C et 1150°C ; - les différentes étapes d'oxydation et de gravure sont conduites de façon à obtenir un substrat silicium sur isolant final, dont la couche active de silicium, dite "extra-fine" présente une épaisseur inférieure ou égale à 50 nm. - les différentes étapes d'oxydation et de gravure sont conduites de 20 façon à obtenir un substrat silicium sur isolant final, dont la couche active de silicium, dite "extra-fine" présente une épaisseur inférieure ou égale à 30 nm ; - ledit substrat initial silicium sur isolant SOI comprend une couche superficielle de silicium dont l'épaisseur est inférieure ou égale à 400 nm ; - la gravure du premier et/ou du second cycle est effectuée à l'aide 25 d'une solution d'acide fluorhydrique HF pur diluée dans de l'eau, à une concentration comprise entre 10 % et 50 % en volume, à une température comprise entre 20°C et 30°C, pendant une durée comprise entre 30 secondes et 500 secondes; - la gravure du premier cycle est effectuée à l'aide d'une solution 30 d'acide fluorhydrique HF pur dilué dans de l'eau selon une concentration de 10 % en volume, en ce qu'elle est appliquée à une température comprise entre 20°C et 30°C et pendant une durée comprise entre 100 s et 500 s, pour éliminer 100 nm d'oxyde de silicium ; - le nettoyage du premier et/ou du second cycle est effectué par 35 trempage dans de l'eau, puis dans un premier bain d'une solution comprenant un mélange d'hydroxyde d'ammonium (NH4OH), de peroxyde d'hydrogène (H2O2) et d'eau désionisée, puis dans un second bain d'une solution comprenant un mélange d'acide chlorhydrique (HCl), de peroxyde d'hydrogène (H2O2) et d'eau désionisée. D'autres caractéristiques et avantages de l'invention apparaîtront de la description qui va maintenant en être faite, en référence aux dessins annexés, sur lesquels, outre les figures 1 et 2 qui ont déjà été commentées et qui sont des représentations de photos issues d'une observation au microscope électronique à balayage du bord d'un substrat SOI et la figure 1A qui est une représentation schématique du substrat SOI de la figure 1 : - les figures 3 et 4 sont des représentations issues de l'observation par microscope électronique à balayage de la surface de la couche superficielle de silicium d'un substrat SOI aminci, respectivement à un stade intermédiaire du procédé conforme à l'invention et au stade final ; - et les figures 5A à 5F sont des schémas illustrant les différentes étapes du procédé conforme à l'invention.
Le procédé conforme à l'invention va maintenant être décrit. La figure 5A représente un substrat SOI 1 comprenant un substrat support 2 en silicium, recouvert d'une couche 3 d'oxyde de silicium SiO2 et d'une couche superficielle de silicium 4. La couche d'oxyde 3 est donc enterrée entre les deux couches 2 et 4. De préférence, la couche superficielle de silicium présente une épaisseur inférieure ou égale à 400 nm. Ce substrat SOI peut avoir été obtenu, par exemple, par un procédé de transfert de couche mettant en oeuvre les étapes principales suivantes : - création d'une zone de fragilisation dans l'épaisseur d'un substrat donneur, - formation d'une couche d'oxyde sur ce substrat donneur, (de préférence avant la création de la zone de fragilisation), ou sur un substrat receveur, - collage du substrat donneur et du substrat receveur, - détachement au niveau de ladite zone de fragilisation. Un exemple d'un tel procédé de transfert est le procédé SmartCut dont on trouvera une description dans l'ouvrage "Silicon On Insulator Technology : Materials to VLSI û 2ème édition" de Jean-Pierre Colinge chez "Kluwer Academic Publisher", pages 50 et 51. On notera que lors de l'étape de détachement, il est possible que le transfert de couche s'accompagne de la création d'un épaulement périphérique sensiblement annulaire, autour du substrat que l'on a formé. Cet épaulement est couramment désigné par le terme "couronne" et porte la référence 10.
Selon un premier mode de réalisation de l'invention, le substrat SOI 1 est soumis à un recuit thermique rapide RTA, mené à une température comprise entre 1000°C et 1230°C, pendant une brève durée, généralement inférieure à dix minutes, dans une atmosphère d'hydrogène et/ou d'argon. Ce procédé est mis en oeuvre dans un four approprié. De préférence, il est mené à une température de l'ordre de 1 200°C, pendant une durée inférieure à trois minutes. Comme on peut le voir sur la figure 5B, ce traitement de RTA a pour effet de provoquer le recouvrement et l'encapsulation du bord périphérique 30 de la couche d'oxyde enterrée 3, par une couche latérale dite "d'encapsulation" référencée 40. On notera que ce traitement d'encapsulation peut également être réalisé par un recuit long, par exemple un recuit entre 1000°C et 1250°C, pendant une durée comprise entre 5 minutes et quelques heures, au lieu du RTA.
Ce substrat 1 ainsi encapsulé constitue le substrat initial SOI auquel est appliqué le procédé d'amincissement conforme à l'invention. Comme représenté sur la figure 5C, ce procédé d'amincissement comprend une première étape d'oxydation thermique, menée dans un four horizontal (équipement commercialisé par la société TEL), dans des gammes de températures comprises entre 800°C et 1150°C. Cette oxydation thermique est menée dans des conditions permettant l'oxydation totale de la couche latérale 40 d'encapsulation, c'est-à-dire une oxydation s'étendant sur toute sa profondeur jusqu'à atteindre le bord périphérique 30 de la couche d'oxyde enterrée 3.
La couche d'encapsulation oxydée porte la référence numérique 40'. Par ailleurs, ce traitement d'oxydation a également pour effet d'oxyder la partie supérieure de la couche superficielle 4 de silicium. Cette partie oxydée porte la référence 41. Le fait de pousser l'oxydation de la couche d'encapsulation 40' jusqu'à la couche d'oxyde enterrée 3 permet, lors des étapes ultérieures, de la retirer complètement et de mettre à nu le bord périphérique 30 de la couche 3. Comme représenté sur la figure 5D, on procède ensuite à une première étape de gravure chimique, réalisée d'une part de manière à retirer l'oxyde thermique 41 et à amincir de ce fait la couche superficielle de silicium 4, et d'autre part à détacher complètement toutes les parties instables du bord dudit substrat, c'est-à-dire la couche d'encapsulation oxydée 40'. La couche superficielle 4 amincie porte la référence 4'. Le substrat SOI aminci porte la référence 1'. On notera que l'oxydation de la couche superficielle 4 de silicium n'est conduite que sur une certaine épaisseur (couche 41), de sorte qu'après le retrait de cette couche 41, la couche amincie 4' présente l'épaisseur que l'on souhaite obtenir. L'homme du métier adaptera donc les paramètres de l'oxydation en tenant compte de l'épaisseur initiale de la couche 4 et de l'épaisseur souhaitée de la couche amincie 4'. Dans une application particulière de l'invention, on obtient un substrat SOI dont la couche active amincie 4' de silicium présente une épaisseur inférieure ou égale à 50 nm (couche 4' extra-fine), voire même inférieure ou égale à 30 nm. L'étape de gravure est réalisée préférentiellement avec un bain d'acide fluoridrique HF. Toutefois, elle pourrait également être réalisée à l'aide d'un 15 autre acide fort, tel que de l'acide sulfurique par exemple. De préférence, on utilise une solution d'acide fluorhydrique HF à une concentration de 10% à 50% en volume dans de l'eau, de préférence à une concentration de 10 % en volume dans de l'eau. Cette solution est appliquée à une température comprise entre 20°C et 30°C, de préférence voisine de 25°C. Ce 20 traitement est mené pendant une durée comprise entre 30 secondes et 500 secondes, de préférence entre 100 secondes et 500 secondes, de préférence encore pendant 100 secondes. Typiquement, on utilise une solution d'acide fluorhydrique HF à une concentration de 10% en volume dans de l'eau, appliquée entre 100 et 500 secondes, 25 entre 20°C et 30°C, pour éliminer 100 nm d'oxyde. Le temps passé dans le bain de HF est bien entendu proportionnel à l'épaisseur de l'oxyde généré par le traitement d'oxydation thermique. Ce temps est toutefois légèrement augmenté afin de s'assurer de l'élimination totale de l'oxyde, conformément à l'invention. 30 Ce premier bain de gravure est suivi d'une première étape de nettoyage par un traitement connu sous la dénomination RCA. Ce premier traitement consiste à plonger successivement le substrat SOI dans : - un premier bain d'eau, de préférence désionisée, - un deuxième bain d'une solution connue sous l'acronyme "SC1" 35 (d'après la terminologie anglo-saxonne de "Standard Clean 1" qui signifie "solution de nettoyage standard 1 "), et qui comprend un mélange d'hydroxyde d'ammonium (NH4OH), de peroxyde d'hydrogène (H2O2) et d'eau désionisée, puis - un troisième bain d'une solution connue sous l'acronyme "SC2" (d'après la terminologie anglo-saxonne de "Standard Clean 2" qui signifie "solution de nettoyage standard 2"), et qui comprend un mélange d'acide chlorhydrique (HCl), de peroxyde d'hydrogène (H2O2) et d'eau désionisée. De préférence, le bain de SC1 est appliqué à une température de 70°C et pendant une durée de 3 minutes, tandis que le bain de SC2 est appliqué à une température de 30°C et pendant une durée de 3 minutes.
A l'issue de cette étape de nettoyage, on observe que de nombreuses particules constituées aussi bien de morceaux de silicium que d'oxyde de silicium se sont déposées à la surface de la couche amincie 4'. Ces particules portent la référence 5 sur la figure 5E. Un exemple de la surface de la couche superficielle 4' d'un substrat SOI obtenu à ce stade du procédé de l'invention est représenté sur la figure 3. Le substrat 1' sort relativement sale de cette étape, voire même avec un degré de saleté maximum puisque les ponts démolis de la couche d'encapsulation latérale 40 se déposent sous forme de particules ou de débris. On procède ensuite à une seconde étape de gravure, de préférence 20 également avec une solution d'acide fluoridrique HF, dans les conditions décrites précédemment. Cette seconde étape de gravure a pour effet de décoller les débris 5 qui se sont accumulés à la surface du substrat SOI aminci 1'. La première étape de nettoyage et la seconde étape de gravure sont 25 des étapes successives, c'est-à-dire qui se suivent. On réalise enfin un traitement de nettoyage RCA, tel que celui décrit précédemment pour obtenir le substrat final 1' représenté sur la figure 5F, dans lequel la couche superficielle de silicium 4' est amincie et constituera ultérieurement la couche active du substrat SOI, c'est-à-dire la couche sur laquelle seront fabriqués 30 les composants. Un exemple du résultat obtenu à l'issue de cette étape de nettoyage est illustré sur la figure 4, sur laquelle on peut constater une disparition importante du nombre de débris polluants. Selon une seconde variante de réalisation de l'invention, le substrat 35 SOI initial 1 n'a pas subi d'étape d'encapsulation. Le traitement d'oxydation est donc mené uniquement de façon à former la couche d'oxyde 41. Les étapes ultérieures sont identiques à ce qui a été décrit pour le premier mode de réalisation. Le procédé conforme à l'invention permet donc, dans le cas ou un traitement de RTA a été effectué, de conserver les effets bénéfiques de lissage de ce traitement. Il permet également grâce à la première étape de gravure poussée, de casser tous les ponts ou zones fragiles de la couche d'encapsulation, ce qui est très facile du fait que la couche d'oxyde de silicium est très fine, de sorte qu'ensuite, la seconde étape de gravure ne démolit plus aucun pont et ne génère donc plus de particules polluantes ou de débris, mais permet de décoller ces particules de la surface du substrat aminci. Ce dernier avantage existe également, même lorsque le substrat SOI initial n'a pas subi d'encapsulation.
Claims (10)
- REVENDICATIONS1. Procédé d'amincissement d'un substrat (1) silicium sur isolant SOI, dit "substrat initial", comprenant une couche (3) d'oxyde de silicium SiO2 enterrée entre un substrat support en silicium (2) et une couche superficielle de silicium (4), ce procédé étant caractérisé en ce qu'il comprend les étapes successives suivantes consistant à effectuer : - un traitement d'oxydation thermique dudit substrat initial (1), de façon à provoquer l'oxydation d'une partie (41) de ladite couche superficielle (4) de silicium, - un premier cycle de gravure puis de nettoyage, - un second cycle de gravure puis de nettoyage, la gravure du premier cycle étant réalisée de façon à retirer complètement l'oxyde thermique formé (41), pour amincir ladite couche superficielle de silicium (4) et détacher toutes les parties instables du bord dudit substrat initial (1), la gravure du second cycle étant réalisée de façon à détacher de la surface dudit substrat aminci, les particules polluantes formées (5) lors dudit premier cycle de gravure et qui s'y sont déposées, de façon à obtenir un substrat silicium sur isolant SOI (1'), dit "final", dont la couche superficielle amincie (4') constitue une couche active.
- 2. Procédé d'amincissement selon la revendication 1, caractérisé en ce que le substrat initial SOI (1) a subi, avant ledit traitement d'oxydation thermique, un traitement de recouvrement et d'encapsulation du bord périphérique (30) de ladite couche d'oxyde de silicium SiO2 enterrée (3), par une couche (40), dite "d'encapsulation", issue de ladite couche superficielle (4), et en ce que le traitement d'oxydation dudit substrat initial (1) est conduit de façon à provoquer l'oxydation de ladite couche latérale d'encapsulation (40), sur toute sa profondeur, jusqu'à ladite couche (3) d'oxyde de silicium SiO2 enterrée.
- 3. Procédé d'amincissement selon la revendication 1 ou 2, caractérisé en ce que ledit traitement de recouvrement et d'encapsulation est réalisé par un traitement de recuit thermique rapide RTA.
- 4. Procédé d'amincissement selon l'une quelconque des revendications précédentes, caractérisé en ce que le traitement d'oxydation thermique est réalisé à une température comprise entre 800°C et 1150°C.
- 5. Procédé d'amincissement selon l'une quelconque des revendications précédentes, caractérisé en ce que les différentes étapes d'oxydation et de gravure sont conduites de façon à obtenir un substrat silicium sur isolant final(1'), dont la couche active (4') de silicium, dite "extra-fine" présente une épaisseur inférieure ou égale à 50 nm.
- 6. Procédé d'amincissement selon la revendication 5, caractérisé en ce que les différentes étapes d'oxydation et de gravure sont conduites de façon à obtenir un substrat silicium sur isolant final (1'), dont la couche active (4') de silicium, dite "extra-fine" présente une épaisseur inférieure ou égale à 30 nm.
- 7. Procédé d'amincissement selon l'une quelconque des revendications précédentes, caractérisé en ce que ledit substrat initial (1) silicium sur isolant SOI comprend une couche superficielle (4) de silicium dont l'épaisseur est inférieure ou égale à 400 nm.
- 8. Procédé d'amincissement selon l'une des revendications précédentes, caractérisé en ce que la gravure du premier et/ou du second cycle est effectuée à l'aide d'une solution d'acide fluorhydrique HF pur diluée dans de l'eau, à une concentration comprise entre 10 % et 50 % en volume, à une température comprise entre 20°C et 30°C, pendant une durée comprise entre 30 secondes et 500 secondes.
- 9. Procédé d'amincissement selon la revendication 8, caractérisé en ce que la gravure du premier cycle est effectuée à l'aide d'une solution d'acide fluorhydrique HF pur dilué dans de l'eau selon une concentration de 10 % en volume, en ce qu'elle est appliquée à une température comprise entre 20°C et 30°C et pendant une durée comprise entre 100 s et 500 s, pour éliminer 100 nm d'oxyde de silicium (41).
- 10. Procédé d'amincissement selon l'une des revendications précédentes, caractérisé en ce que le nettoyage du premier et/ou du second cycle est effectué par trempage dans de l'eau, puis dans un premier bain d'une solution comprenant un mélange d'hydroxyde d'ammonium (NH4OH), de peroxyde d'hydrogène (H2O2) et d'eau désionisée, puis dans un second bain d'une solution comprenant un mélange d'acide chlorhydrique (HCl), de peroxyde d'hydrogène (H2O2) et d'eau désionisée.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0952581A FR2944645B1 (fr) | 2009-04-21 | 2009-04-21 | Procede d'amincissement d'un substrat silicium sur isolant |
| SG2011061926A SG173873A1 (en) | 2009-04-21 | 2010-04-20 | Method to thin a silicon-on-insulator substrate |
| KR1020117024745A KR101667961B1 (ko) | 2009-04-21 | 2010-04-20 | 실리콘-온-인슐레이터 기판의 씨닝 방법 |
| CN201080016933.XA CN102396051B (zh) | 2009-04-21 | 2010-04-20 | 使绝缘体上硅衬底减薄的方法 |
| PCT/EP2010/055198 WO2010122023A2 (fr) | 2009-04-21 | 2010-04-20 | Procédé d'amincissement d'un substrat silicium sur isolant |
| EP10713998A EP2422360A2 (fr) | 2009-04-21 | 2010-04-20 | Procédé d'amincissement d'un substrat silicium sur isolant |
| JP2012506470A JP5619872B2 (ja) | 2009-04-21 | 2010-04-20 | シリコンオンインシュレータ基板を薄化する方法 |
| US13/257,901 US8962492B2 (en) | 2009-04-21 | 2010-04-20 | Method to thin a silicon-on-insulator substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0952581A FR2944645B1 (fr) | 2009-04-21 | 2009-04-21 | Procede d'amincissement d'un substrat silicium sur isolant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2944645A1 true FR2944645A1 (fr) | 2010-10-22 |
| FR2944645B1 FR2944645B1 (fr) | 2011-09-16 |
Family
ID=41319649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0952581A Active FR2944645B1 (fr) | 2009-04-21 | 2009-04-21 | Procede d'amincissement d'un substrat silicium sur isolant |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8962492B2 (fr) |
| EP (1) | EP2422360A2 (fr) |
| JP (1) | JP5619872B2 (fr) |
| KR (1) | KR101667961B1 (fr) |
| CN (1) | CN102396051B (fr) |
| FR (1) | FR2944645B1 (fr) |
| SG (1) | SG173873A1 (fr) |
| WO (1) | WO2010122023A2 (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2999801B1 (fr) | 2012-12-14 | 2014-12-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure |
| CN104851792B (zh) * | 2014-02-14 | 2017-09-22 | 北大方正集团有限公司 | 钝化的处理方法 |
| JP6107709B2 (ja) * | 2014-03-10 | 2017-04-05 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP6036732B2 (ja) * | 2014-03-18 | 2016-11-30 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| CN104882362A (zh) * | 2015-05-25 | 2015-09-02 | 上海华力微电子有限公司 | 氧化硅层清洗工艺及改善阱注入前光刻残留的方法 |
| JP2018121070A (ja) * | 2018-03-23 | 2018-08-02 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| CN108598083A (zh) * | 2018-06-08 | 2018-09-28 | 上海华虹宏力半导体制造有限公司 | 浮栅的制备方法及半导体结构的制备方法 |
| FR3103055A1 (fr) * | 2019-11-08 | 2021-05-14 | Soitec | Procédé de finition d’une couche semi-conductrice monocristalline transférée sur un substrat receveur |
| CN114664657A (zh) * | 2021-10-29 | 2022-06-24 | 中国科学院上海微系统与信息技术研究所 | 一种晶圆表面处理方法 |
| CN114334792A (zh) * | 2021-10-29 | 2022-04-12 | 上海新昇半导体科技有限公司 | Soi结构的半导体硅晶圆及其制备方法 |
| CN114121612B (zh) * | 2022-01-27 | 2022-04-29 | 广东省大湾区集成电路与系统应用研究院 | 一种fdsoi硅外延生长工艺优化方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1480265A2 (fr) * | 2003-05-21 | 2004-11-24 | Canon Kabushiki Kaisha | Procédé de fabrication d'un substrat SOI et appareil de traitement de ce substrat |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183477A (ja) * | 1993-12-22 | 1995-07-21 | Nec Corp | 半導体基板の製造方法 |
| JPH09115869A (ja) * | 1995-08-10 | 1997-05-02 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| JPH11307507A (ja) * | 1998-04-21 | 1999-11-05 | Super Silicon Kenkyusho:Kk | ウエハ乾燥装置 |
| US7749910B2 (en) * | 2001-07-04 | 2010-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
| US6916744B2 (en) * | 2002-12-19 | 2005-07-12 | Applied Materials, Inc. | Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile |
| JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| FR2852143B1 (fr) * | 2003-03-04 | 2005-10-14 | Soitec Silicon On Insulator | Procede de traitement preventif de la couronne d'une tranche multicouche |
| JP2005005674A (ja) * | 2003-05-21 | 2005-01-06 | Canon Inc | 基板製造方法及び基板処理装置 |
| JP4416108B2 (ja) | 2003-11-17 | 2010-02-17 | 株式会社ディスコ | 半導体ウェーハの製造方法 |
| FR2880186B1 (fr) | 2004-12-24 | 2007-07-20 | Soitec Silicon On Insulator | Procede de traitement d'une surface de plaquette |
| FR2884647B1 (fr) * | 2005-04-15 | 2008-02-22 | Soitec Silicon On Insulator | Traitement de plaques de semi-conducteurs |
-
2009
- 2009-04-21 FR FR0952581A patent/FR2944645B1/fr active Active
-
2010
- 2010-04-20 EP EP10713998A patent/EP2422360A2/fr not_active Withdrawn
- 2010-04-20 JP JP2012506470A patent/JP5619872B2/ja active Active
- 2010-04-20 SG SG2011061926A patent/SG173873A1/en unknown
- 2010-04-20 KR KR1020117024745A patent/KR101667961B1/ko active IP Right Grant
- 2010-04-20 CN CN201080016933.XA patent/CN102396051B/zh active Active
- 2010-04-20 US US13/257,901 patent/US8962492B2/en active Active
- 2010-04-20 WO PCT/EP2010/055198 patent/WO2010122023A2/fr active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1480265A2 (fr) * | 2003-05-21 | 2004-11-24 | Canon Kabushiki Kaisha | Procédé de fabrication d'un substrat SOI et appareil de traitement de ce substrat |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102396051A (zh) | 2012-03-28 |
| WO2010122023A2 (fr) | 2010-10-28 |
| KR101667961B1 (ko) | 2016-10-20 |
| SG173873A1 (en) | 2011-10-28 |
| US8962492B2 (en) | 2015-02-24 |
| CN102396051B (zh) | 2015-05-06 |
| JP5619872B2 (ja) | 2014-11-05 |
| EP2422360A2 (fr) | 2012-02-29 |
| US20120009797A1 (en) | 2012-01-12 |
| WO2010122023A3 (fr) | 2010-12-16 |
| FR2944645B1 (fr) | 2011-09-16 |
| KR20110137806A (ko) | 2011-12-23 |
| JP2012524420A (ja) | 2012-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2944645A1 (fr) | Procede d'amincissement d'un substrat silicium sur isolant | |
| EP1550517B1 (fr) | Procede de nettoyage par voie humide d'une surface notamment en un materiau de type Silicium Germanium | |
| EP1902463B1 (fr) | Procede de diminution de la rugosite d'une couche epaisse d'isolant | |
| EP1811561A1 (fr) | Procédé de fabrication d'un substrat composite | |
| FR2957716A1 (fr) | Procede de finition d'un substrat de type semi-conducteur sur isolant | |
| FR2816445A1 (fr) | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible | |
| FR2938202A1 (fr) | Traitement de surface pour adhesion moleculaire | |
| FR2903808A1 (fr) | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique | |
| FR2892228A1 (fr) | Procede de recyclage d'une plaquette donneuse epitaxiee | |
| FR2950734A1 (fr) | Procede de collage et de transfert d'une couche | |
| FR2938975A1 (fr) | Procede de realisation d'une heterostructure de type silicium sur saphir | |
| FR2923079A1 (fr) | Substrats soi avec couche fine isolante enterree | |
| FR2941324A1 (fr) | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. | |
| WO2013050683A1 (fr) | Procédé de double report de couche | |
| FR2978605A1 (fr) | Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support | |
| FR2943458A1 (fr) | Procede de finition d'un substrat de type "silicium sur isolant" soi | |
| FR2912841A1 (fr) | Procede de polissage d'heterostructures | |
| EP1777735A2 (fr) | Procédé de récyclage d'une plaquette donneuse épitaxiée | |
| FR2913528A1 (fr) | Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues. | |
| FR2942568A1 (fr) | Procede de fabrication de composants. | |
| EP1883953B1 (fr) | Traitement de surface apres gravure selective | |
| EP2676288B1 (fr) | Procede de realisation d'un support de substrat | |
| EP4000090B1 (fr) | Procédé de collage hydrophile de substrats | |
| FR2943459A1 (fr) | Procede de finition pour la fabrication de substrats dans le domaine de l'electronique | |
| FR2937794A1 (fr) | Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20120423 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |