FR2943458A1 - Procede de finition d'un substrat de type "silicium sur isolant" soi - Google Patents

Procede de finition d'un substrat de type "silicium sur isolant" soi Download PDF

Info

Publication number
FR2943458A1
FR2943458A1 FR0951709A FR0951709A FR2943458A1 FR 2943458 A1 FR2943458 A1 FR 2943458A1 FR 0951709 A FR0951709 A FR 0951709A FR 0951709 A FR0951709 A FR 0951709A FR 2943458 A1 FR2943458 A1 FR 2943458A1
Authority
FR
France
Prior art keywords
substrate
sacrificial oxidation
layer
silicon
rta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0951709A
Other languages
English (en)
Other versions
FR2943458B1 (fr
Inventor
Walter Schwarzenbach
Sebastien Kerdiles
Patrick Reynaud
Ludovic Ecarnot
Eric Neyret
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0951709A priority Critical patent/FR2943458B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to KR1020117017342A priority patent/KR101519643B1/ko
Priority to EP10709010.2A priority patent/EP2409325B1/fr
Priority to JP2012500238A priority patent/JP5646593B2/ja
Priority to SG2011056009A priority patent/SG173527A1/en
Priority to PCT/EP2010/053460 priority patent/WO2010106101A1/fr
Priority to CN2010800060036A priority patent/CN102301464B/zh
Priority to US13/257,164 priority patent/US8389412B2/en
Publication of FR2943458A1 publication Critical patent/FR2943458A1/fr
Application granted granted Critical
Publication of FR2943458B1 publication Critical patent/FR2943458B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L'invention concerne un procédé de finition d'un substrat (1) de type "silicium sur isolant" SOI comprenant une couche d'oxyde (3) enterrée entre une couche active de silicium (4) et une couche support (2) en silicium, ce procédé comprenant l'application d'étapes de finition, dont les étapes successives suivantes : a) un traitement de recuit thermique rapide RTA dudit substrat (1) b) une étape d'oxydation sacrificielle de sa couche active (4), c) un traitement de recuit thermique rapide RTA dudit substrat obtenu à l'issue de l'étape (b), d) une étape d'oxydation sacrificielle de la dite couche active du substrat (l') ayant subi l'étape c), ce procédé étant caractérisé en ce que l'étape b) d'oxydation sacrificielle est menée de façon à retirer une première épaisseur d'oxyde (5) et en ce que l'étape d) d'oxydation sacrificielle est menée de façon à retirer une seconde épaisseur d'oxyde, inférieure à la première.

Description

i L'invention se situe dans le domaine de la fabrication des substrats de type "silicium sur isolant", connus de l'homme du métier sous l'acronyme "SOI", d'après l'expression anglaise "Silicon On Insulator". Un substrat SOI comprend une couche d'oxyde, enterrée entre un substrat support en silicium et une couche mince de silicium, dite "couche active", car c'est sur celle-ci ou dans celle-ci que seront fabriqués des composants notamment pour l'électronique, l'optique et/ou l'opto-électronique. Un substrat SOI est généralement obtenu par un procédé de transfert de couche mettant en oeuvre les étapes principales suivantes : - formation d'une couche d'oxyde sur un substrat donneur et/ou un substrat receveur, ces deux substrats étant en silicium ; - formation d'une zone de fragilisation dans le substrat donneur, la zone de fragilisation délimitant ladite couche active précitée à transférer ; - collage des deux substrats donneur et receveur, de façon que la couche d'oxyde soit située au niveau de leur interface de collage ; - fracture du substrat donneur le long de la zone de fragilisation et transfert de la couche active de silicium sur le substrat receveur. Un exemple d'un tel procédé de transfert est le procédé SMARTCUT dont on trouvera une description dans l'ouvrage "Silicon-On- Insulator Technology : Materials to VLSI, 2nd Edition", de Jean-Pierre Colinge, "Kluwer Academic Publishers", pages 50-51. Dans ce cas, la formation de la zone de fragilisation s'effectue par implantation d'espèces atomiques et/ou ioniques. Cette zone de fragilisation peut également consister en une zone poreuse. Il est également possible d'employer un procédé, consistant à coller sur le substrat receveur, un substrat donneur, l'un ou l'autre de ces substrats étant recouvert d'une couche d'oxyde, puis à réduire l'épaisseur du substrat donneur par sa face arrière, de façon à ne conserver sur le substrat receveur qu'une couche mince semi-conductrice, correspondant à ladite couche active précitée. Quelque soit le mode d'obtention du substrat SOI, la structure obtenue à l'issue de ces étapes du procédé de transfert et de collage est soumise à des traitements de finition, qui comprennent par exemple : des étapes de polissage, de planarisation, de nettoyage, de lissage et d'amincissement. 30
2 Ces différentes étapes de finition ont notamment pour but d'améliorer la rugosité de la couche active de silicium, de l'amener à l'épaisseur finale souhaitée et de stabiliser l'interface de collage. Parmi les étapes de finition d'un substrat de type SOI, on utilise fréquemment une étape de lissage effectuée par un recuit thermique rapide, connu de l'homme du métier sous l'acronyme "RTA" (d'après l'expression anglaise "Rapid Thermal Annealing"). Le traitement de RTA est mené à haute température, pendant une brève durée, dans une atmosphère neutre ou réductrice, par exemple d'hydrogène et/ou d'argon. A titre d'exemple, pour un substrat SOI, il peut être mené à une température de l'ordre de 1200° C, pendant une durée inférieure à trois minutes. Ce recuit de type RTA est réalisé afin d'améliorer la rugosité haute fréquence de la couche active de silicium et est également connu pour avoir un effet d'encapsulation du bord du substrat, en protégeant ainsi l'oxyde enterré. On pourra se reporter à cet effet au brevet de la demanderesse FR 2 852 143. Le traitement thermique RTA est souvent couplé à une ou plusieurs étapes d'oxydations sacrificielles. L'étape d'oxydation sacrificielle se décompose en une étape d'oxydation, suivie d'une étape de désoxydation de l'oxyde formé précédemment.
L'étape d'oxydation est généralement menée par un traitement thermique de chauffage, par voie sèche ou humide. Elle a pour effet d'aboutir à la formation d'une couche d'oxyde sur la surface libre de la couche active de silicium du substrat SOI. L'étape de désoxydation est généralement conduite en plongeant le substrat SOI oxydé dans un bain d'acide, de façon à retirer l'oxyde superficiel préalablement formé et à amener ainsi la couche active de silicium à l'épaisseur finale souhaitée, par diminution de son épaisseur. On connaît ainsi d'après le document WO 2006/070220, un procédé de traitement d'un substrat, par exemple de type SOI, dont les étapes de finition comprennent au moins un cycle d'une séquence recuit thermique rapide RTA/oxydation sacrificielle. Toutefois, le procédé mis en oeuvre dans ce document a pour principal objectif de diminuer la densité des trous débouchant à la surface de la couche active dudit substrat, car ceux-ci constituent des défauts majeurs. La solution proposée dans ce document consiste uniquement à accroître l'épaisseur de
3 la couche transférée avant de la soumettre aux étapes de finition. Ce document n'aborde par le problème de la contamination particulaire de la surface du substrat. Or, il serait également souhaitable de limiter la défectivité liée à la contamination particulaire qui vient dégrader la qualité du substrat SOI final obtenu.
Cette contamination particulaire est liée à un phénomène d'écaillage ou d'effritement, connu de l'homme du métier sous la terminologie anglaise de ' flaking". Cette défectivité est typiquement issue de la délamination du bord de la surface du substrat SOI, au cours des procédés de nettoyage et/ou de gravure chimique. Elle génère des particules d'une taille de l'ordre de quelques dixièmes de micromètres qui, une fois redéposées sur la surface du substrat SOI ne pourront pratiquement plus en être éliminées. Cette contamination particulaire est encore plus sensible lorsque le traitement de recuit RTA est effectué dans un four à murs froids, (connu de l'homme du métier sous la dénomination "cold watt oven") et elle peut, dans certains cas, atteindre un niveau rédhibitoire avec les exigences de défectivité d'un substrat de type SOI, destiné à être utilisé ultérieurement dans la fabrication de composants notamment dans le domaine de l'électronique. Avec un four à murs froids, on observe des particules contaminantes inférieures à 0,1 m.
En conséquence, l'invention a pour but de fournir un procédé de finition d'un substrat de type silicium sur isolant (SOI), qui comprend notamment la mise en oeuvre de deux cycles successifs : recuit thermique rapide RTA/oxydation sacrificielle et qui permet de conserver les propriétés avantageuses précitées de ces étapes en terme de lissage et d'amincissement, tout en diminuant de façon importante la contamination particulaire dudit substrat. A cet effet, l'invention concerne un procédé de finition d'un substrat de type "silicium sur isolant" SOI comprenant une couche d'oxyde enterrée entre une couche active de silicium et une couche support en silicium, ce procédé comprenant l'application d'étapes de finition, dont les étapes successives suivantes : a) un traitement de recuit thermique rapide RTA dudit substrat, b) une étape d'oxydation sacrificielle de sa couche active de silicium, c) un traitement de recuit thermique rapide RTA dudit substrat obtenu à l'issue de l'étape b), d) une étape d'oxydation sacrificielle de la dite couche active de silicium du substrat ayant subit l'étape c).
4 Conformément à l'invention, l'étape b) d'oxydation sacrificielle est menée de façon à retirer une première épaisseur d'oxyde et l'étape d) d'oxydation sacrificielle est menée de façon à retirer une seconde épaisseur d'oxyde, inférieure à la première. Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou en combinaison : - l'étape d) d'oxydation sacrificielle de la dite couche active de silicium est la dernière étape d'oxydation sacrificielle parmi les étapes de finition auxquelles est soumis le substrat SOI ; - ladite première épaisseur d'oxyde retirée est supérieure à 150 nm et ladite seconde épaisseur d'oxyde retirée est inférieure à 150 nm ; - ladite première épaisseur d'oxyde retirée est supérieure à 200 nm ; - ladite première épaisseur d'oxyde retirée est supérieure à 300 nm ; - ladite seconde épaisseur d'oxyde retirée est inférieure à 130 nm ; - ladite seconde épaisseur d'oxyde retirée est voisine de 120 nm ; - le traitement de recuit thermique rapide RTA des étapes a) et c) est mené à une température comprise entre 900°C et 1300°C, pendant une durée inférieure à 3 minutes, dans une atmosphère non oxydante ; - lesdites étapes d'oxydations sacrificielles comprennent une 20 oxydation thermique réalisée à une température comprise entre 700°C et 1100°C ; - lesdites étapes d'oxydations sacrificielles comprennent une désoxydation à l'acide. D'autres caractéristiques et avantages de l'invention apparaîtront de la description qui va maintenant en être faite, en référence aux dessins annexés, qui en 25 représentent, à titre indicatif mais non limitatif, un mode de réalisation possible. Sur ces dessins : - les figures lA à 1G sont des vues schématiques représentant les différentes étapes du procédé conforme à l'invention ; - les figures 2 et 4 représentent les résultats d'une mesure de 30 défectivité particulaire, effectuée avec un équipement d'inspection de surface des défauts, commercialisé sous le nom de "Surfscan SP2" par la société KLA Tencor, (seuil de détection 0,09 m), ces résultats étant ceux cumulés sur 25 plaques de substrats SOI superposées ayant subies des étapes de finition RTA/oxydation sacrificielle/RTA/oxydation sacrificielle, selon des paramètres correspondants 35 respectivement à un exemple comparatif et à l'invention ; 10 15 - les figures 3A à 3C sont des représentations de photos issues d'observations faites au microscope électronique à balayage, d'une coupe du bord d'un substrat SOI, traité suivant le procédé permettant d'obtenir le résultat de la figure 2, et ce, à différents stades de ce procédé, 5 - les figures 5A à 5C sont des représentations de photos issues d'observations faites au microscope électronique à balayage, d'une coupe du bord d'un substrat SOI, traité suivant le procédé permettant d'obtenir le résultat de la figure 4, et ce, à différents stades de ce procédé, - la figure 6 est un graphique représentant les résultats de mesures de défectivité particulaire, obtenues avec un équipement d'inspection de surface réglé sur un seuil de détection des défauts de 0,094 m, et ce pour des substrats SOI obtenus avec des matières premières différentes et ayant subis des étapes de finition : RTA/oxydation sacrificielle/RTA/oxydation sacrificielle, selon des paramètres correspondants respectivement à un exemple comparatif et à l'invention ; - les figures 7 et 8 représentent les résultats d'une mesure de défectivité particulaire, effectuée avec un équipement d'inspection de surface des défauts, commercialisé sous le nom de "Surfscan SP2" par la société KLA Tencor, (seuil de détection 0,087 m), sur des substrats SOI fins ayant subis des étapes de finition : RTA/oxydation sacrificielle/RTA/oxydation sacrificielle, selon des paramètres correspondants respectivement à deux exemples comparatifs ; et - la figure 9 représente un résultat similaire à celui des figures 7 et 8, mais pour un substrat SOI fin ayant subi des étapes de finition : RTA/oxydation sacrificielle/RTA/oxydation sacrificielle, selon des paramètres correspondants à l'invention. Le procédé de finition d'un substrat de type SOI conforme à l'invention va maintenant être décrit. Il s'applique typiquement mais non obligatoirement au cas d'un substrat de type SOI, connu sous la terminologie anglaise de post splitting , c'est à dire sortant du recuit de décollement. Ce substrat post splitting se caractérise notamment par une rugosité de sa face avant particulièrement élevée. Sur la figure lA, on peut voir un substrat SOI 1 comprenant une couche d'oxyde de silicium SiO2 référencée 3, enterrée entre un substrat support 2 en silicium et une couche mince superficielle de silicium 4, dénommée ci-après "couche active". La surface libre de la couche active, dite "face avant" porte la référence numérique 40.
6 Ce substrat 1 est introduit dans un four F, à l'intérieur duquel il est soumis à un traitement de recuit thermique rapide RTA, (voir figure lB). Ce traitement de RTA est effectué typiquement à 1200°C, de manière plus générale dans une fourchette de température globale allant de 900°C à 1300°C, durant 30 secondes (plus généralement pendant une durée globale inférieure à 3 minutes) et dans une atmosphère non oxydante, typiquement une atmosphère d'argon et d'hydrogène. Il a pour effet de lisser la face avant 40, c'est-à-dire d'en diminuer la rugosité.
Comme représenté sur la figure 1C, le substrat SOI 1 est ensuite soumis à une étape d'oxydation, au cours de laquelle il se forme une couche d'oxyde de silicium 5 sur la surface et dans la partie supérieure de la couche active 4. Cette couche d'oxyde 5 est constituée par l'oxygène apporté lors de cette étape et par la consommation du silicium de la partie de la couche active 4 proche de la surface. Un ratio physique de 0,444 existe entre les épaisseurs de la couche 5 de SiO2 créée et l'épaisseur de silicium consommée dans la couche 4. Cette étape d'oxydation est préférentiellement réalisée par une oxydation thermique, à une température comprise entre 700° C et 1100° C, de préférence à une température de 950°C.
Cette étape d'oxydation peut être réalisée par voie sèche ou par voie humide. Par voie sèche, l'étape d'oxydation est menée par exemple, en chauffant le substrat SOI sous une atmosphère d'oxygène gazeux. Par voie humide, elle est menée par exemple en chauffant le substrat SOI dans une atmosphère chargée en vapeur d'eau. Quelle que soit la voie choisie (sèche ou humide), l'atmosphère d'oxydation peut également être chargée en acide chlorhydrique. Comme représenté sur la figure 1D, on procède ensuite à la désoxydation de la couche d'oxyde 5 formée précédemment.
Cette désoxydation s'effectue par exemple en plongeant le substrat SOI 1 dans un bain d'acide, tel que de l'acide fluorhydrique HF dilué, par exemple de l'acide fluorhydrique HF dilué entre 10 et 20 % en volume dans de l'eau, voire dilué à 7% en volume dans de l'eau. On obtient ainsi un substrat SOI 1' dont la couche active référencé 4' est d'une épaisseur inférieure à celle du substrat SOI d'origine. La face avant du substrat ainsi obtenu porte la référence 40'. La surface de la couche active 4' se
7 caractérise également par une rugosité haute fréquence sensiblement diminuée par rapport à la surface post décollement de la couche 4, du fait de l'effet de l'étape de RTA. Le substrat SOIT' est ensuite soumis de nouveau à un traitement de recuit thermique rapide RTA, selon des modalités identiques ou similaires à ce qui a été décrit en liaison avec la figure lB. Cette étape est représentée sur la figure lE. Ce traitement a pour effet de lisser de nouveau la face avant 40'. Le substrat 1' est ensuite soumis à une étape d'oxydation sacrificielle comme décrit précédemment. Cette étape, illustrée sur la figure 1F a pour effet d'aboutir à la formation d'une couche d'oxyde de silicium 6. Comme précédemment, la couche d'oxyde de silicium 6 est formée par consommation d'une partie de la couche active 4' et par apport d'oxygène, et le ratio d'épaisseur entre oxyde créé et silicium consommé est de 0,444. Enfin, on procède à une étape de désoxydation selon l'un des procédés décrits ci-dessus, de façon à obtenir un substrat SOI 1", dont la couche active, référencée 4" est amincie par rapport à celle du substrat SOI l'. La face avant de ce substrat est référencée 40". Des essais effectués par la demanderesse lui ont permis de découvrir que l'épaisseur des couches d'oxyde formées puis enlevées au cours des étapes successives d'oxydation sacrificielle, pouvait avoir une incidence sur la qualité du substrat final obtenu, notamment en ce qui concerne la défectivité particulaire. La figure 2 représente les résultats de défectivité particulaire obtenus sur un substrat SOI ayant subi les étapes du procédé décrites précédemment en liaison avec les figures lA et 1G, la première étape d'oxydation ayant été menée de façon à former un oxyde d'une épaisseur de 120 nm et la deuxième étape d'oxydation, de façon à former un oxyde de 200 nm. Comme on peut le constater, le nombre de particules contaminantes est particulièrement important. Cette observation est confirmée par les vues au microscope 30 électronique représentées sur les figures 3A à 3C. La figure 3A montre une coupe du substrat SOI ayant subi successivement un traitement de RTA, puis une première oxydation de l'ordre de 120 nm, (couche 5). La figure 3B montre une coupe obtenue sur un substrat SOI ayant 35 subi successivement un traitement de RTA, une oxydation sacrificielle de 120 nm, un traitement de RTA, puis une seconde oxydation de 200 nm, (couche 6).
8 Dans chaque cas, on peut observer que l'encapsulation par du silicium de la couche d'oxyde enterrée 3 est totalement consommée en son point le plus fin. Cette encapsulation est due au traitement de RTA réalisé avant l'oxydation sacrificielle, comme décrit dans le document WO 2004/079801.
Comme on peut le voir sur la figure 3C, il en résulte que lors de la gravure de l'oxyde sacrificiel 6 par de l'acide fluorhydrique HF (étape de désoxydation), cet acide va pouvoir pénétrer dans la couche d'oxyde enterrée 3 et y créer une cavité 30. D'autre part, la cavité 30 va générer la formation d'une languette de silicium 41 dont la cassure peut être à l'origine de particules contaminantes et de la défectivité importante observée sur la figure 2. La demanderesse a découvert qu'en agissant sur le choix des épaisseurs d'oxyde retirées lors des différentes oxydations sacrificielles, il était possible de diminuer la contamination particulaire. Plus précisément, les essais effectués ont montré que cela était possible, à condition que, parmi les différentes étapes de finition que peut subir un substrat SOI, on répète un cycle : RTA/désoxydation sacrificielle, tout en veillant, lors de la deuxième oxydation sacrificielle, à retirer une épaisseur d'oxyde inférieure à celle de l'oxyde retiré lors de l'oxydation sacrificielle précédente. La figure 4 illustre les résultats de défectivité particulaire obtenus en effectuant sur un substrat SOI, une première oxydation sacrificielle permettant de retirer 200 nm d'oxyde et en ne retirant que 120 nm d'oxyde lors de la deuxième étape d'oxydation sacrificielle. Entre ce procédé et celui de la figure 2, on a donc effectué une inversion entre les épaisseurs d'oxydations sacrificielles. On constate une nette diminution de la contamination particulaire, en 25 comparant ces résultats avec ceux de la figure 2. Quantitativement, la défectivité particulaire mesurée à un seuil de 0,09 m est diminuée d'un facteur de l'ordre de 5 sur la plaque représentée sur la figure 4, par rapport à celle représentée sur la figure 2. La figure 5A montre une coupe d'un substrat SOI ayant subi 30 successivement un traitement de RTA, puis une oxydation de 200 nm, (couche d'oxyde 5). La figure 5B montre une coupe obtenue sur un substrat SOI ayant subi successivement un traitement de RTA, une première oxydation sacrificielle ayant permis de retirer 200 nm d'oxyde, une étape de RTA, puis une seconde 35 oxydation au cours de laquelle on a formé une couche d'oxyde 6 de 120 nm d'épaisseur.
9 Sur la figure 5A, on observe que l'encapsulation de la couche d'oxyde enterrée 3 qui avait été obtenue par la première étape de RTA a largement été consommée par la formation de la couche d'oxyde 5. Cela permet d'éliminer totalement les languettes de silicium résiduelles, telles que la languette 41 que l'on pouvait observer sur la figure 3C et donc ainsi d'éviter l'apparition de particules ("flakes"). Dans le cas particulier de la figure 5A, on remarque d'ailleurs qu'un résidu de silicium 42 issu de cette languette est présent dans la couche d'oxyde 5. Après désoxydation de la couche d'oxyde 5, le second traitement de RTA a pour effet d'encapsuler de nouveau la couche d'oxyde enterrée 3, de sorte que lorsque l'on procède à la seconde oxydation moins importante (voir figure 5B), on conserve une couche d'encapsulation intacte référencée 43, pour protéger la couche d'oxyde enterrée 3. Cette encapsulation est conservée après la désoxydation, comme cela est visible sur la figure 5C. D'autres essais complémentaires ont permis de déterminer que, de préférence, l'épaisseur de l'oxyde formé puis retiré lors de la première oxydation sacrificielle devait être supérieure à 150 nm et que l'épaisseur d'oxyde formé puis retiré lors de la seconde oxydation sacrificielle devait être inférieure à 150 nm. De préférence encore, l'épaisseur d'oxyde retirée lors de la première oxydation sacrificielle est supérieure à 200 nm, voire même supérieure à 300 nm.
Par ailleurs, de préférence, l'épaisseur de l'oxyde retiré lors de la seconde oxydation sacrificielle est inférieure à 130 nm, de préférence encore voisine de 120 nm. De préférence également, on notera que si, au cours des différentes étapes de finition subies par le substrat SOI, il est effectué plus de deux cycles : RTA/oxydation sacrificielle, ce sont les deux dernières étapes d'oxydations sacrificielles qui devront être menées de façon à ce que l'épaisseur d'oxyde retirée au cours de la dernière étape d'oxydation sacrificielle soit inférieure à celle retirée lors de l'avant-dernière étape d'oxydation sacrificielle. D'autres essais complémentaires ont été effectués afin de montrer que la règle explicitée précédemment s'applique, indépendamment du procédé de fabrication du substrat SOI ayant précédé le recuit de décollement. Par exemple, le bénéfice de cette règle est observé pour des substrats produits avec différents procédés de fabrication de SOI, basés sur la technologie SmartCut , qui diffèrent par les étapes d'implantation, de collage et de recuit de fracture des substrats.
La figure 6 représente les résultats de défectivité D, obtenus en terme de nombre de défauts par plaque, pour un seuil de comptage des défauts de 0,094
Io m. Les parties A et B représentent les résultats obtenus avec des substrats SOI fabriqués par le même procédé mais en utilisant deux fournisseurs de matière première différents. Sur cette figure, l'indication "120 nm/200 nm" signifie que la première oxydation sacrificielle a été menée de façon à retirer 120 nm d'oxyde et la seconde 200 nm d'oxyde et l'expression "200 nm/l20 nm" signifie l'inverse. La valeur Me correspond à la médiane qui apparaît également sous forme d'un trait plein horizontal dans les rectangles. La valeur MO correspond à la moyenne qui apparaît également dans les rectangles sous forme d'un trait pointillé, Enfin, C représente le nombre de plaques considérées dans chaque population et chaque point représente le résultat d'une plaque n'entrant pas dans l'intervalle des valeurs des quartiles représentés sur le graphique de la figure 6. Comme on peut le constater, le nombre de particules contaminantes est toujours plus faible lorsque la dernière étape d'oxydation sacrificielle est menée en retirant une épaisseur d'oxyde plus faible que celle retirée lors de l'étape d'oxydation sacrificielle qui la précède, et ce, quel que soit le procédé d'obtention du substrat SOI post décollement et quel que soit le fournisseur de matière première utilisé. D'autres essais ont également été effectués sur des substrats SOI de 20 type fin, c'est-à-dire des substrats dans lesquels on a pour objectif d'obtenir une couche active finale 4" d'une épaisseur voisine de 20 nm. Sur les figures 7 à 9, on peut observer des résultats de mesures effectuées sur des substrats SOI 1" comprenant une épaisseur de couche active de silicium 4" de 20 nm et une épaisseur d'oxyde enterré 3 de 145 nm. Ces tests 25 complémentaires ont été effectués car le fait d'avoir une couche active extrafine rend le SOI encore plus sensible aux problèmes de particules générées par le bord de tranche. Les figures 7 et 8 représentent les résultats d'une mesure de défectivité particulaire sur les SOI fins précités ayant subi respectivement des 30 étapes de finition : - RTA/oxydation sacrificielle 120 nm/RTA/oxydation sacrificielle 350 nm (figure 7), et - RTA/oxydation sacrificielle 200 nm/RTA/oxydation sacrificielle 270 nm (figure 8).
35 Dans ces deux cas, on constate que la contamination particulaire est importante.
5 La figure 9 illustre les résultats obtenus pour un substrat SOI fin ayant subi des étapes de finition : RTA/oxydation sacrificielle 370 nm/RTA/oxydation sacrificielle 100 nm. Incontestablement, on peut observer que le nombre de particules contaminantes est drastiquement diminué. Enfin, d'autres essais effectués sur des substrats SOI connus de l'homme du métier sous l'appellation "UTBOX", qui correspondent à des substrats dans lesquels la couche d'oxyde enterrée est très fine, ont montrés que l'application du procédé conforme à l'invention permettait également d'obtenir une diminution de la génération de particules contaminantes.

Claims (10)

  1. REVENDICATIONS1. Procédé de finition d'un substrat (1) de type "silicium sur isolant" SOI comprenant une couche d'oxyde (3) enterrée entre une couche active de silicium (4) et une couche support (2) en silicium, ce procédé comprenant l'application d'étapes de finition, dont les étapes successives suivantes : a) un traitement de recuit thermique rapide RTA dudit substrat (1) b) une étape d'oxydation sacrificielle de sa couche active de silicium (4), c) un traitement de recuit thermique rapide RTA dudit substrat (1') obtenu à l'issue de l'étape (b), d) une étape d'oxydation sacrificielle de la dite couche active de silicium (4') du substrat (1') ayant subi l'étape c), ce procédé étant caractérisé en ce que l'étape b) d'oxydation sacrificielle est menée de façon à retirer une première épaisseur d'oxyde (5) et en ce que l'étape d) d'oxydation sacrificielle est menée de façon à retirer une seconde épaisseur d'oxyde (6), inférieure à la première.
  2. 2. Procédé selon la revendication 1, caractérisé en ce que l'étape d) d'oxydation sacrificielle de la dite couche active de silicium (4') est la dernière étape d'oxydation sacrificielle parmi les étapes de finition auxquelles est soumis le substrat SOI.
  3. 3. Procédé selon la revendication 1 ou la revendication 2, caractérisé en ce que ladite première épaisseur d'oxyde retirée est supérieure à 150 nm et ladite seconde épaisseur d'oxyde retirée est inférieure à 150 nm.
  4. 4. Procédé selon l'une des revendications précédentes, caractérisé en ce que ladite première épaisseur d'oxyde retirée (5) est supérieure à 200 nm.
  5. 5. Procédé selon la revendication 4, caractérisé en ce que ladite première épaisseur d'oxyde retirée (5) est supérieure à 300 nm.
  6. 6. Procédé selon l'une des revendications précédentes, caractérisé en ce que ladite seconde épaisseur d'oxyde retirée (6) est inférieure à 130 nm.
  7. 7. Procédé selon la revendication 6, caractérisé en ce que ladite seconde épaisseur d'oxyde retirée (6) est voisine de 120 nm.
  8. 8. Procédé selon l'une des revendications précédentes, caractérisé en ce que le traitement de recuit thermique rapide RTA des étapes a) et c) est mené à 13 une température comprise entre 900°C et 1300°C, pendant une durée inférieure à trois minutes, dans une atmosphère non oxydante.
  9. 9. Procédé selon l'une des revendications précédentes, caractérisé en ce que lesdites étapes d'oxydations sacrificielles comprennent une oxydation thermique réalisée à une température de comprise entre 700°C et 1100°C.
  10. 10. Procédé selon l'une des revendications précédentes, caractérisé en ce que lesdites étapes d'oxydations sacrificielles comprennent une désoxydation à l'acide.
FR0951709A 2009-03-18 2009-03-18 Procede de finition d'un substrat de type "silicium sur isolant" soi Expired - Fee Related FR2943458B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0951709A FR2943458B1 (fr) 2009-03-18 2009-03-18 Procede de finition d'un substrat de type "silicium sur isolant" soi
EP10709010.2A EP2409325B1 (fr) 2009-03-18 2010-03-17 Procédé de finition pour substrat de type « silicium-sur-isolant » (soi)
JP2012500238A JP5646593B2 (ja) 2009-03-18 2010-03-17 「シリコン−オン−インシュレーター」ｓｏｉ型の基板のための表面処理方法
SG2011056009A SG173527A1 (en) 2009-03-18 2010-03-17 Finishing method for a substrate of "silicon-on-insulator" soi type
KR1020117017342A KR101519643B1 (ko) 2009-03-18 2010-03-17 절연체-위-실리콘 ｓｏｉ 타입의 기판을 위한 마감 방법
PCT/EP2010/053460 WO2010106101A1 (fr) 2009-03-18 2010-03-17 Procédé de finition pour substrat de type « silicium-sur-isolant » (soi)
CN2010800060036A CN102301464B (zh) 2009-03-18 2010-03-17 “绝缘体上硅”soi型的基板的修整方法
US13/257,164 US8389412B2 (en) 2009-03-18 2010-03-17 Finishing method for a silicon on insulator substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0951709A FR2943458B1 (fr) 2009-03-18 2009-03-18 Procede de finition d'un substrat de type "silicium sur isolant" soi

Publications (2)

Publication Number Publication Date
FR2943458A1 true FR2943458A1 (fr) 2010-09-24
FR2943458B1 FR2943458B1 (fr) 2011-06-10

Family

ID=41138794

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0951709A Expired - Fee Related FR2943458B1 (fr) 2009-03-18 2009-03-18 Procede de finition d'un substrat de type "silicium sur isolant" soi

Country Status (8)

Country Link
US (1) US8389412B2 (fr)
EP (1) EP2409325B1 (fr)
JP (1) JP5646593B2 (fr)
KR (1) KR101519643B1 (fr)
CN (1) CN102301464B (fr)
FR (1) FR2943458B1 (fr)
SG (1) SG173527A1 (fr)
WO (1) WO2010106101A1 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2500933A1 (fr) 2011-03-11 2012-09-19 S.O.I. TEC Silicon Structure multicouche et procédé de fabrication de dispositifs semi-conducteurs
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
JP6086031B2 (ja) 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3051968B1 (fr) * 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
FR3085536A1 (fr) * 2018-09-03 2020-03-06 Soitec Dispositif cfet et procede de fabrication d'un tel dispositif
CN116779427B (zh) * 2023-08-24 2023-11-10 珠海格力电子元器件有限公司 碳化硅半导体结构的制作方法和碳化硅半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2797713A1 (fr) * 1999-08-20 2001-02-23 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2797714A1 (fr) * 1999-08-20 2001-02-23 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
FR2827423B1 (fr) * 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
FR2852143B1 (fr) 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
JP5125194B2 (ja) * 2007-04-10 2013-01-23 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2797713A1 (fr) * 1999-08-20 2001-02-23 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2797714A1 (fr) * 1999-08-20 2001-02-23 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede

Also Published As

Publication number Publication date
CN102301464B (zh) 2013-12-18
US8389412B2 (en) 2013-03-05
SG173527A1 (en) 2011-09-29
JP2012520579A (ja) 2012-09-06
KR101519643B1 (ko) 2015-06-19
WO2010106101A1 (fr) 2010-09-23
EP2409325A1 (fr) 2012-01-25
CN102301464A (zh) 2011-12-28
KR20110096178A (ko) 2011-08-29
EP2409325B1 (fr) 2014-01-01
JP5646593B2 (ja) 2014-12-24
FR2943458B1 (fr) 2011-06-10
US20120021613A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
FR2943458A1 (fr) Procede de finition d'un substrat de type "silicium sur isolant" soi
EP1811561A1 (fr) Procédé de fabrication d'un substrat composite
WO2001015218A1 (fr) Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede
EP2259302B1 (fr) Procédé d'obtention d'une couche mince de qualité accrue par co-implantation et recuit thermique.
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
WO2003005434A2 (fr) Procede de diminution de la rugosite de surface d'une tranche semicondutrice
WO2002037556A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
EP1208589A1 (fr) Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede
FR2777115A1 (fr) Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
FR2881573A1 (fr) Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
FR2944645A1 (fr) Procede d'amincissement d'un substrat silicium sur isolant
WO2003009366A1 (fr) Procede d'amelioration de l'etat de surface d'une plaquette semiconductrice
FR2941324A1 (fr) Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
EP2302671A1 (fr) Procédé de collage et de transfert d'une couche
FR2920912A1 (fr) Procede de fabrication d'une structure par transfert de couche
FR2884647A1 (fr) Traitement de plaques de semi-conducteurs
FR2912258A1 (fr) "procede de fabrication d'un substrat du type silicium sur isolant"
EP1652230A2 (fr) Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
EP1631982A1 (fr) Procede d obtention d une couche tres mince par amincissement par auto-portage provoque
FR2972564A1 (fr) Procédé de traitement d'une structure de type semi-conducteur sur isolant
FR2968121A1 (fr) Procede de transfert d'une couche a haute temperature
EP1883953B1 (fr) Traitement de surface apres gravure selective
FR2852143A1 (fr) Procede de traitement preventif de la couronne d'une tranche multicouche
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
EP2209137A1 (fr) Procédé de révélation de dislocations émergentes dans un élément cristallin à base de germanium

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

ST Notification of lapse

Effective date: 20151130