FR2852143A1 - Procede de traitement preventif de la couronne d'une tranche multicouche - Google Patents

Procede de traitement preventif de la couronne d'une tranche multicouche Download PDF

Info

Publication number
FR2852143A1
FR2852143A1 FR0302623A FR0302623A FR2852143A1 FR 2852143 A1 FR2852143 A1 FR 2852143A1 FR 0302623 A FR0302623 A FR 0302623A FR 0302623 A FR0302623 A FR 0302623A FR 2852143 A1 FR2852143 A1 FR 2852143A1
Authority
FR
France
Prior art keywords
wafer
layer
thermal annealing
rapid thermal
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0302623A
Other languages
English (en)
Other versions
FR2852143B1 (fr
Inventor
Eric Neyret
Christophe Maleville
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR0302623A priority Critical patent/FR2852143B1/fr
Priority to US10/784,040 priority patent/US6939783B2/en
Priority to KR1020057016240A priority patent/KR100806981B1/ko
Priority to JP2006506406A priority patent/JP4855245B2/ja
Priority to PCT/IB2004/000940 priority patent/WO2004079801A1/fr
Priority to CNB2004800059654A priority patent/CN100490070C/zh
Priority to EP04715980A priority patent/EP1599896B1/fr
Priority to TW093105459A priority patent/TWI297176B/zh
Publication of FR2852143A1 publication Critical patent/FR2852143A1/fr
Priority to US11/157,956 priority patent/US7190029B2/en
Application granted granted Critical
Publication of FR2852143B1 publication Critical patent/FR2852143B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

L'invention concerne un procédé de traitement de la couronne d'une tranche multicouche réalisée par transfert de couche et constituée à partir de matériaux choisis parmi les matériaux semiconducteurs, caractérisé en ce que le procédé comprend un recuit thermique rapide de la tranche en vue de provoquer un recouvrement et une encapsulation du bord périphérique de ladite couche intermédiaire, par une couche d'une région superficielle de la tranche, de manière à prévenir l'attaque de la partie périphérique d'une couche intermédiaire de la tranche lors d'une étape ultérieure de traitement de la tranche.

Description

i
La présente invention concerne un procédé de traitement de la couronne d'une tranche multicouche réalisée par transfert de couche et constituée à partir de matériaux choisis parmi les matériaux semiconducteurs.
On connaît des procédés de transfert de couche permettant de réaliser des structures multicouches en des matériaux choisis parmi les matériaux semiconducteurs.
De tels procédés mettent en oeuvre les étapes principales suivantes: * création d'une zone de fragilisation dans l'épaisseur d'un substrat donneur, éventuellement en association avec la constitution de différentes couches à la surface dudit substrat donneur, * collage du substrat donneur avec un substrat receveur, * détachement au niveau de la zone de fragilisation.
A l'issue de ce détachement, le transfert d'au moins une couche du substrat donneur sur le substrat receveur a été réalisé.
De tels procédés permettent de constituer des tranches qui peuvent être par exemple du type SOI (Silicon On Insulator pour silicium sur isolant).
Ils peuvent également permettre de réaliser des tranches 20 multicouches de type quelconque.
Et la tranche obtenue peut présenter une ou plusieurs couches intermédiaires, entre la couche superficielle de la tranche finale et la couche de base correspondant au substrat receveur.
Un SOI présente ainsi une couche intermédiaire d'isolant - par 25 exemple en SiO2 - entre le substrat receveur et la couche superficielle de silicium.
Un exemple d'un tel procédé de transfert est le procédé SMARTCUTO dont on trouvera une description de ce type de procédé dans l'ouvrage " SiliconOn-Insulator Technology: Materials to VLSI, 2nd 30 Edition " de JeanPierre Colinge chez " Kluwer Academic Publishers ", p.50 et 51.
Un procédé de ce type permet de créer des tranches multicouches telles que mentionnées ci-dessus.
Il permet en outre de créer des tranches dont la couche superficielle est extrêmement fine, d'une épaisseur de l'ordre de quelques microns voire moins.
On notera que lors de l'étape de détachement, il est possible que le transfert de couche s'accompagne de la création d'un épaulement périphérique sensiblement annulaire autour de la tranche que l'on a constituée.
Un tel épaulement est couramment désigné par le terme de couronne.
Et on observe que les détachements effectués dans le cadre d'un procédé de type SMARTCUTO peuvent ainsi générer des couronnes.
Une telle couronne est illustrée schématiquement sur la figure 1. 15 Cette figure représente le bord d'une tranche 10 de type SOI.
La tranche 10 comprend une couche superficielle 101 (qui correspond généralement à la couche dite utile de la tranche) en silicium monocristallin, qui recouvre une couche de SiO2 102.
Ces deux couches 101 et 102 sont collées à une couche 103 20 correspondant au substrat receveur. La couche 103 peut être par exemple en silicium polycristallin.
La couche 102 correspond à une couche intermédiaire, c'est à dire une couche intercalée entre la couche superficielle 101 de la tranche, et sa couche de base 103.
On remarque sur cette figure la couronne 110.
Cette couronne s'étend tout autour de la tranche 10. Elle résulte de l'étape de détachement des couches 101 et 102 à partir d'un substrat donneur fragilisé.
On remarque également sur cette figure que la couche 30 intermédiaire 102 est découverte au niveau de son bord périphérique 1020.
Comme on le verra, cette exposition de la ceinture périphérique de la couche intermédiaire 102 peut avoir des conséquences négatives.
Plus précisément, on fait généralement subir à de telles tranches des traitements complémentaires, après l'étape de détachement dont le résultat est schématisé sur la figure 1.
De tels traitements complémentaires peuvent avoir par exemple pour objectif d'améliorer l'état de surface de la tranche (diminution de la rugosité de surface en particulier), ou de modifier la structure cristalline d'une ou plusieurs couches, ou encore de renforcer des liaisons entre des 10 couches de la tranche...
De tels traitements peuvent mettre en oeuvre une attaque chimique de la tranche, et/ou un traitement thermique.
Ils peuvent par exemple faire intervenir une étape " stabox ".
On précise qu'une étape " stabox " pratiquée sur une tranche 15 correspond par convention dans ce texte à la succession des opérations suivantes: * oxydation de la surface de la tranche - cette opération vise à déposer sur la surface de la tranche une couche d'oxyde qui protégera cette surface lors de l'opération suivante de traitement thermique, 20. traitement thermique de stabilisation d'une interface de collage - par exemple par un recuit à une température de l'ordre de 11 000C, * désoxydation de l'oxyde déposé sur la surface de la tranche - par exemple par une attaque chimique en solution de type gravure HF avec une solution de HF de concentration 10% à 20%.
On observe, lorsqu'on fait subir une étape " stabox " à une tranche de SOI telle que représentée sur la figure 1, que la couche intermédiaire 102 de la tranche est attaquée au niveau de sa périphérie.
Cet effet est illustré schématiquement sur la figure 2.
On constate sur cette figure que la couche 102 a en effet subi un 30 retrait de matière vers le centre de la tranche (vers la droite dans le cas de la figure 2).
Ce retrait de matière découle de l'attaque de la ceinture périphérique de la couche 102 qui était comme on l'a vu en référence à la figure 1 exposée, par la solution de gravure employée pour l'opération de désoxydation.
La figure 2 montre également que du fait de ce retrait de la couche intermédiaire, la couche superficielle 101 se trouve en surplomb par rapport à cette couche intermédiaire, car son bord latéral dépasse le bord de la couche intermédiaire.
Cette configuration de surplomb peut être préjudiciable.
En particulier, la portion 1010 de la couche 101 qui se trouve ainsi en surplomb est susceptible de s'affaisser et/ou de se casser.
Ceci constitue en soi un inconvénient.
Dans le cas o un morceau de cette portion 1010 viendrait à se détacher, un tel morceau constituerait en outre une pollution potentielle pour 15 la tranche.
Un tel morceau détaché pourrait en effet se déposer ensuite sur une des faces de la tranche, et compromettre son état de surface (par exemple en la rayant, ou en y restant collé).
Or, les tranches objet de l'invention sont destinées à des 20 applications en électronique, microélectronique et optronique et doivent respecter des spécifications d'état de surface draconiennes.
On comprend donc que la configuration en surplomb illustrée sur la figure 2 constitue un inconvénient.
On remarquera par ailleurs que la figure 2 illustre un effet 25 supplémentaire de l'étape " stabox ".
Cette figure représente en effet une courbure des couches 101 et 102, le bord de ces tranches étant soulevé et éloigné de la couche de base 103.
Cette courbure correspond ainsi à un effet supplémentaire de 30 l'étape " stabox " que la tranche a subie, effet distinct du retrait de la couche intermédiaire et de la création d'un surplomb.
Cet effet supplémentaire résulte des contraintes thermiques que les différentes couches de la tranche ont pu subir, notamment pendant le traitement thermique d'oxydation de la surface de la tranche.
Les différentes couches de la tranche n'ont en effet pas les mêmes 5 coefficients de dilatation thermique, et ne se comportent pas de la même manière lorsqu'elles sont exposées à un budget thermique important.
Cet effet supplémentaire se traduit ainsi par un décollement partiel des couches 102 et 103 au niveau du bord de la couche 102.
Et on remarque en outre que lors de ce même traitement thermique 10 d'oxydation, l'espace laissé libre entre les couches 102 et 103 par ce décollement a été partiellement comblé par un nouvel oxyde 1021.
On précise cependant que cet effet supplémentaire n'est pas un inconvénient central pour la problématique à laquelle l'invention se propose de répondre.
L'inconvénient auquel l'invention se propose d'apporter une solution est celui qui correspond au retrait de la couche intermédiaire 102.
Cet inconvénient peut comme on l'a dit découler d'une attaque chimique de la tranche.
Il peut également découler d'une attaque d'un type différent, et qui 20 atteint la ceinture périphérique d'une couche intermédiaire sensible à cette attaque.
On peut ainsi également observer une attaque de la périphérie exposée d'une couche intermédiaire d'oxyde d'un SOI, dans le cas o on fait subir à cette tranche un traitement thermique haute température 25 prolongé, par exemple dans un four o les tranches sont traitées par lots.
Il peut être désiré d'effectuer un tel traitement thermique sur des tranches, par exemple pour modifier la structure cristalline de certaines de leurs couches, ou pour diminuer la rugosité de surface de la tranche.
Un tel traitement thermique haute température prolongé est 30 classiquement mené sous atmosphère d'hydrogène et/ou d'argon.
On précise qu'on entend dans ce texte par " haute température " une température dépassant une valeur de l'ordre de 950 OC.
On précise également que par " prolongé " on entend un traitement thermique appliqué pendant une durée dépassant quelques minutes.
Un autre exemple d'un traitement qui engendre des inconvénients tels que mentionnés ci-dessus correspond au cas o l'on fait subir (par exemple à une tranche de type SOI) une étape " stabox ", après avoir déjà réalisé sur la tranche une première étape " stabox " et un polissage.
Un exemple non limitatif d'un tel traitement est divulgué dans le document WO 01/15218.
Ce document enseigne un traitement de surface d'une tranche de type SOI, mettant en oeuvre une succession d'étapes de type stabox/polissage/stabox.
La figure 3a représente schématiquement un SOI ayant subi une première stabox.
On constate sur cette figure que le bord des couches 101 et 102 a une forme en biseau plongeant, suite au polissage.
Et cette forme en biseau entraîne ici encore une exposition de la 20 couche intermédiaire 102, exposition qui est même encore plus importante que dans le cas de la figure 1.
La figure 3b représente le même SOI, ayant subi après la première étape stabox un polissage, puis une deuxième étape stabox.
On constate sur cette figure que la forme en biseau a été altérée 25 par ces nouvelles étapes.
Mais la couche intermédiaire 102 est toujours exposée, et est donc ici encore susceptible d'être attaquée par des traitements ultérieurs que l'on ferait subir à la tranche.
Il apparaît ainsi que les traitements (notamment traitements 30 chimiques, et/ou traitements thermiques haute température prolongés) appliqués à une tranche multicouche dont une couche intermédiaire est exposée au niveau de son bord périphérique sont susceptibles d'entraîner des inconvénients.
Le but de l'invention est de permettre de s'affranchir de ces inconvénients.
Afin d'atteindre ce but, l'invention propose un procédé de traitement de la couronne d'une tranche multicouche réalisée par transfert de couche et constituée à partir de matériaux choisis parmi les matériaux semiconducteurs, caractérisé en ce que le procédé comprend un recuit thermique rapide de la tranche en vue de provoquer un recouvrement et 10 une encapsulation du bord périphérique de ladite couche intermédiaire, par une couche d'une région superficielle de la tranche, de manière à prévenir l'attaque de la partie périphérique d'une couche intermédiaire de la tranche lors d'une étape ultérieure de traitement de la tranche.
Des aspects préférés mais non limitatifs d'un tel procédé sont les 15 suivants: * le recuit thermique rapide est mené immédiatement après le transfert de la tranche, * le recuit thermique rapide est mené après une étape de traitement complémentaire qui est intercalée entre le transfert de la tranche et ledit 20 recuit thermique rapide, ò le recuit thermique rapide est mené à une température de l'ordre de 12000C, le recuit thermique rapide est mené pendant une durée inférieure à 3 minutes, * le recuit thermique rapide est mené sous une atmosphère d'hydrogène et/ou d'argon, * la tranche est un SOI, * le transfert a été réalisé par un procédé de type SMARTCUTO, * ladite étape ultérieure de traitement de la tranche comprend une attaque 30 chimique, ou un traitement thermique haute température prolongé.
D'autres aspects, buts et avantages de l'invention apparaîtront mieux à la lecture de la description suivante, faite en référence aux dessins annexés sur lesquels outre les figures 1, 2, 3a et 3b qui ont déjà été commentées à propos de l'état de la technique: * la figure 4 est une représentation issue d'une observation par microscope à balayage électronique du bord d'une tranche de SOI traitée selon un premier mode de mise en oeuvre de l'invention, la figure 5 est une représentation analogue du bord d'une tranche de SOI traitée selon un deuxième mode de mise en oeuvre de l'invention (le 10 bord représenté étant ici le bord " droit ", alors que sur les autres figures c'est le bord " gauche " de la tranche qui est représenté).
En préalable à cette description, on précise que les tranches auxquelles l'invention s'appliquent peuvent être des SOI.
Il peut également s'agir d'une tranche multicouche d'un type 15 quelconque, qui réunisse les deux conditions suivantes: * la tranche a été obtenue par une méthode de transfert (procédé de type SMARTCUTO par exemple), et * au moins une couche intermédiaire de la tranche est exposée latéralement et est susceptible d'être attaquée au niveau de sa 20 périphérie par un traitement ultérieur (par exemple une attaque chimique, ou un traitement thermique haute température prolongé), si la périphérie de cette couche intermédiaire est découverte.
Le point de départ du procédé selon l'invention est donc une tranche qui présente typiquement une couronne telle que représentée 25 schématiquement sur la figure 1.
Selon l'invention, on fait subir à une telle tranche un recuit thermique rapide de la tranche en vue de provoquer un recouvrement et une encapsulation du bord périphérique de la couche intermédiaire exposée, par une couche d'une région superficielle de la tranche.
Le recuit thermique rapide correspond à un traitement thermique dénommé RTA (pour Rapid Thermal Annealing, selon la terminologie anglo- saxonne répandue). Par souci de simplicité, on nommera ce traitement RTA dans la suite de ce texte.
La Demanderesse a observé que le RTA avait au niveau de la couche intermédiaire exposée un effet très bénéfique concernant la problématique exposée en introduction de ce texte.
Plus précisément, le RTA permet de faire " retomber " la couche superficielle de la tranche (en l'occurrence la couche 101 de la figure 1, qui correspond à une couche de silicium monocristallin dans le cas d'une tranche de SOI).
Et cette couche superficielle vient en outre recouvrir et encapsuler la périphérie de la couche intermédiaire (couche 102 de la figure 1), qui était auparavant exposée.
Cet effet de recouvrement et d'encapsulation est illustré sur la figure 4.
La figure 4 illustre le cas d'une tranche de SOI qui a subi un RTA après avoir été exposée à une étape de stabox.
Le fait de faire précéder le RTA d'une étape de stabox permet de stabiliser l'interface de collage entre le substrat receveur (couche 103) et le substrat donneur (couches 1 01 et 102).
On constate sur la figure 4 que la couche intermédiaire 102 est totalement encapsulée par la couche superficielle 101. La couche 102 est ainsi protégée des traitements ultérieurs que la tranche pourra subir.
Le RTA est mené à une haute température, pendant une brêve durée.
Dans le cas du traitement d'une tranche de SOI, il peut être mené à une température de l'ordre de 1200'C, pendant une durée inférieure à 3 minutes.
Ce RTA est effectué dans une atmosphère d'hydrogène et/ou d'argon.
Il est également possible de mettre en oeuvre le RTA immédiatement après le détachement de la tranche.
Dans ce cas, l'interface de collage entre la couche 103 et le reste de la tranche n'a pas été stabilisée par un traitement thermique.
Mais les essais effectués par la Demanderesse ont montré que ce mode de mise en oeuvre permettait également d'obtenir l'effet de 5 recouvrement et d'encapsulation de la couche intermédiaire, sans dégrader cete interface de collage.
La figure 5 est une illustration de ce mode de mise en oeuvre de l'invention.
On constate ici encore que la couche superficielle 101 recouvre et 10 encapsule la couche intermédiaire 102, qui est ainsi protégée des traitements ultérieurs.
Et on constate également que le RTA n'a pas dégradé l'interface de collage entre les couches 102 et 103.
Le RTA peut ainsi être mis en oeuvre immédiatement après le 15 détachement de la tranche, ou lors d'une étape ultérieure.
On a vu en particulier qu'il était possible de mettre en oeuvre ce RTA après une étape de stabox (voir figure 4).
De manière générale, la mise en oeuvre de ce RTA lors d'une étape amont permet de sécuriser la couche intermédiaire, pour les étapes 20 ultérieures de traitement que la tranche pourra subir.
On rappelle que les tranches concernées par l'invention ne sont pas limitées aux SOI.
Et il est possible de traiter selon l'invention pour recouvrir et encapsuler non pas une, mais plusieurs couches intermédiaires de la 25 tranche.
De manière générale, la mise en oeuvre de l'invention entraîne un recouvrement et une encapsulation par une couche d'une région superficielle de la tranche. Cette couche peut être en particulier la couche superficielle de la tranche, comme dans les exemples illustrés et 30 commentés ci-dessus. il
On précise que dans tous les modes de mise en oeuvre de l'invention, le RTA protège la couche intermédiaire de la tranche, de sorte qu'il est possible de faire ensuite subir à cette tranche des traitements tels qu'évoqués en introduction de ce texte.
En particulier, il est possible de faire subir à une tranche traitée selon l'invention un traitement thermique haute température prolongé, alors que ce type de traitement aurait dégradé la couche intermédiaire sans la mise en oeuvre de l'invention.
On précise toutefois que dans ce cas on évitera d'intercaler, entre 10 le RTA effectué selon l'invention, et le traitement thermique haute température prolongé, une étape de polissage (CMP entre autres).
Une telle étape de polissage pourrait en effet détruire au moins partiellement la protection apportée à la couche intermédiaire par l'invention, de sorte que le traitement thermique haute température prolongé 15 serait susceptible de dégrader la couche intermédiaire.

Claims (9)

REVENDICATIONS
1. Procédé de traitement de la couronne d'une tranche multicouche réalisée par transfert de couche et constituée à partir de matériaux choisis parmi les matériaux semiconducteurs, caractérisé en ce que le procédé comprend un recuit thermique rapide de la tranche en vue de provoquer un recouvrement et une encapsulation du bord périphérique 10 de ladite couche intermédiaire, par une couche d'une région superficielle de la tranche, de manière à prévenir l'attaque de la partie périphérique d'une couche intermédiaire de la tranche lors d'une étape ultérieure de traitement de la tranche.
2. Procédé selon la revendication précédente, caractérisé en ce que le recuit thermique rapide est mené immédiatement après le transfert de la tranche.
3. Procédé selon la revendication 1, caractérisé en ce que le recuit 20 thermique rapide est mené après une étape de traitement complémentaire qui est intercalée entre le transfert de la tranche et ledit recuit thermique rapide.
4. Procédé selon l'une des revendications précédentes, caractérisé en ce 25 que le recuit thermique rapide est mené à une température de l'ordre de 12000C.
5. Procédé selon l'une des revendications précédentes, caractérisé en ce que le recuit thermique rapide est mené pendant une durée inférieure 30 à 3 minutes.
6. Procédé selon l'une des revendications précédentes, caractérisé en ce que le recuit thermique rapide est mené sous une atmosphère d'hydrogène et/ou d'argon.
7. Procédé selon l'une des revendications précédentes, caractérisé en ce que la tranche est un SOI.
8. Procédé selon l'une des revendications précédentes, caractérisé en ce que le transfert a été réalisé par un procédé de type SMARTCUT1. 10
9. Procédé selon l'une des revendications précédentes, caractérisé en ce que ladite étape ultérieure de traitement de la tranche comprend une attaque chimique, ou un traitement thermique haute température prolongé.
FR0302623A 2003-03-04 2003-03-04 Procede de traitement preventif de la couronne d'une tranche multicouche Expired - Lifetime FR2852143B1 (fr)

Priority Applications (9)

Application Number Priority Date Filing Date Title
FR0302623A FR2852143B1 (fr) 2003-03-04 2003-03-04 Procede de traitement preventif de la couronne d'une tranche multicouche
US10/784,040 US6939783B2 (en) 2003-03-04 2004-02-20 Preventive treatment method for a multilayer semiconductor wafer
JP2006506406A JP4855245B2 (ja) 2003-03-04 2004-03-01 多層ウェハのリングの予防処理方法
PCT/IB2004/000940 WO2004079801A1 (fr) 2003-03-04 2004-03-01 Procede de traitement preventif pour la couronne d'une tranche multicouche
KR1020057016240A KR100806981B1 (ko) 2003-03-04 2004-03-01 다층웨이퍼 링의 예방처리방법
CNB2004800059654A CN100490070C (zh) 2003-03-04 2004-03-01 对多层晶片的环圈的预防性处理工艺
EP04715980A EP1599896B1 (fr) 2003-03-04 2004-03-01 Procédé de traitement préventif pour la couronne d'une tranche multicouche
TW093105459A TWI297176B (en) 2003-03-04 2004-03-03 Preventive treatment process for the ring of a multilayer wafer
US11/157,956 US7190029B2 (en) 2003-03-04 2005-06-22 Preventive treatment method for a multilayer semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0302623A FR2852143B1 (fr) 2003-03-04 2003-03-04 Procede de traitement preventif de la couronne d'une tranche multicouche

Publications (2)

Publication Number Publication Date
FR2852143A1 true FR2852143A1 (fr) 2004-09-10
FR2852143B1 FR2852143B1 (fr) 2005-10-14

Family

ID=32865218

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0302623A Expired - Lifetime FR2852143B1 (fr) 2003-03-04 2003-03-04 Procede de traitement preventif de la couronne d'une tranche multicouche

Country Status (8)

Country Link
US (2) US6939783B2 (fr)
EP (1) EP1599896B1 (fr)
JP (1) JP4855245B2 (fr)
KR (1) KR100806981B1 (fr)
CN (1) CN100490070C (fr)
FR (1) FR2852143B1 (fr)
TW (1) TWI297176B (fr)
WO (1) WO2004079801A1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2941324A1 (fr) * 2009-01-22 2010-07-23 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
WO2010106101A1 (fr) 2009-03-18 2010-09-23 S.O.I.Tec Silicon On Insulator Technologies Procédé de finition pour substrat de type « silicium-sur-isolant » (soi)
WO2010122023A2 (fr) 2009-04-21 2010-10-28 S.O.I.Tec Silicon On Insulator Technologies Procédé d'amincissement d'un substrat silicium sur isolant
WO2014154978A1 (fr) 2013-03-29 2014-10-02 Soitec Procede de fabrication d'une structure composite

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1827712B1 (fr) * 2004-11-08 2015-04-08 Brewer Science, Inc. Procede d'enduction du bord externe d'un substrat lors de la fabrication de dispositifs micro-electroniques
DE602004022882D1 (de) 2004-12-28 2009-10-08 Soitec Silicon On Insulator Ner geringen dichte von löchern
FR2880988B1 (fr) 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2895563B1 (fr) 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
KR101057192B1 (ko) * 2009-04-30 2011-08-16 주식회사 하이닉스반도체 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법
FR2957716B1 (fr) 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161948A (ja) * 1993-12-10 1995-06-23 Canon Inc 半導体基体及びその製造方法
JP2000299451A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Works Ltd Ｓｏｉウェハおよびその製造方法
US6150696A (en) * 1997-10-06 2000-11-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate and method of fabricating semiconductor device
EP1158581A1 (fr) * 1999-10-14 2001-11-28 Shin-Etsu Handotai Co., Ltd Procede de fabrication d'une tranche de soi, et tranche de soi
WO2003005434A2 (fr) * 2001-07-04 2003-01-16 S.O.I.Tec Silicon On Insulator Technologies Procede de diminution de la rugosite de surface d'une tranche semicondutrice

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086011A (en) * 1987-01-27 1992-02-04 Advanced Micro Devices, Inc. Process for producing thin single crystal silicon islands on insulator
US4795718A (en) * 1987-05-12 1989-01-03 Harris Corporation Self-aligned contact for MOS processing
FR2629636B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
JP2645478B2 (ja) * 1988-10-07 1997-08-25 富士通株式会社 半導体装置の製造方法
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
US5723385A (en) * 1996-12-16 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd Wafer edge seal ring structure
JP3846657B2 (ja) * 1997-11-28 2006-11-15 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
JP3887973B2 (ja) * 1998-10-16 2007-02-28 信越半導体株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
FR2797714B1 (fr) 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
EP1170801B1 (fr) * 1999-10-14 2006-07-26 Shin-Etsu Handotai Company Limited Procede de production de tranches collees
JP2003224247A (ja) * 2002-01-29 2003-08-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JP2003309253A (ja) * 2002-02-18 2003-10-31 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161948A (ja) * 1993-12-10 1995-06-23 Canon Inc 半導体基体及びその製造方法
US6150696A (en) * 1997-10-06 2000-11-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate and method of fabricating semiconductor device
JP2000299451A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Works Ltd Ｓｏｉウェハおよびその製造方法
EP1158581A1 (fr) * 1999-10-14 2001-11-28 Shin-Etsu Handotai Co., Ltd Procede de fabrication d'une tranche de soi, et tranche de soi
WO2003005434A2 (fr) * 2001-07-04 2003-01-16 S.O.I.Tec Silicon On Insulator Technologies Procede de diminution de la rugosite de surface d'une tranche semicondutrice

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1995, no. 09 31 October 1995 (1995-10-31) *
PATENT ABSTRACTS OF JAPAN vol. 2000, no. 13 5 February 2001 (2001-02-05) *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2941324A1 (fr) * 2009-01-22 2010-07-23 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
WO2010083933A1 (fr) * 2009-01-22 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies Processus de dissolution de la couche d'oxyde dans l'anneau périphérique d'une structure de type semi-conducteur-sur-isolant
US9136113B2 (en) 2009-01-22 2015-09-15 Soitec Process to dissolve the oxide layer in the peripheral ring of a structure of semiconductor-on-insulator type
WO2010106101A1 (fr) 2009-03-18 2010-09-23 S.O.I.Tec Silicon On Insulator Technologies Procédé de finition pour substrat de type « silicium-sur-isolant » (soi)
US8389412B2 (en) 2009-03-18 2013-03-05 Soitec Finishing method for a silicon on insulator substrate
WO2010122023A2 (fr) 2009-04-21 2010-10-28 S.O.I.Tec Silicon On Insulator Technologies Procédé d'amincissement d'un substrat silicium sur isolant
WO2014154978A1 (fr) 2013-03-29 2014-10-02 Soitec Procede de fabrication d'une structure composite
US9799549B2 (en) 2013-03-29 2017-10-24 Soitec Process for manufacturing a composite structure

Also Published As

Publication number Publication date
US6939783B2 (en) 2005-09-06
KR100806981B1 (ko) 2008-02-25
JP2006519504A (ja) 2006-08-24
WO2004079801A1 (fr) 2004-09-16
EP1599896B1 (fr) 2012-11-14
US7190029B2 (en) 2007-03-13
EP1599896A1 (fr) 2005-11-30
WO2004079801A8 (fr) 2005-04-07
CN100490070C (zh) 2009-05-20
FR2852143B1 (fr) 2005-10-14
KR20050109521A (ko) 2005-11-21
CN1757097A (zh) 2006-04-05
US20040197963A1 (en) 2004-10-07
JP4855245B2 (ja) 2012-01-18
TWI297176B (en) 2008-05-21
US20050230754A1 (en) 2005-10-20
TW200501236A (en) 2005-01-01

Similar Documents

Publication Publication Date Title
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
EP0986826B1 (fr) Procede de traitement thermique de substrats semi-conducteurs
EP1811561A1 (fr) Procédé de fabrication d'un substrat composite
EP2259302B1 (fr) Procédé d'obtention d'une couche mince de qualité accrue par co-implantation et recuit thermique.
FR2867310A1 (fr) Technique d'amelioration de la qualite d'une couche mince prelevee
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
WO2003032384A1 (fr) Procede de fabrication de couches minces contenant des microcomposants
FR2941324A1 (fr) Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2881573A1 (fr) Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
FR2888400A1 (fr) Procede de prelevement de couche
FR2938119A1 (fr) Procede de detachement de couches semi-conductrices a basse temperature
FR2852143A1 (fr) Procede de traitement preventif de la couronne d'une tranche multicouche
EP2822028B1 (fr) Procédé d'activation électrique d'espèces dopantes dans un film de GaN
EP2468931A1 (fr) Procédé de clivage d'un substrat
EP2302671A1 (fr) Procédé de collage et de transfert d'une couche
FR2936356A1 (fr) Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2942568A1 (fr) Procede de fabrication de composants.
FR2860340A1 (fr) Collage indirect avec disparition de la couche de collage
EP2023380A1 (fr) Procédé et installation pour la fracture d'un substrat composite selon un plan de fragilisation
FR2987166A1 (fr) Procede de transfert d'une couche
WO2023144495A1 (fr) Procede de fabrication d'une structure de type double semi-conducteur sur isolant
EP3753047B1 (fr) Structure démontable et procédé de démontage utilisant ladite structure
EP1644969B1 (fr) Procede d'implantation au travers d'une surface irreguliere
EP1818976A1 (fr) Procédé de transfert d'une couche mince formée dans un substrat présentant des amas de lacunes
FR2914494A1 (fr) Procede de report d'une couche mince de materiau

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20