FR3057705A1 - Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant - Google Patents

Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant Download PDF

Info

Publication number
FR3057705A1
FR3057705A1 FR1659917A FR1659917A FR3057705A1 FR 3057705 A1 FR3057705 A1 FR 3057705A1 FR 1659917 A FR1659917 A FR 1659917A FR 1659917 A FR1659917 A FR 1659917A FR 3057705 A1 FR3057705 A1 FR 3057705A1
Authority
FR
France
Prior art keywords
layer
silicon
oxygen scavenging
oxygen
box
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1659917A
Other languages
English (en)
Other versions
FR3057705B1 (fr
Inventor
Frederic Allibert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1659917A priority Critical patent/FR3057705B1/fr
Priority to TW106133228A priority patent/TWI641040B/zh
Priority to KR1020197011145A priority patent/KR102217707B1/ko
Priority to CN201780063006.5A priority patent/CN109844911B/zh
Priority to SG11201903019XA priority patent/SG11201903019XA/en
Priority to DE112017005180.0T priority patent/DE112017005180T5/de
Priority to JP2019518498A priority patent/JP6801154B2/ja
Priority to PCT/EP2017/074823 priority patent/WO2018069067A1/fr
Priority to US16/342,133 priority patent/US10847370B2/en
Publication of FR3057705A1 publication Critical patent/FR3057705A1/fr
Application granted granted Critical
Publication of FR3057705B1 publication Critical patent/FR3057705B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

La présente invention porte sur un procédé de dissolution d'un oxyde enterré dans une plaquette de silicium sur isolant, comprenant la fourniture d'une plaquette de silicium sur isolant (100, 300, 400, 500) ayant une couche de silicium (101, 301, 401, 501) fixée à un substrat de support (103, 303, 403, 503) par l'intermédiaire d'une couche d'oxyde enterrée (102, 302, 402, 502), et le recuit de ladite plaquette de silicium sur isolant (100, 300, 400, 500) pour dissoudre au moins partiellement la couche d'oxyde enterrée (102, 302, 402, 502). Le procédé inventif comprend en outre une étape de prévoir une couche de piégeage d'oxygène (104, 304, 404, 504) sur ou au-dessus de la couche de silicium (101, 301, 401, 501) avant l'étape de recuit.

Description

057 705
59917 ® RÉPUBLIQUE FRANÇAISE
INSTITUT NATIONAL DE LA PROPRIÉTÉ INDUSTRIELLE © N° de publication :
(à n’utiliser que pour les commandes de reproduction)
©) N° d’enregistrement national
COURBEVOIE ©IntCI8: H 01 L 21/477 (2017.01)
DEMANDE DE BREVET D'INVENTION
A1
©) Date de dépôt : 13.10.16. ©) Priorité : ©) Demandeur(s) : SOITEC— FR.
@ Inventeur(s) : ALLIBERT FREDERIC.
©) Date de mise à la disposition du public de la demande : 20.04.18 Bulletin 18/16.
©) Liste des documents cités dans le rapport de recherche préliminaire : Se reporter à la fin du présent fascicule
(© Références à d’autres documents nationaux apparentés : ©) Titulaire(s) : SOITEC.
©) Demande(s) d’extension : © Mandataire(s) : NEUBECK WOLFGANG.
PROCEDE DE DISSOLUTION D'UN OXYDE ENTERRE DANS UNE PLAQUETTE DE SILICIUM SUR ISOLANT.
FR 3 057 705 - A1 (hç) La présente invention porte sur un procédé de dissolution d'un oxyde enterré dans une plaquette de silicium sur isolant, comprenant la fourniture d'une plaquette de silicium sur isolant (100, 300, 400, 500) ayant une couche de silicium (101, 301, 401, 501) fixée à un substrat de support (103, 303, 403, 503) par l'intermédiaire d'une couche d'oxyde enterrée (102, 302, 402, 502), et le recuit de ladite plaquette de silicium sur isolant (100, 300, 400, 500) pour dissoudre au moins partiellement la couche d'oxyde enterrée (102, 302, 402, 502). Le procédé inventif comprend en outre une étape de prévoir une couche de piégeage d'oxygène (104, 304, 404,504) sur ou au-dessus de la couche de silicium (101,301,401,501 ) avant l'étape de recuit.
j- hsi J- ^BOX
PROCÉDÉ DE DISSOLUTION D’UN OXYDE ENTERRÉ DANS UNE PLAQUETTE DE SILICIUM SUR ISOLANT
La présente invention porte sur un procédé de dissolution d’oxyde enterré par recuit d'une plaquette de silicium sur isolant (soit SOI).
Afin d’apporter plusieurs améliorations aux plaquettes de silicium sur isolant (soit SOI, de l’anglais « silicon-on-insulator ») avec une couche d’oxyde enterrée (soit BOX, de l’anglais « buried oxide ») ultra fine, c’est-à-dire une couche de BOX ayant une épaisseur d’environ 50 nm ou moins, en particulier pour permettre une liaison en utilisant un oxyde plus épais que la cible finale (pour la réduction de défauts), et pour améliorer la fiabilité électrique du BOX, il est connu de soumettre des plaquettes de SOI à une étape de recuit de dissolution de BOX.
Typiquement, il est connu que la présence d’oxygène au-dessus d’un certain seuil dans l’atmosphère ambiante empêche le processus de dissolution d’avoir lieu. Par conséquent, dans les procédés connus de dissolution de BOX, il est nécessaire d’utiliser un four étanche à l’oxygène pour assurer une faible pression partielle d’oxygène dans l’atmosphère ambiante de recuit.
En outre, si la plaquette de SOI a une couche de silicium mince, par exemple une couche de silicium ayant une épaisseur d’environ 150 nm ou moins, pendant le recuit à haute température, le phénomène dit de démouillage ou de formation de gouttelettes de silicium est connu pour avoir lieu, moyennant quoi la plaquette devient inutilisable. En conséquence, dans les procédés connus de dissolution de BOX, il est nécessaire de prévoir une plaquette de SOI ayant une couche de silicium épaisse, typiquement avec une épaisseur d’environ 200 nm, sur le dessus de la couche de BOX.
De plus, les procédés connus de dissolution de BOX sont limités par la diffusion d’oxygène à travers la couche de siliGium à partir de la couche de BOX, et par l’élimination du SiO du voisinage de la surface de la plaquette de SOI, qui sont connus pour résulter en une non-uniformité des épaisseurs de la couche finale. En particulier, comme le divulgue le document WO 2014/155166 A1, dans des procédés connus de dissolution de BOX, la teneur en oxygène résiduel doit être inférieure à 10 ppm. En outre, des températures élevées (typiquement de 1150 °C à 1200 °C) sont nécessaires pour les procédés connus de dissolution de BOX. À cet égard, des conceptions spécifiques du four en ce qui concerne l’uniformité de la température ou l’adaptation du débit de gaz sont connues pour procurer des solutions partielles, mais cela signifie que la cinétique des procédés connus de dissolution de BOX dépend de conceptions de four spécifiques. En d’autres termes, les fours standards, qui ne sont pas étanches à l’oxygène, ne peuvent pas être utilisés avec les procédés connus de dissolution de BOX.
En outre, la réaction de dissolution de BOX est généralement connue pour être purement régulée dans le temps, et la vitesse de la réaction est connue pour être dépendante de la température. En conséquence, l’épaisseur finale dissoute dépend de la température locale, ce qui est connu pour entraîner des non-uniformités supplémentaires.
Dans la technologie intégrée à semi-conducteur métal-oxyde (soit CMOS, de l’anglais « complementary metal-oxide-semiconductor »), des matériaux à permittivité élevée ou à constante diélectrique élevée (soit « high-k ») sont typiquement utilisés pour le diélectrique de grille d’oxyde afin d’éviter les courants de fuite. Le piégeage de couche interfaciale, c’est-à-dire le dépôt d’une couche de piégeage d’oxygène directement sur le diélectrique de la grille d’oxyde, est une alternative connue à l’utilisation d’oxydes à constante k encore plus élevée (« Ultimate Scaling of High-k Gâte Dielectrics: Higher-k or Interfacial Layer Scavenging » par T. Ando ; Materials, 2012, Vol. 5, p. 478 - 500).
Un exemple de piégeage de couche interfaciale peut être trouvé dans le document US 2010/0244206 A1, qui divulgue un procédé de formation d’un transistor à grille métallique à constante k élevée (soit MOSFET, de l’anglais « metal-oxide-semiconductor field-effect transistor ») ayant une nitruration d’interface pour moduler la tension de seuil et améliorer le courant d’attaque. Ce document divulgue une structure de grille diélectrique à constante k élevée comprenant un substrat, une couche interfaciale nitrurée sur le substrat, une couche diélectrique à constante k élevée sur la couche interfaciale nitrurée, et une couche de piégeage d'oxygène sur la couche diélectrique à constante k élevée. Dans le procédé qui y est divulgué, un recuit est effectué après le dépôt de la couche de piégeage d’oxygène sur la couche diélectrique à constante k élevée.
Compte tenu des problèmes susmentionnés, un objectif de la présente invention est de fournir un procédé amélioré de dissolution de BOX, permettant en particulier d’effectuer l'étape de recuit de dissolution de BOX également lorsque la plaquette de SOI a une couche de silicium mince, c’est-à-dire lorsque la couche de silicium de la plaquette de SOI a une épaisseur en-dessous de 150 nm voire moins, et éventuellement sans la nécessité d’un four étanche à l’oxygène ou d’un four à haute température spécialement conçu.
Cet objectif est atteint avec un procédé de dissolution d’un oxyde enterré dans une plaquette de silicium sur isolant, comprenant une étape de prévoir une plaquette de silicium sur isolant ayant une couche de silicium fixée à un substrat de support par l’intermédiaire d’une couche d’oxyde enterrée, et une étape ultérieure de recuit de ladite plaquette de silicium sur isolant pour dissoudre au moins partiellement la couche d'oxyde enterrée. Selon la présente invention, le procédé comprend en outre une étape de prévoir une couche de piégeage d'oxygène sur ou au-dessus de la couche de silicium avant l'étape de recuit.
En conséquence, la méthode selon l’invention proposée est fondée sur le dépôt d’une couche de piégeage d’oxygène sur le dessus de la couche de silicium d’une plaquette de SOI avant le recuit de dissolution de BOX. Comme mentionné ci-dessus, le piégeage de couche interfaciale est connu en relation avec la technologie de semiconducteur métal-oxyde afin d’empêcher des courants de fuite dans des diélectriques de grille d’oxyde à constante k élevée. Plus spécifiquement, il est seulement connu de déposer les couches de piégeage d’oxygène directement sur une couche d’oxyde telle que la couche de diélectrique de grille d’oxyde à constante k élevée d’un transistor à semi-conducteur métal-oxyde. En d’autres termes, les couches de piégeage d’oxygène ne sont connues que pour cibler des oxydes de grille et ne sont pas connues en combinaison avec des procédés de dissolution de BOX. De façon surprenante, il s’est avéré que l’utilisation d’une couche de piégeage d’oxygène avec une plaquette de SOI, en particulier sur ou au-dessus de la couche de silicium de la plaquette de SOI, fournit plusieurs avantages bénéfiques par rapport aux procédés connus de dissolution de BOX :
Le procédé de dissolution de BOX selon la présente invention peut être appliqué à des plaquettes de SOI comprenant une couche de silicium d’une épaisseur désirée quelconque. En particulier, la présente invention peut être appliquée avantageusement à des plaquettes de SOI ayant une couche de silicium mince, c'est-à-dire une couche de silicium avec une épaisseur d’environ 150 nm ou moins, en particulier d’environ 50 nm ou moins, plus particulièrement d’environ 25 nm ou moins, ou plus particulièrement y compris aussi mince qu'environ 10 nm, parce que la couche de piégeage d’oxygène de recouvrement va empêcher le phénomène de démouillage ou de formation de gouttelettes d’avoir lieu. Par conséquent, le procédé de dissolution de BOX selon l’invention peut même être utilisé sur des matériaux qui ne peuvent pas être obtenus en couches épaisses, tels que le silicium contraint.
En outre, comme le procédé de dissolution est limité par la diffusion, à la même température, le procédé de dissolution de BOX selon l’invention peut être réalisé jusqu’à 20 fois plus vite sur une plaquette de SOI ayant une couche de silicium aussi mince que 10 nm que sur une plaquette de SOI ayant une couche de silicium standard de 200 nm d’épaisseur.
De plus, le procédé de dissolution de BOX selon l’invention peut également être réalisé à des températures plus basses que les procédés connus de dissolution de BOX, ce qui conduit à une simplification significative du procédé de dissolution par rapport aux procédés connus. En particulier, le procédé de dissolution de BOX selon l'invention permet d’utiliser des conceptions de four plus simples et ne nécessite pas un four à haute température. D’autres caractéristiques avantageuses du procédé de dissolution de BOX selon l’invention comprennent une sensibilité moindre à la génération de lignes de glissement et des durées de montée / décroissance de la température plus courtes.
En outre, le procédé de dissolution de BOX selon l'invention peut être limité en contrôlant la quantité d’élément piégeur d’oxygène dans la couche de piégeage d’oxygène. Par exemple, dans certains modes de réalisation du procédé de dissolution de BOX selon l’invention, la couche de piégeage d’oxygène peut avoir une épaisseur adaptée pour dissoudre au moins une épaisseur prédéterminée de la couche d’oxyde enterrée à dissoudre. Dans d’autres modes de réalisation préférés, la couche de piégeage d’oxygène peut comprendre du HfO2 sous-stœchiométrique, c’est-à-dire du HfOx avec x < 2, avec une quantité prédéterminée de Hf en excès par rapport à la stœchiométrie de HfO2. En fonction de l’application souhaitée, la couche de piégeage d’oxygène peut être choisie parmi au moins l’un parmi : un métal lanthanide, un métal des terres rares, un nitrure de titane (TiN) à teneur élevée en titane, des éléments du groupe 2, et des éléments du groupe 3.
Dans tous les cas, en contrôlant la quantité d’élément piégeur d’oxygène, le procédé de dissolution de BOX selon l’invention devient avantageusement auto-limité, c’est-à-dire que lorsque la quantité correspondante d’oxyde est dissoute, la réaction s’arrête. L’uniformité de l’épaisseur dépend alors du contrôle du dépôt de la couche de piégeage d'oxygène et est indépendante de faibles variations de la température, de la durée du recuit, ou du débit de gaz dans le four. De plus, ceci permet avantageusement de réaliser une adaptation sur mesure, plaquette par plaquette, de l’épaisseur du BOX. En d’autres termes, alors que l’épaisseur de dépôt peut être adaptée plaquette par plaquette, plusieurs plaquettes peuvent avantageusement subir le recuit de dissolution ensemble.
Dans certains modes de réalisation, le procédé de dissolution de BOX conformément à la présente invention ou l’une quelconque de ses variantes peut comprendre en outre, avant l'étape de recuit, une étape de prévoir une couche barrière de diffusion sur le dessus de la couche de piégeage d’oxygène et/ou entre la couche de piégeage d’oxygène et la couche de silicium. Ces variantes sont compatibles et présentent les avantages suivants :
Lorsque la couche de barrière de diffusion est prévue sur le dessus de la couche de piégeage d’oxygène, en particulier directement sur le dessus de ladite couche de piégeage d’oxygène, la couche barrière de diffusion peut être une couche barrière de diffusion d’oxygène. Cette couche barrière d’oxygène peut être, en particulier mais de manière non-restrictive, une couche d’un nitrure de silicium. Par conséquent, cette couche de recouvrement supplémentaire peut avantageusement empêcher la diffusion d’oxygène du milieu ambiant vers la couche de piégeage d’oxygène, moyennant quoi il devient possible d’utiliser un four qui n’est pas étanche à l’oxygène.
Lorsque la couche barrière de diffusion est prévue entre la couche de piégeage d’oxygène et la couche de silicium, la couche barrière de diffusion peut être choisie de manière à empêcher la diffusion de l’élément piégeur d’oxygène dans la couche de silicium. Cette couche barrière de diffusion peut être, en particulier mais de manière nonrestrictive, une couche de HfO2 stoechiométrique dans le cas où La ou Hf est utilisé en tant qu’élément piégeur d’oxygène. Avantageusement, cette couche supplémentaire peut améliorer le contrôle du processus de dissolution, et/ou empêcher la diffusion de l’élément piégeur d’oxygène dans la couche de silicium de la plaquette de SOI. Elle peut également être utilisée pour simplifier le processus de dépôt.
Un autre avantage du procédé de dissolution de BOX selon l’invention est qu’un milieu ambiant à teneur en oxygène contrôlée n’est plus strictement nécessaire. En effet, un four standard, ou en tout cas un four qui n'est pas étanche à l’oxygène, peut être utilisé en particulier en combinaison avec une couche de piégeage d’oxygène très épaisse, de telle sorte que l’oxygène puisse encore être piégé à partir de la couche de BOX tout en étant absorbé en même temps à partir du milieu ambiant. En alternative, ou en complément, ceci est également possible en combinaison avec une couche supplémentaire optionnelle sur le dessus de la couche de piégeage d’oxygène, agissant en tant que barrière de diffusion pour l’oxygène du milieu ambiant, auquel cas la réaction peut être auto-limitée, comme expliqué ci-dessus.
Enfin, dans le procédé de dissolution de BOX selon l’invention, l’étape de prévoir la plaquette de silicium sur isolant peut comprendre le transfert de la couche de silicium sur le substrat de support en utilisant une technique de transfert de couche par implantation ionique. Par conséquent, la technologie Smart Cut (marque déposée) peut être utilisée, avec tous les avantages sous-jacents, y compris le recyclage possible de matériau à partir d’une plaquette de silicium donneuse et/ou à partir d’un substrat de support donneur.
L’invention et ses variantes seront décrites plus en détail ci-après, sur la base de modes de réalisation avantageux décrits en référence aux figures d’accompagnement, dans lesquelles :
la FIG. 1 illustre schématiquement une plaquette de silicium sur isolant avec une couche de piégeage d’oxygène, dans un premier exemple d’un mode de réalisation de la présente invention ;
la FIG. 2 est une courbe représentant des durées de dissolution limitées par la diffusion exemplaires obtenues en utilisant le procédé selon l’invention pour un film de SOI mince en fonction de la température de recuit, en comparaison avec un procédé standard utilisant un film de SOI épais ;
la FIG. 3 illustre schématiquement une plaquette de silicium sur isolant avec une couche de piégeage d’oxygène, dans un deuxième exemple d’un mode de réalisation de la présente invention ;
ia FIG. 4 illustre schématiquement une plaquette de silicium sur isolant avec une couche de piégeage d’oxygène et une couche barrière de diffusion d’oxygène optionnelle, dans un troisième mode de réalisation de la présente invention ;
la FIG. 5 illustre schématiquement une plaquette de silicium sur isolant avec une couche de piégeage d’oxygène et une couche barrière optionnelle pour empêcher la diffusion de l’élément piégeur, dans un quatrième mode de réalisation de la présente invention ; et la FIG. 6 illustre schématiquement une plaquette de silicium sur isolant typique utilisée dans un procédé connu de dissolution d’oxyde enterré.
Des signes de référence similaires peuvent être utilisés pour désigner les mêmes caractéristiques, ou des caractéristiques analogues ou équivalentes, tout au long des modes de réalisation et des exemples détaillés ci-après et illustrés dans les figures d’accompagnement. En outre, la description détaillée de caractéristiques déjà décrites dans des modes de réalisation précédents peut être omise dans des modes de réalisation ultérieurs par souci de concision. Sauf mention explicite, les figures d’accompagnement ne sont pas censées être représentatives de quelconques dimensions ou proportions.
La FIG. 6, représentant schématiquement un exemple de l’art antérieur connu, sera d’abord décrite ci-après. Dans un procédé standard de dissolution d’oxyde enterré (soit BOX), une plaquette de silicium sur isolant (soit SOI) 600 est prévue, comme illustré à la FIG. 6. Typiquement, la plaquette de SOI 600 comprend une couche de silicium (soit Si) 601 épaisse fixée à un substrat de support 603 par l’intermédiaire d'une couche d’oxyde enterrée (BOX) 602. Comme indiqué ci-dessus, afin de permettre une liaison en utilisant un oxyde plus épais que la cible finale pour la réduction de défauts et/ou l’amélioration de la fiabilité électrique de l’oxyde enterré, la plaquette de SOI 600 subit un recuit standard de dissolution de BOX.
Comme également indiqué ci-dessus, dans les procédés standards, le recuit de dissolution de BOX nécessite à la fois un milieu ambiant à teneur en oxygène contrôlée, c'est-à-dire un four étanche à l’oxygène, et des températures élevées, en particulier dans une plage à partir d’environ 900 °C et jusqu’à environ 1200 °C ou plus. En outre, afin d’éviter le phénomène de démouillage ou de formation de gouttelettes, dans des procédés standards, la couche de silicium 601 doit être suffisamment épaisse. Par conséquent, dans les procédés standards, la couche de silicium 601 doit avoir typiquement une épaisseur hSi d’environ 200 nm. La couche de BOX 602 a quant à elle typiquement une épaisseur hBox d’environ 50 nm ou moins. En outre, la cinétique des procédés standards de dissolution de BOX est définie par la température et la pression partielle de l’oxygène à proximité de la surface de la plaquette, et dépend de la conception du four.
Des exemples de modes de réalisation de l'invention vont maintenant être décrits, en particulier en référence aux FIG. 1 à 5.
δ
Un premier exemple de mode de réalisation de l’invention sera décrit en référence à la FIG. 1. Conformément à la présente invention, dans une première étape, une plaquette de SOI 100 est prévue. La plaquette de SOI 100 comprend une couche de silicium 101 fixée à un substrat de support 103 par l’intermédiaire d’une couche de BOX 102. Dans une étape ultérieure, cette plaquette de SOI 100 va subir un recuit de dissolution de BOX. De manière non-restrictive, dans le premier mode de réalisation, l’étape de prévoir la plaquette de SO1100 peut être réalisée, par exemple, en utilisant une technologie de transfert de couche. En particulier, une technique de transfert de couche par implantation ionique telle que la technologie Smart Cut (marque déposée) peut être utilisée, avec tous les avantages sous-jacents, y compris le recyclage possible de matériau à partir d’une plaquette de silicium donneuse utilisée pour prévoir la couche de silicium 101 transférée et/ou le recyclage d’un substrat de support donneur utilisé pour le substrat de support 103.
En outre, conformément à la présente invention, avant le recuit de dissolution de BOX, la couche de silicium 101 supérieure de la plaquette de SOI 100 est recouverte en déposant une couche de piégeage d’oxygène 104 sur celle-ci. Comme il sera expliqué ciaprès, plusieurs avantages résultent de cette étape supplémentaire par rapport aux procédés connus de dissolution de BOX.
En particulier, en faisant en sorte que la couche de silicium 101 soit recouverte par la couche de piégeage d’oxygène 104, il ne se produira pas de démouillage, de telle sorte qu'il est possible d'utiliser une couche de silicium 101 ayant une épaisseur hSi bien inférieure à celle de la couche de silicium 601 épaisse utilisée dans des procédés standards de dissolution de BOX. Par conséquent, dans le premier mode de réalisation, la couche de silicium 101 peut avoir une épaisseur hSi d’environ 150 nm ou moins, voire d’environ 50 nm ou moins, par exemple d’environ 25 nm ou moins, et même aussi mince qu’environ 10 nm.
En outre, l’invention permet d’effectuer la dissolution de BOX sur des films à contrainte en épaisseur. Par conséquent, dans une variante du premier mode de réalisation, la couche de silicium 101 de la plaquette de SOI 100 peut même être une couche de silicium contrainte.
D’autres avantages de l’invention vont maintenant être expliqués en référence à la FIG. 2, représentant des durées de dissolution limitées par la diffusion, en heures, mesurées en fonction de la température de recuit, en °C.
Une première courbe 201 représente le temps nécessaire pour dissoudre 10 nm d’oxyde dans la couche de BOX 602 de la plaquette de SOI 600 en utilisant un procédé standard de dissolution comme expliqué en référence à la FIG. 6, à savoir avec une couche de silicium 601 épaisse non recouverte ayant une épaisseur standard hSi d’environ 200 nm, et en utilisant un four étanche à l’oxygène à des températures élevées.
En revanche, une deuxième courbe 202 représente le temps nécessaire pour dissoudre 10 nm d'oxyde dans la couche de BOX 102 de la plaquette de SOI 100 en utilisant le procédé de dissolution de BOX selon l’invention comme expliqué en référence à la FIG. 1, à savoir avec une couche de silicium 101 mince recouverte par la couche de piégeage d’oxygène 104. Afin de souligner l’avantage particulier de l’invention, les mesures ont été effectuées pour une couche de silicium 101 mince d’épaisseur hSi d’environ 10 nm.
Comme il ressort de la FIG. 2, pour une température de recuit donnée, le procédé selon l’invention permet une diffusion environ 20 fois plus rapide que le procédé standard, et pour une durée de dissolution donnée, le procédé selon l’invention permet d’effectuer le recuit de dissolution à une température d’environ 100 °C plus froide que le procédé standard. En d’autres termes, le procédé selon l’invention est moins sensible à la génération de lignes de glissement que le procédé standard.
Dans des variantes avantageuses du premier mode de réalisation, et comme détaillé davantage dans les exemples ci-dessous, la couche de piégeage d’oxygène 104 peut contenir une quantité calculée d’élément piégeur. En d’autres termes, la couche de piégeage d’oxygène 104 peut être optimisée pour absorber une quantité contrôlée d’oxygène. Dans ce cas, le procédé de dissolution de BOX selon l’invention est autolimité, étant donné que la dissolution va s’arrêter lorsque la couche de piégeage d’oxygène 104 est saturée. Dans l’exemple illustré à la FIG. 2, comme représenté par la deuxième courbe 202, la dissolution s’arrête après avoir dissout 10 nm d’oxyde.
L’auto-limitation procure l’avantage supplémentaire que l’uniformité finale de la plaquette de SOI 100 est contrôlée par la technique de dépôt utilisée pour le dépôt de la couche de piégeage d’oxygène 104 et n’est pas sensible à la température ou à des variations de débit de gaz dans le four.
En outre, la définition de quantités de dissolutions en choisissant la couche de piégeage d'oxygène 104 de manière appropriée permet une adaptation sur mesure, plaquette par plaquette, de l’épaisseur de la couche de BOX 102. Comme indiqué ci3057705 dessus, étant donné que la dissolution s’arrête après une quantité prédéfinie et contrôlée, cette variante du procédé selon l’invention permet même de mélanger différents produits dans la même fournée. En d’autres termes, dans une variante auto-limitée, plusieurs plaquettes de SOI 100 ayant toutes une épaisseur différente de leur couche de BOX 102 respective peuvent être traitées simultanément.
De manière non-restrictive, un premier exemple détaillé du procédé selon l'invention va maintenant être décrit dans le cadre du premier mode de réalisation et en référence aux FIG. 1 et 2. Dans cet exemple détaillé, la plaquette de SOI 100 de départ a une couche de silicium 101 avec une épaisseur hSi d’environ 10 nm, et une couche de BOX 102 avec une épaisseur hBox d’environ 35 nm de BOX sur un substrat de support 103 standard.
Une couche de piégeage d’oxygène 104 de HfO2 non-stœchiométrique, c’est-àdire de HfOx avec x < 2, ici ΗίΟ1ι5, est déposée sur la surface de la couche de silicium 101 jusqu’à une épaisseur hscav d’environ 17,5 nm. L’épaisseur hscav exacte de la couche de piégeage d’oxygène 104 peut dépendre de la technique de dépôt choisie. Toute technique de dépôt standard peut être utilisée, à condition qu’elle puisse entraîner le dépôt d’environ 2,3 χ 1016 atomes-cm2 de Hf, en excès par rapport à la stœchiométrie de HfO2. Par exemple, l’équivalent d’environ 2,3 χ 1016 atomes-cm2 de Hf plus environ 6,9 x 1016 molécules-cm2 de HfO2 pourrait être déposé.
La plaquette de SOI 100 avec la couche de piégeage d’oxygène 104 est ensuite recuite dans une atmosphère exempte d’oxygène (four étanche à l’oxygène) pendant 3 h à 1050 °C, ou 50 min à 1100 °C, ou 15 min à 1150 °C. Le recuit peut alors être poursuivi à la même température pendant une autre période de temps, par exemple 30 minutes, pour s’assurer de la complétude de la dissolution.
Au cours de ce processus, environ 4,6 x 1016 atomes-cm2 d’oxygène vont diffuser à partir de la couche de BOX 102 vers la couche de piégeage d’oxygène 104 de HfOx jusqu’à ce que la couche de piégeage d’oxygène 104 devienne une couche de HfO2, arrêtant ainsi le processus de dissolution. Le processus de dissolution aura consommé 10 nm de l’épaisseur initiale hBox d’environ 35 nm de la couche de BOX 102 initiale.
Après le recuit, la couche de HfO2 supérieure résultante, c'est-à-dire la couche de piégeage d’oxygène 104 modifiée par le recuit, peut optionnellement être éliminée de la plaquette de SOI 100 recuite résultante, et la surface exposée de la couche de silicium 101 recuite post-dissolution peut alors être nettoyée. La plaquette de SOI 100 post3057705 traitement aura une couche de silicium 101 post-traitement avec une épaisseur hSi posttraitement d'environ 14 nm et une couche de BOX 102 post-traitement avec une épaisseur hBox post-traitement d’environ 25 nm.
Les avantages décrits ci-dessus en relation au premier mode de réalisation et en référence aux FIG. 1 et 2 sont également applicables aux modes de réalisation décrits ciaprès en référence aux FIG. 3 à 5, qui partagent la plupart sinon toutes les caractéristiques du premier mode de réalisation. Par conséquent, la description suivante se concentrera sur les aspects qui diffèrent de ceux décrits ci-dessus. Comme il deviendra évident, des variantes de la présente invention peuvent fournir d’autres avantages, qui seront décrits ci-après, tels que la possibilité d'utiliser un four standard.
Un deuxième exemple de mode réalisation de l'invention sera décrit en référence à la FIG. 3. Comme dans le premier mode de réalisation, dans une première étape, une plaquette de SOI 300 est prévue. La plaquette de SOI 300 comprend également une couche de silicium 301 fixée à un substrat de support 303 par l’intermédiaire d’une couche de BOX 202. Dans une étape ultérieure, cette plaquette de SOI 300 va subir un recuit de dissolution de BOX.
Dans le deuxième mode de réalisation, avant le recuit de dissolution de BOX, la couche de silicium 301 supérieure de la plaquette de SOI 300 est également recouverte en déposant une couche de piégeage d’oxygène304 sur celle-ci. Cependant, alors que la couche de silicium 301 et la couche de BOX 302 peuvent avoir une épaisseur respective dans la même plage que celle décrite dans le premier mode de réalisation, contrairement au premier mode de réalisation et en particulier au premier exemple détaillé, la couche de piégeage d’oxygène 304 du deuxième mode de réalisation est plus épaisse que la couche de piégeage d’oxygène 104 du premier mode de réalisation. En particulier, la couche de piégeage d’oxygène 304 peut avoir une épaisseur hscav d’au moins environ 200 nm.
Bien que cette couche de piégeage d’oxygène 304 plus épaisse permette encore le piégeage de l'oxygène à partir de la couche de BOX 302 comme décrit dans le premier mode de réalisation, dans le deuxième mode de réalisation, l'épaisseur hscav est suffisamment élevée pour que la couche de piégeage d’oxygène 304 absorbe même de l'oxygène du milieu ambiant. En d’autres termes, dans le deuxième mode de réalisation, de l'oxygène résiduel peut être présent dans le milieu ambiant, à condition de ne pas être en compétition avec le procédé de dissolution.
En conséquence, dans le deuxième mode de réalisation, il n’est pas nécessaire d’avoir un milieu ambiant à teneur en oxygène contrôlée et, par conséquent, d’utiliser un four étanche à l’oxygène. En combinaison avec les températures de recuit inférieures avantageuses pouvant être atteintes avec la présente invention, comme expliqué en référence à la FIG. 2, Je deuxième mode de réalisation permet donc d’utiliser un four standard.
Un troisième exemple de mode de réalisation de l’invention va maintenant être décrit en référence à la FIG. 4, qui illustre une autre variante avantageuse qui permet également d’utiliser un four standard. Comme dans les modes de réalisation précédents, dans une première étape, une plaquette de SOI 400 est prévue. La plaquette de SOI 400 comprend également une couche de silicium 401 fixée à un substrat de support 403 par l’intermédiaire d’une couche de BOX 402. Dans une étape ultérieure, cette plaquette de SOI 400 va subir un recuit de dissolution de BOX.
De même que dans les modes de réalisation précédents, dans le troisième mode de réalisation, avant le recuit de dissolution de BOX, la couche de silicium 401 supérieure de la plaquette de SOI 400 est également recouverte en déposant une couche de piégeage d’oxygène 404 sur celle-ci. Cependant, comme dans le premier mode de réalisation mais contrairement au deuxième mode de réalisation, la couche de piégeage d’oxygène 404 est adaptée sur mesure de préférence à une quantité spécifiquement désirée d’oxygène à éliminer de la couche de BOX 402, de telle sorte que la variante du troisième mode de réalisation peut être également auto-limitée dans le temps. En d’autres termes, la couche de piégeage d’oxygène 404 a une épaisseur hscav dans la même plage que la couche de piégeage d’oxygène 104 du premier mode de réalisation, bien en dessous de celle de la couche de piégeage d’oxygène 304 du deuxième mode de réalisation.
En outre, comme illustré à la FIG. 4, après avoir déposé la couche de piégeage d’oxygène 404 et encore avaht le recuit de dissolution de BOX, dans le troisième mode de réalisation, une couche barrière de diffusion d’oxygène 405 optionnelle est prévue sur le dessus de la couche de piégeage d'oxygène 404. En conséquence, de l’oxygène résiduel peut être présent dans le milieu ambiant mais ne sera pas piégé par la couche de piégeage d’oxygène 404.
En conséquence, avec la couche barrière de diffusion d’oxygène 405 optionnelle, dans le troisième mode de réalisation, il y a encore moins besoin d’un milieu ambiant à teneur d'oxygène contrôlée que dans le deuxième mode de réalisation. Par conséquent, également en combinaison avec les températures de recuit inférieures avantageuses pouvant être atteintes avec la présente invention, comme expliqué en référence à la FIG. 2, le troisième mode de réalisation permet avantageusement également d’utiliser un four standard.
De manière non-restrictive, un deuxième exemple détaillé du procédé selon l’invention va maintenant être décrit dans le cadre du troisième mode de réalisation et en référence à la FIG. 4. Dans cet exemple détaillé, la plaquette de SOI 400 de départ a une couche de silicium 401 avec une épaisseur hSi d’environ 10 nm, et une couche de BOX 402 d’une épaisseur hBox d’environ 35 nm de BOX sur un substrat de support standard 403.
Comme dans le premier exemple détaillé, une couche de piégeage d’oxygène 404 de HfOi,5 est déposée sur la surface de la couche de silicium 401 jusqu'à une épaisseur hscav d’environ 17,5 nm. Comme expliqué ci-dessus, l'épaisseur hscav exacte de la couche de piégeage d’oxygène 404 peut également dépendre de la technique de dépôt choisie. Toute technique de dépôt standard peut être utilisée, à condition qu'elle puisse entraîner le dépôt d’environ 2,3 χ 1016 atomescm2 de Hf, en excès par rapport à la stœchiométrie de HfO2. Par exemple, l’équivalent d'environ 2,3 χ 1016 atomes-cm2 de Hf plus environ 6,9 x 1016 molécules-cm2 de HfO2 pourrait être déposé.
Selon la variante décrite dans le troisième mode de réalisation, une couche optionnelle de Si3N4 peut être déposée sur le dessus de la plaquette de SOI 400, en particulier sur la couche de piégeage d’oxygène 404, jusqu'à une épaisseur d’environ 50 nm. Cette couche de Si3N4 forme la couche barrière de diffusion d’oxygène 405 du troisième mode de réalisation.
La plaquette de SOI 400 avec la couche de piégeage d'oxygène 404 de HfO15 et, sur le dessus de celle-ci, la couche barrière de diffusion d’oxygène 405 de Si3N4 est ensuite recuite dans un four standard pendant 3 h à 1050 °C, ou 50 min à 1100 °C , ou 15 min à 1150 °C. Dans ce cas, le recuit peut être ensuite poursuivi à la même température pendant une autre période de temps, par exemple 15 min.
Comme dans le premier exemple détaillé, au cours de ce processus, environ 4,6 χ 1016 atomes cm2 d’oxygène vont diffuser à partir de la couche de BOX 402 vers la couche de piégeage d’oxygène 404 de HfOx jusqu’à ce que la couche de piégeage d’oxygène 404 devienne une couche de HfO2, arrêtant ainsi le processus de dissolution. Aucun oxygène résiduel présent dans le four standard ne sera piégé par la couche de piégeage d’oxygène 404 en raison de la présence de la couche barrière de diffusion d’oxygène 405 de Si3N4. Le processus de dissolution aura consommé 10 nm de l’épaisseur initiale hBox d’environ 35 nm de la couche de BOX 402 initiale.
Après le recuit, les couches de Si3N4 et de HfO2 supérieures résultantes, c’est-àdire la couche barrière de diffusion d’oxygène 405 et la couche de piégeage d’oxygène 404 modifiées par le recuit, peuvent optionnellement être éliminées de la plaquette de SOI 400 recuite résultante, et la surface exposée de la couche de silicium 401 recuite postdissolution peut alors être nettoyée. La plaquette de SOI 400 post-traitement aura une couche de silicium 401 post-traitement avec une épaisseur hSj post-traitement d’environ 14 nm et une couche de BOX 402 post-traitement avec une épaisseur hBox posttraitement d’environ 25 nm.
Un quatrième exemple de mode de réalisation de l’invention sera décrit en référence à la FIG. 5. Comme dans les modes de réalisation précédents, dans une première étape, une plaquette de SOI 500 est prévue. La plaquette de SOI 500 comprend également une couche de silicium 501 fixée à un substrat de support 503 par l’intermédiaire d’une couche de BOX 502. Dans une étape ultérieure, cette plaquette de SOI 500 va subir un recuit de dissolution de BOX.
De même que dans les modes de réalisation précédents, dans le quatrième mode de réalisation, conformément à la présente invention, avant le recuit de dissolution de BOX, la couche de silicium 501 supérieure de la plaquette de SOI 500 est recouverte en déposant une couche de piégeage d’oxygène 504 sur celle-ci. Cependant, avant cette étape, et dans tous les cas avant le recuit de dissolution de BOX, le cinquième mode de réalisation comprend une étape supplémentaire de prévoir une couche barrière de diffusion 505 optionnelle sur le-dessus de la couche de silicium 501 et sur le dessus de laquelle la couche de piégeage d’oxygène 504 va être déposée plutôt que d’être déposée directement sur lacouche de silicium 501.
En choisissant le matériau de la couche barrière de diffusion 505 optionnelle de manière appropriée, il reste possible de piéger l’oxygène à partir de la couche de BOX
502 sous-jacente, mais la diffusion de l’élément piégeur d’oxygène dans la couche de silicium 501 à partir de la couche de piégeage d’oxygène 504 peut être empêchée. Par exemple, lorsque la couche de piégeage d’oxygène 504 comprend un métal lanthanide, la couche barrière de diffusion 505 optionnelle peut être une couche de La, et lorsque la couche de piégeage d’oxygène 504 comprend du HfOx, comme dans certains des modes de réalisation précédents, là couche barrière de diffusion 505 optionnelle peut être une couche de Hf. Par conséquent, la couche barrière de diffusion 505 optionnelle peut améliorer le contrôle du processus de dissolution et peut être utilisée pour simplifier le dépôt de la couche de piégeage d'oxygène 504.
Dans des variantes du quatrième mode de réalisation, en fonction de l’épaisseur hScav de la couche de piégeage d’oxygène 504, il pourrait être préférable d’utiliser un four étanche à l’oxygène, comme dans le premier exemple détaillé lié au premier mode de réalisation ou à des variantes de celui-ci, ou bien il pourrait être possible d’utiliser un four standard, comme dans le deuxième mode de réalisation ou des variantes de celui-ci. Dans d’autres variantes du quatrième mode de réalisation, l’utilisation d’un four standard serait également possible si une couche barrière de diffusion d’oxygène optionnelle était prévue, comme la couche barrière de diffusion d’oxygène 405 du troisième mode de réalisation ou de variantes de celui-ci.
D’autres combinaisons des divers modes de réalisation décrits ci-dessus sont également possibles et forment des modes de réalisation et/ou des variantes supplémentaires du procédé de dissolution de BOX conformément à la présente invention.
En résumé, en ajoutant une couche de piégeage d’oxygène de recouvrement sur ou au-dessus de la couche de silicium d’une plaquette de SOI, la présente invention et ses nombreuses variantes fournissent un procédé de dissolution de BOX amélioré par rapport aux procédés connus de dissolution de BOX. En particulier, le procédé selon l’invention permet de réaliser la dissolution de BOX y compris pour des plaquettes de SOI ayant une couche de silicium mince, en particulier aussi mince qu’environ 10 nm. Des variantes avantageuses du procédé selon l’invention permettent même de réaliser la dissolution de BOX sans avoir besoin d’un milieu ambiant à teneur en oxygène contrôlée, en d’autres termes dans un four standard. Des variantes avantageuses fournissent même une dissolution auto-limitée, de telle sorte que des dissolutions de BOX simultanées peuvent être réalisées en parallèle dans le même four, pour une pluralité de plaquettes de SOI ayant des épaisseurs de couche différentes.

Claims (11)

  1. REVENDICATIONS
    1. Procédé de dissolution d’un oxyde enterré dans une plaquette de silicium sur isolant, comprenant :
    une étape de prévoir une plaquette de silicium sur isolant (100, 300, 400, 500) ayant une couche de silicium (101, 301, 401, 501) fixée à un substrat de support (103, 303, 403, 503) par l’intermédiaire d’une couche d’oxyde enterrée (102, 302, 402, 502) ; et une étape de recuit de ladite plaquette de silicium sur isolant (100, 300, 400, 500) pour dissoudre au moins partiellement la couche d’oxyde enterrée (102, 302, 402, 502);
    caractérisé en ce que le procédé comprend en outre une étape de prévoir une couche de piégeage d’oxygène (104, 304, 404, 504) sur ou au-dessus de la couche de silicium (101, 301, 401, 501 ) avant l’étape de recuit.
  2. 2. Procédé selon la revendication 1, dans lequel la couche de silicium (101, 301, 401, 501) a une épaisseur (hSi) d’environ 150 nm ou moins, en particulier d’environ 50 nm ou moins, plus particulièrement d’environ 25 nm ou moins, encore plus particulièrement d’environ 10 nm.
  3. 3. Procédé selon la revendication 1 ou 2, dans lequel la couche de silicium (101, 301, 401, 501) est une couche contrainte.
  4. 4. Procédé selon l’une quelconque des revendications 1 à 3, dans lequel la couche de piégeage d’oxygène (104, 304, 404, 504) a une épaisseur (hscav) adaptée pour dissoudre au moins une épaisseur prédéterminée de la couche d’oxyde enterrée (102, 302,402, 502) à dissoudre.
  5. 5. Procédé selon l’une quelconque des revendications précédentes, dans lequel la couche de piégeage d’oxygène (104, 304, 404, 504) comprend du HfO2 sousstœchiométrique, c’est-à-dire du HfOx avec x < 2, avec une quantité prédéterminée de Hf en excès par rapport à la stœchiométrie de HfO2.
  6. 6. Procédé selon l'une quelconque des revendications précédentes, dans lequel la couche de piégeage d’oxygène (104, 304, 404, 504) est en outre choisie parmi au moins l’un parmi : un métal lanthanide, un métal des terres rares, un nitrure de titane (TiN) à teneur élevée en titane, des éléments du groupe 2, et des éléments du groupe 3.
  7. 7. Procédé selon l’une quelconque des revendications précédentes, comprenant en outre, avant l’étape de recuit, une étape de prévoir une couche barrière de diffusion (405, 505) sur le dessus de la couche de piégeage d’oxygène (404) et/ou entre la couche de piégeage d’oxygène (504) et la couche de silicium (501).
  8. 8. Procédé selon la revendication 7, dans lequel, lorsque la couche barrière de diffusion (405) est prévue sur le dessus de la couche de piégeage d’oxygène (404), en particulier directement sur le dessus de ladite couche de piégeage d’oxygène, la couche barrière de diffusion (405) est une couche barrière de diffusion d’oxygène, en particulier une couche d’un nitrure de silicium.
  9. 9. Procédé selon la revendication 7 ou 8, dans lequel, lorsque la couche barrière de diffusion (505) est prévue entre la couche de piégeage d’oxygène (504) et la couche de silicium (501), la couche barrière de diffusion (505) est choisie de manière à empêcher la diffusion de l’élément piégeur d’oxygène dans la couche de silicium (501), et est en particulier une couche de HfO2 stoechiométrique.
  10. 10. Procédé selon l’une quelconque des revendications précédentes, dans lequel l’étape de recuit est effectuée dans un four standard, en particulier dans un four qui n’est pas étanche à l’oxygène.
  11. 11. Procédé selon l’une quelconque des revendications précédentes, dans lequel l’étape de prévoir la plaquette de silicium sur isolant (100, 300, 400, 500) comprend transférer la couche de silicium (101, 301, 401, 501) sur le substrat de support (103, 303, 403, 503) en utilisant une technique de transfert de couche par implantation ionique.
    1 /6
FR1659917A 2016-10-13 2016-10-13 Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant Active FR3057705B1 (fr)

Priority Applications (9)

Application Number Priority Date Filing Date Title
FR1659917A FR3057705B1 (fr) 2016-10-13 2016-10-13 Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
TW106133228A TWI641040B (zh) 2016-10-13 2017-09-27 用於溶解絕緣體上矽晶圓中埋置氧化物之方法
CN201780063006.5A CN109844911B (zh) 2016-10-13 2017-09-29 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法
SG11201903019XA SG11201903019XA (en) 2016-10-13 2017-09-29 Method for dissolving a buried oxide in a silicon-on-insulator wafer
KR1020197011145A KR102217707B1 (ko) 2016-10-13 2017-09-29 실리콘-온-절연체 웨이퍼 내의 매립 산화물을 용해시키기 위한 방법
DE112017005180.0T DE112017005180T5 (de) 2016-10-13 2017-09-29 Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer
JP2019518498A JP6801154B2 (ja) 2016-10-13 2017-09-29 シリコンオンインシュレータウェハの埋め込み酸化膜を溶解するための方法
PCT/EP2017/074823 WO2018069067A1 (fr) 2016-10-13 2017-09-29 Procédé de dissolution d'un oxyde enfoui dans une tranche de silicium sur isolant
US16/342,133 US10847370B2 (en) 2016-10-13 2017-09-29 Method for dissolving a buried oxide in a silicon-on-insulator wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1659917 2016-10-13
FR1659917A FR3057705B1 (fr) 2016-10-13 2016-10-13 Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant

Publications (2)

Publication Number Publication Date
FR3057705A1 true FR3057705A1 (fr) 2018-04-20
FR3057705B1 FR3057705B1 (fr) 2019-04-12

Family

ID=57583305

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1659917A Active FR3057705B1 (fr) 2016-10-13 2016-10-13 Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant

Country Status (9)

Country Link
US (1) US10847370B2 (fr)
JP (1) JP6801154B2 (fr)
KR (1) KR102217707B1 (fr)
CN (1) CN109844911B (fr)
DE (1) DE112017005180T5 (fr)
FR (1) FR3057705B1 (fr)
SG (1) SG11201903019XA (fr)
TW (1) TWI641040B (fr)
WO (1) WO2018069067A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018083961A1 (fr) * 2016-11-01 2018-05-11 信越化学工業株式会社 Procédé de transfert d'une couche de dispositif sur un substrat de transfert et substrat hautement conducteur de chaleur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180416A (ja) * 2005-12-28 2007-07-12 Siltronic Ag Ｓｏｉウェーハの製造方法
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
KR20150135368A (ko) * 2013-03-25 2015-12-02 소이텍 실리콘 이산화물 층 용해 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078116A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
US6664598B1 (en) * 2002-09-05 2003-12-16 International Business Machines Corporation Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US7867906B2 (en) * 2005-06-22 2011-01-11 Nec Corporation Semiconductor device and method for manufacturing same
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
US20100244206A1 (en) 2009-03-31 2010-09-30 International Business Machines Corporation Method and structure for threshold voltage control and drive current improvement for high-k metal gate transistors
EP2381470B1 (fr) * 2010-04-22 2012-08-22 Soitec Dispositif semi-conducteur comprenant un transistor à effet de champ dans une structure silicium sur isolant
US8796116B2 (en) * 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
JP2013157586A (ja) * 2012-01-27 2013-08-15 Mtec:Kk 化合物半導体
US8633118B2 (en) * 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
KR102336517B1 (ko) 2015-09-24 2021-12-07 에스케이텔레콤 주식회사 심볼 입력 방법 및 그 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180416A (ja) * 2005-12-28 2007-07-12 Siltronic Ag Ｓｏｉウェーハの製造方法
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
KR20150135368A (ko) * 2013-03-25 2015-12-02 소이텍 실리콘 이산화물 층 용해 방법

Also Published As

Publication number Publication date
DE112017005180T5 (de) 2019-07-04
CN109844911A (zh) 2019-06-04
TWI641040B (zh) 2018-11-11
KR20190047083A (ko) 2019-05-07
JP6801154B2 (ja) 2020-12-16
KR102217707B1 (ko) 2021-02-19
US20190259617A1 (en) 2019-08-22
SG11201903019XA (en) 2019-05-30
TW201814785A (zh) 2018-04-16
WO2018069067A1 (fr) 2018-04-19
CN109844911B (zh) 2023-03-24
JP2019535144A (ja) 2019-12-05
FR3057705B1 (fr) 2019-04-12
US10847370B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
EP1811560A1 (fr) Procédé de fabrication d&#39;un substrat composite à propriétés électriques améliorées
FR2899017A1 (fr) Procede de realisation d&#39;un transistor a canal comprenant du germanium
FR2892230A1 (fr) Traitement d&#39;une couche de germamium
WO2003005434A2 (fr) Procede de diminution de la rugosite de surface d&#39;une tranche semicondutrice
FR2941324A1 (fr) Procede de dissolution de la couche d&#39;oxyde dans la couronne d&#39;une structure de type semi-conducteur sur isolant.
FR2919427A1 (fr) Structure a reservoir de charges.
EP2822028A1 (fr) Procédé d&#39;activation électrique d&#39;espèces dopantes dans un film de GaN
WO2016005456A1 (fr) Encapsulation d&#39;un composant optoelectronique organique
FR2912258A1 (fr) &#34;procede de fabrication d&#39;un substrat du type silicium sur isolant&#34;
FR2938118A1 (fr) Procede de fabrication d&#39;un empilement de couches minces semi-conductrices
FR3057705A1 (fr) Procede de dissolution d&#39;un oxyde enterre dans une plaquette de silicium sur isolant
FR3051968A1 (fr) Procede de fabrication d&#39;un substrat semi-conducteur a haute resistivite
BE1019826A3 (fr) Substrat verrier transparent conducteur pour cellule photovoltaique.
WO2007003639A2 (fr) Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d&#39;obtention d&#39;une telle couche
FR3043699A1 (fr) Procede de formation d&#39;oxyde et/ou de nitrure d&#39;aluminium et dispositif pour la mise en oeuvre d&#39;un tel procede
EP1591558B1 (fr) Procédé de dépôt d&#39;une couche mince sur une couche oxydée d&#39;un substrat
FR2987682A1 (fr) Procede de test d&#39;une structure semi-conducteur sur isolant et application dudit test pour la fabrication d&#39;une telle structure
FR3029352A1 (fr) Procede d&#39;assemblage de deux substrats
FR3061988A1 (fr) Procede de lissage de surface d&#39;un substrat semiconducteur sur isolant
EP3817037A1 (fr) Procédé de transfert d&#39;une couche mince à l&#39;aide d&#39;un polymère précéramique chargé
FR2867607A1 (fr) Procede de fabrication d&#39;un substrat pour la microelectronique, l&#39;opto-electronique et l&#39;optique avec limitaton des lignes de glissement et substrat correspondant
EP3503173B1 (fr) Procede de transfert d&#39;une couche utile
FR2845202A1 (fr) Procede de recuit rapide de tranches de materiau semiconducteur.
EP4078658B1 (fr) Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l&#39;uniformite d&#39;epaisseur de ladite couche
WO2024115414A1 (fr) Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180420

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8