JP6801154B2 - シリコンオンインシュレータウェハの埋め込み酸化膜を溶解するための方法 - Google Patents

シリコンオンインシュレータウェハの埋め込み酸化膜を溶解するための方法 Download PDF

Info

Publication number
JP6801154B2
JP6801154B2 JP2019518498A JP2019518498A JP6801154B2 JP 6801154 B2 JP6801154 B2 JP 6801154B2 JP 2019518498 A JP2019518498 A JP 2019518498A JP 2019518498 A JP2019518498 A JP 2019518498A JP 6801154 B2 JP6801154 B2 JP 6801154B2
Authority
JP
Japan
Prior art keywords
layer
silicon
oxygen scavenging
oxygen
box
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019518498A
Other languages
English (en)
Other versions
JP2019535144A (ja
Inventor
フレデリック アリバート，
フレデリック アリバート，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2019535144A publication Critical patent/JP2019535144A/ja
Application granted granted Critical
Publication of JP6801154B2 publication Critical patent/JP6801154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、シリコンオンインシュレータ（ＳＯＩ）ウェハをアニールすることによる埋め込み酸化膜溶解方法に関する。
約５０ｎｍ以下の厚さを有するＢＯＸ層である極薄埋め込み酸化膜（ＢＯＸ）層を有するシリコンオンインシュレータ（ＳＯＩ）ウェハにいくつかの改善を行うために、特に、（欠陥低減のため）最終目標よりも厚い酸化膜を使用してボンディングを可能にするために及びＢＯＸの電気的信頼性を向上させるために、ＢＯＸ溶解アニールステップをＳＯＩウェハに受けさせることが知られている。
典型的には、周囲雰囲気中のあるのしきい値よりも高い酸素の存在が、溶解プロセスが行われることを妨げることが知られている。したがって、知られているＢＯＸ溶解方法では、アニールの周囲雰囲気中の低い酸素分圧を確実にするために酸素気密な炉を使用することが必要である。
加えて、ＳＯＩウェハが薄いシリコン層、例えば、約１５０ｎｍ以下の厚さを持つシリコン層を有する場合、高温アニール中に、いわゆるデウェッティング又はシリコンボールアップ現象が生じることが知られており、以てウェハが最早使用可能でなくなる。結果として、知られているＢＯＸ溶解方法では、ＢＯＸ層の最上部に厚いシリコン層を有する、典型的には約２００ｎｍの厚さをもったＳＯＩウェハを用意することが必要である。
その上、知られているＢＯＸ溶解方法は、ＢＯＸ層からシリコン層を通る酸素の拡散によりそしてＳＯＩウェハの近くからのＳｉＯの除去により制限され、これらは最終層厚さの不均一性を結果としてもたらすことが知られている。特に、国際公開２０１４／１５５１６６Ａ１号に開示されているように、知られているＢＯＸ溶解方法では、残存酸素含有量は、１０ｐｐｍよりも低くなければならない。さらにその上、高い温度（典型的には１１５０℃から１２００℃）が知られているＢＯＸ溶解方法にとって必要とされる。この点で、温度均一性又はガス流の適応性に関する炉の特別な設計が部分的な解決策を与えることが知られているが、これは、知られているＢＯＸ溶解方法のカイネティックが具体的な炉設計によることを意味している。言い換えると、酸素気密でない標準的な炉は、知られているＢＯＸ溶解方法では使用できない。
さらにその上、ＢＯＸ溶解反応は、単に時間で制御されることが一般に知られており、反応の速度が温度に依存することが知られている。結果として、最終的な溶解した厚さは、さらなる不均一性をもたらすことが知られている局所的な温度に依存する。
金属−酸化物−半導体（ＣＭＯＳ）集積技術では、高誘電率（ｐｅｒｍｉｔｔｉｖｉｔｙ）又は高比誘電率（ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ）（ｈｉｇｈ−ｋ）材料が、リーク電流を防止するために酸化物ゲート誘電体用に典型的に使用される。界面層スカベンジング、すなわち、酸化物ゲート誘電体上に直接酸素スカベンジング層を堆積することが、さらにｈｉｇｈｅｒ−ｋ酸化物を使用することに対する知られている代替形態である（Ｔ．Ａｎｄｏによる「Ｕｌｔｉｍａｔｅ Ｓｃａｌｉｎｇ ｏｆ Ｈｉｇｈ−ｋ Ｇａｔｅ Ｄｉｅｌｅｃｔｒｉｃｓ：Ｈｉｇｈｅｒ−ｋ ｏｒ Ｉｎｔｅｒｆａｃｉａｌ Ｌａｙｅｒ Ｓｃａｖｅｎｇｉｎｇ」、Ｍａｔｅｒｉａｌｓ、２０１２年、第５巻、４７８〜５００ページ）。
界面層スカベンジングの例が、米国特許出願公開第２０１０／０２４４２０６Ａ１号において確認することができ、これは、しきい値電圧を変調させ、駆動電流を向上させるために界面窒化作用のあるｈｉｇｈ−ｋ金属ゲートトランジスタ（ＭＯＳＦＥＴ）を形成する方法を開示している。この文書は、基板、基板上の窒化した界面層、窒化した界面層上のｈｉｇｈ−ｋ誘電体層、及びｈｉｇｈ−ｋ誘電体層上の酸素スカベンジング層を備えるｈｉｇｈ−ｋ誘電体ゲート構造を開示している。上記特許に開示された方法では、ｈｉｇｈ−ｋ誘電体層上に酸素スカベンジング層を堆積した後で、アニールが実行される。
前述の問題を考慮して、本発明の目的は、改善したＢＯＸ溶解方法を提供することであり、特に、ＳＯＩウェハが薄いシリコン層を有するとき、すなわちＳＯＩウェハのシリコン層が１５０ｎｍより薄い又はさらに一層薄い厚さを有するときで、しかも酸素気密炉又は特別に設計された高温炉をおそらく必要としないで、ＢＯＸ溶解アニールステップをやはり実行することを可能にすることである。
この目的は、シリコンオンインシュレータウェハの埋め込み酸化膜を溶解する方法を用いて達成され、埋め込み酸化膜層を介してキャリア基板に張り付けられたシリコン層を有するシリコンオンインシュレータウェハを用意するステップと、前記シリコンオンインシュレータウェハをアニールして、上記埋め込み酸化膜層を少なくとも部分的に溶解する引き続くステップとを含む。本発明によれば、本方法は、上記アニールステップの前に、上記シリコン層上に又は上記シリコン層を覆って酸素スカベンジング層を設けるステップをさらに含む。
したがって、提案した発明の方法は、ＢＯＸ溶解アニールの前にＳＯＩウェハのシリコン層の最上部に酸素スカベンジング層を堆積することに基づく。上に述べたように、界面層スカベンジングは、ｈｉｇｈ−ｋ酸化物ゲート誘電体のリーク電流を防止するために金属−酸化物−半導体技術に関して知られている。より具体的に、酸素スカベンジング層は、金属−酸化物−半導体トランジスタのｈｉｇｈ−ｋ酸化物ゲート誘電体層などの酸化物層上に直接堆積されることが知られているだけである。言い換えると、酸素スカベンジング層は、目的とするゲート酸化物について知られているだけであり、ＢＯＸ溶解方法との組合せでは知られていない。驚くべきことに、ＳＯＩウェハで、特にＳＯＩウェハのシリコン層上の又は覆う酸素スカベンジング層を使用することが、知られているＢＯＸ溶解方法よりもいくつかの有益な利点を提供することが見出された。
本発明によるＢＯＸ溶解方法は、任意の所望の厚さのシリコン層を含むＳＯＩウェハに適用されてもよい。特に、本発明は、薄いシリコン層、すなわち、約１５０ｎｍ以下、特に５０ｎｍ以下、さらに特に約２５ｎｍ以下、又はさらにより特に約１０ｎｍの薄い厚さをもったシリコン層を有するＳＯＩウェハに都合よく適用されることがあり、その理由は、キャッピング酸素スカベンジング層がデウェッティング又はボールアップ現象が起きることを防止するためである。このように、発明のＢＯＸ溶解方法は、歪みシリコンなどの厚い層では得ることができない材料に使用されることさえある。
さらにその上、溶解プロセスが拡散律速であるという理由で、発明のＢＯＸ溶解方法は、同じ温度で、標準的な２００ｎｍの厚いシリコン層を有するＳＯＩウェハ上よりも１０ｎｍの薄いシリコン層を有するＳＯＩウェハ上で最大２０倍速く実行されることが可能である。
加えて、発明のＢＯＸ溶解方法は、知られているＢＯＸ溶解方法よりも低い温度でやはり実行されることが可能であり、これが順に、知られている方法に対して溶解プロセスの著しい単純化をもたらす。特に、発明のＢＯＸ溶解方法は、より単純な炉設計を使用することを可能にし、高温炉を必要としない。発明のＢＯＸ溶解方法のさらに有利な特徴は、スリップライン発生及び短時間のランプアップ／ダウンに敏感ではないことを含む。
さらにその上、発明のＢＯＸ溶解方法は、酸素スカベンジング層中の酸素スカベンジング元素の量を制御することによって制限されることがある。例えば、発明のＢＯＸ溶解方法のいくつかの実施形態では、上記酸素スカベンジング層は、溶解すべき上記埋め込み酸化膜層の少なくとも所定の厚さを溶解するために適合した厚さを有することができる。さらに好ましい実施形態では、上記酸素スカベンジング層は、ＨｆＯ２の化学量論よりも過剰な所定の量のＨｆをもった準化学量論的ＨｆＯ２、言い換えると、ｘ＜２であるＨｆＯｘを含むことができる。望まれる用途に応じて、上記酸素スカベンジング層は、ランタニド金属、希土類金属、チタンリッチ（Ｔｉリッチ）の窒化チタン（ＴｉＮ）、２族元素、及び３族元素のうちの少なくとも１つから選択されることがある。
いずれにせよ、酸素スカベンジング元素の量を制御することによって、発明のＢＯＸ溶解方法は、都合よく自己制限的になる、すなわち、酸化物の対応する量が溶解されると、反応が止まる。厚さ均一性は、そのときには酸素スカベンジング層堆積コントロールに依存し、温度、アニール時間、又は炉内のガス流の小さな変動には無関係である。加えて、このことは、ＢＯＸ厚さをウェハ毎に合わせることを都合よく可能にする。言い換えると、堆積厚さがウェハ毎に適合され得る一方で、いくつかのウェハが溶解アニールを一緒に都合よく受けることができる。
いくつかの実施形態では、本発明によるＢＯＸ溶解方法又はその変形形態のうちのいずれかは、アニールする上記ステップの前に、上記酸素スカベンジング層の最上部に及び／又は上記酸素スカベンジング層と上記シリコン層との間に拡散バリア層を設けるステップをさらに含むことができる。これらの変形形態は、互換的でありそして下記の利点を有する。
上記拡散バリア層が上記酸素スカベンジング層の最上部に、特に、前記酸素スカベンジング層の最上部に直接設けられるときには、上記拡散バリア層は、酸素拡散バリア層であってもよい。この酸素バリア層は、これに限定されないが特に、窒化シリコンの層であってもよい。このように、この追加のキャッピング層は、周囲環境から上記酸素スカベンジング層への酸素の拡散を都合よく防止することができ、以て、酸素気密でない炉を使用することが可能になる。
上記拡散バリア層が上記酸素スカベンジング層と上記シリコン層との間に設けられるときには、上記拡散バリア層が、上記シリコン層中への酸素スカベンジング元素の拡散を防止するように選択されることがある。この拡散バリア層は、これに限定されないが特に、Ｌａ又はＨｆが酸素スカベンジング元素として使用されるケースでは、化学量論的ＨｆＯ２の層であってもよい。都合のよいことに、この追加の層は、溶解プロセスのコントロールを改善することができる、及び／又はＳＯＩウェハのシリコン層中への酸素スカベンジング元素の拡散を防止することができる。上記は、堆積プロセスを単純化するためにやはり使用されることがある。
発明のＢＯＸ溶解方法のさらなる利点は、酸素が制御された周囲環境が最早厳密に必要ないことである。実際に、標準的な炉、又は少なくとも酸素気密でない炉が、非常に厚い酸素スカベンジング層と特に組み合わせて使用されることがあり、その結果、酸素が、ＢＯＸ層から依然としてスカベンジされることがある一方で、周囲環境から吸収される。或いは、又は加えて、上記は、周囲環境中の酸素に対する拡散バリアとして作用し、酸素スカベンジング層の最上部の任意選択の追加層との組合せがやはり可能であり、このケースでは、反応は、上に説明したように、自己制限的であり得る。
最後に、発明のＢＯＸ方法では、上記シリコンオンインシュレータウェハを用意する上記ステップが、イオン注入による層移転技術を使用して上記キャリア基板上へと上記シリコンの層を移転するステップを含むことができる。このように、スマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）技術が、ドナーシリコンウェハからの材料及び／又はドナーキャリア基板の可能なリサイクルを含め、下にある利点のすべてとともに使用されることが可能である。
本発明及びその変形形態が、添付の図を参照して説明される有利な実施形態に基づいて、下記により詳細に説明される。
本発明の第１の例示的な実施形態における、酸素スカベンジング層をともなうシリコンオンインシュレータウェハの模式図である。 厚いＳＯＩ膜を使用している標準的な方法と比較して、アニール温度の関数として薄いＳＯＩ膜について発明の方法を使用して得られる例示的な拡散律速の溶解時間を表しているプロットである。 本発明の第２の例示的な実施形態における、酸素スカベンジング層をともなうシリコンオンインシュレータウェハの模式図である。 本発明の第３の実施形態における、酸素スカベンジング層及び任意選択の酸素拡散バリア層をともなうシリコンオンインシュレータウェハの模式図である。 本発明の第４の実施形態における、酸素スカベンジング層及びスカベンジング元素の拡散を防止するための任意選択のバリア層をともなうシリコンオンインシュレータウェハの模式図である。 知られている埋め込み酸化膜溶解方法において使用される典型的なシリコンオンインシュレータウェハの模式図である。
類似の参照符号は、以降に詳細に説明されそして添付の図に図示された実施形態及び実施例の全体を通して、同じ特徴、又はこれと類似の若しくは等価な特徴を参照するために使用されることがある。さらにその上、前の実施形態で既に説明した特徴の詳細な説明が、簡潔さのために後の実施形態では省略されることがある。明示的に述べない限り、添付の図は、何らかの寸法又は比率を表していることを意味しない。
知られている先行技術の例を模式的に表している図６が、下記で先ず説明される。標準的な埋め込み酸化膜（ＢＯＸ）溶解方法では、図６に図示したような、シリコンオンインシュレータ（ＳＯＩ）ウェハ６００が用意される。典型的には、ＳＯＩウェハ６００は、埋め込み酸化膜（ＢＯＸ）層６０２によってキャリア基板６０３に張り付けられた厚いシリコン（Ｓｉ）層６０１を含む。上にコメントしたように、欠陥低減のため及び／又は埋め込み酸化膜の電気的信頼性を改善するために最終ターゲットよりも厚い酸化膜を使用するボンディングを可能にするために、ＳＯＩウェハ６００は標準的なＢＯＸ溶解アニールを受ける。
やはり上にコメントしたように、標準的な方法では、ＢＯＸ溶解アニールは、酸素が制御された周囲環境、すなわち、酸素気密炉、及び特に、約９００℃から最大約１２００℃以上までの範囲内の高い温度の両方を必要とする。さらにその上、デウェッティング又はボールアップ現象を回避するために、標準的な方法では、シリコン層６０１は十分に厚くなければならない。このように、標準的な方法では、シリコン層６０１は、典型的には約２００ｎｍの厚さｈＳｉでなければならない。順に、ＢＯＸ層６０２は、典型的には約５０ｎｍ以下の厚さｈＢＯＸである。さらにその上、標準的なＢＯＸ溶解方法のカイネティックは、ウェハ表面近くの温度及び酸素分圧により規定され、そして炉の設計に依存する。
本発明の例示的な実施形態が、特に図１〜図５を参照してここで説明される。
本発明の第１の例示的な実施形態が、図１を参照して説明される。本発明によれば、第１のステップでは、ＳＯＩウェハ１００が用意される。ＳＯＩウェハ１００は、ＢＯＸ層１０２によってキャリア基板１０３に張り付けられたシリコン層１０１を含む。引き続くステップでは、このＳＯＩウェハ１００がＢＯＸ溶解アニールを受ける。これに限定されずに、第１の実施形態では、ＳＯＩウェハ１００を用意するステップが、例えば、層移転技術を使用して実現されてもよい。特に、スマートカット（商標）技術のようなイオン注入による層移転技術が、移転されるシリコン層１０１を提供するために使用されるドナーシリコンウェハからの材料の可能性としてのリサイクル及び／又はキャリア基板１０３用に使用されるドナーキャリア基板のリサイクルを含め、すべての下にある利点とともに使用されてもよい。
さらにその上、本発明によれば、ＢＯＸ溶解アニールの前に、ＳＯＩウェハ１００の最上部シリコン層１０１が、酸素スカベンジング層１０４をその上に堆積することによってキャップされる。以降に説明されるように、様々な利点が、知られているＢＯＸ溶解方法と比較してこの追加ステップからもたらされる。
特に、酸素スカベンジング層１０４によりキャップされたシリコン層１０１を有することにより、デウェッティングが生じることがなく、その結果、標準的なＢＯＸ溶解方法で使用される厚いシリコン層６０１の厚さよりもはるかに薄い厚さｈＳｉを有するシリコン層１０１を使用することが可能である。このように、第１の実施形態では、シリコン層１０１は、約１５０ｎｍ以下、又はそれにとどまらず５０ｎｍ以下、例えば約２５ｎｍ以下、そしてそれにとどまらず約１０ｎｍの薄さの厚さｈＳｉを有することができる。
さらにその上、本発明は、厚さを制約された膜にＢＯＸ溶解を実行することを可能にする。このように、第１の実施形態の変形形態では、ＳＯＩウェハ１００のシリコン層１０１は、歪みシリコン層であってもよい。
本発明のさらなる利点が、アニール温度、℃で、の関数として測定した拡散律速溶解時間、時間で、を表している図２を参照してここで説明される。
第１の線２０１は、図６を参照して説明したような標準的な溶解方法を使用し、すなわち約２００ｎｍの標準的な厚さｈＳｉを有するキャップしていない厚いシリコン層６０１を用い、そして高温で酸素気密炉を使用して、ＳＯＩウェハ６００のＢＯＸ層６０２の１０ｎｍの酸化膜を溶解するために必要な時間を表している。
対照的に、第２の線２０２は、図１を参照して説明したような本発明のＢＯＸ溶解方法を使用し、すなわち、酸素スカベンジング層１０４によりキャップしたシリコン層１０１を用いて、ＳＯＩウェハ１００のＢＯＸ層１０２の１０ｎｍの酸化膜を溶解するために必要な時間を表している。本発明に特有な長所を強調するために、測定は、約１０ｎｍの厚さｈＳｉを有する薄いシリコン層１０１について実行された。
図２から得られるように、所与のアニール温度に対して、本発明の方法は、標準的な方法よりも約２０倍速い拡散を可能にし、そして所与の溶解時間に対して、本発明の方法は、標準的な方法よりも約１００℃低い温度で溶解アニールを実行することを可能にする。言い換えると、本発明の方法は、標準的な方法よりもスリップラインの発生に対して敏感ではない。
第１の実施形態の有利な変形形態では、そして下記の例においてさらに詳細に述べるように、酸素スカベンジング層１０４は、計算した量のスカベンジング元素を含有できる。言い換えると、酸素スカベンジング層１０４は、制御された量の酸素を吸収するように最適化されることがある。このケースでは、発明のＢＯＸ溶解方法は、酸素スカベンジング層１０４が飽和すると溶解が止まるので自己制限的である。図２に図示した例では、第２の線２０２によって表されたように、１０ｎｍの酸化膜を溶解した後で溶解が止まる。
自己制限は、ＳＯＩウェハ１００の最終的な均一性が酸素スカベンジング層１０４を堆積するために使用される堆積技術によって制御され、そして炉内の温度又はガス流変動には敏感でないというさらなる利点を提供する。
さらにその上、酸素スカベンジング層１０４を適切に選択することによって溶解量を規定することが、ＢＯＸ層１０２の厚さをウェハ毎に合わせることを可能にする。上にコメントしたように、溶解が所定の制御された量の後で止まるので、本発明の方法のこの変形形態は、同じ炉のバッチに異なる製品を混ぜることをも可能にする。言い換えると、自己制限的な変形形態では、すべてが異なる厚さのそれぞれのＢＯＸ層１０２を有する複数のＳＯＩウェハ１００が、同時に処理されてもよい。
これに限定されることなく、本発明の方法の第１の詳細に述べる例は、第１の実施形態の枠組み内でそして図１及び図２を参照してここで説明される。この詳細に述べる例では、開始ＳＯＩウェハ１００は、約１０ｎｍの厚さｈＳｉをもったシリコン層１０１、及び標準的なキャリア基板１０３上に約３５ｎｍの厚さｈＢＯＸのＢＯＸをもったＢＯＸ層１０２を有する。
非化学量論的なＨｆＯ２、言い換えると、ｘ＜２であるＨｆＯｘ、ここではＨｆＯ１．５の酸素スカベンジング層１０４が、シリコン層１０１の表面に最大約１７．５ｎｍの厚さｈｓｃａｖまで堆積される。酸素スカベンジング層１０４の正確な厚さｈｓｃａｖは、選択する堆積技術に依存することがある。任意の標準的な堆積技術が使用されてもよく、ＨｆＯ２化学量論よりも過剰な約２．３×１０１６ａｔｏｍｓ・ｃｍ２のＨｆの堆積物をもたらすことができる。例えば、約２．３×１０１６ａｔｏｍｓ・ｃｍ２のＨｆの等価量に加えて約６．９×１０１６ｍｏｌｅｃｕｌｅｓ・ｃｍ２のＨｆＯ２が堆積されてもよい。
酸素スカベンジング層１０４をともなうＳＯＩウェハ１００は、次いで、酸素のない雰囲気（酸素気密炉）中で、１０５０℃で３時間、又は１１００℃で５０分間、又は１１５０℃で１５分間アニールされる。アニールは、次いで、溶解が完了したことを確実にするために追加の時間、例えば３０分間同じ温度で続行されてもよい。
このプロセス中に、酸素スカベンジング層１０４がＨｆＯ２の層になり、以て溶解プロセスを停止するまで、約４．６×１０１６ａｔｏｍｓ・ｃｍ２の酸素がＢＯＸ層１０２からＨｆＯｘの酸素スカベンジング層１０４へと拡散する。溶解プロセスは、初期ＢＯＸ層１０２の約３５ｎｍの初期厚ｈＢＯＸのうちの１０ｎｍを消費する。
アニールに続いて、アニールにより改質した酸素スカベンジング層１０４である得られた最上部ＨｆＯ２層は、得られたアニール後のＳＯＩウェハ１００から任意選択で除去されてもよく、溶解アニール後のシリコン層１０１の露出した表面が、次いで洗浄されることがある。プロセス後のＳＯＩウェハ１００は、約１４ｎｍのプロセス後の厚さｈＳｉをもったプロセス後のシリコン層１０１及び約２５ｎｍのプロセス後の厚さｈＢＯＸをもったプロセス後のＢＯＸ層１０２を有する。
第１の実施形態に関してそして図１及び図２を参照して上に説明した利点は、第１の実施形態のすべての特徴が必ずしもなくても大部分を共有する図３〜図５を参照して以降に説明する実施形態にもやはり適用可能である。このように、下記の説明は、上に説明したものから変わる態様に焦点を当てる。明らかになるように、本発明の変形形態は、標準的な炉の可能性のある使用などの以降に説明されるさらなる利点を提供できる。
本発明の第２の例示的な実施形態が、図３を参照して説明される。第１の実施形態と同様に、第１のステップでは、ＳＯＩウェハ３００が用意される。ＳＯＩウェハ３００は、ＢＯＸ層２０２によってキャリア基板３０３に張り付けられたシリコン層３０１をやはり含む。引き続くステップでは、このＳＯＩウェハ３００がＢＯＸ溶解アニールを受ける。
第２の実施形態では、ＢＯＸ溶解アニールの前に、ＳＯＩウェハ３００の最上部シリコン層３０１が、酸素スカベンジング層３０４をその上に堆積することによってやはりキャップされる。しかしながら、シリコン層３０１及びＢＯＸ層３０２が第１の実施形態において説明した同じ範囲内のそれぞれの厚さを有することができる一方で、第１の実施形態そして特に第１の詳細に述べた例とは対照的に、第２の実施形態の酸素スカベンジング層３０４は、第１の実施形態の酸素スカベンジング層１０４よりも厚い。特に酸素スカベンジング層３又は４は、少なくとも２００ｎｍの厚さｈｓｃａｖを有することができる。
このより厚い酸素スカベンジング層３０４が第１の実施形態で説明したようにＢＯＸ層３０２からの酸素のスカベンジングを依然として可能する一方で、第２の実施形態では、厚さｈｓｃａｖは、酸素スカベンジング層３０４がさらには周囲環境から酸素を吸収するために十分に厚い。言い換えると、第２の実施形態では、残存酸素が溶解プロセスと競合しない限り、残存酸素が周囲環境中に存在してもよい。
結果として、第２の実施形態では、酸素が制御された周囲環境、したがって、酸素気密炉に対する必要性がない。図２を参照して説明したように、本発明で手に入れることができる低いアニール温度の利点と組合せて、第２の実施形態は、これゆえ標準的な炉を使用することを可能にする。
本発明の第３の例示的な実施形態が、図４を参照してここで説明される。図４は、標準的な炉を使用することをやはり可能にする別の有利な変形形態を図示する。前の実施形態のように、第１のステップでは、ＳＯＩウェハ４００が用意される。ＳＯＩウェハ４００は、ＢＯＸ層４０２によってキャリア基板４０３に張り付けられたシリコン層４０１をやはり含む。引き続くステップでは、このＳＯＩウェハ４００がＢＯＸ溶解アニールを受ける。
やはり前の実施形態のように、第３の実施形態では、ＢＯＸ溶解アニールの前に、ＳＯＩウェハ４００の最上部シリコン層４０１が、酸素スカベンジング層４０４をその上に堆積することによってやはりキャップされる。しかしながら、第１の実施形態と同様であるが第２の実施形態とは対照的に、酸素スカベンジング層４０４は、ＢＯＸ層４０２からスカベンジしようとする酸素の具体的な所望の量に好ましくは合わせられ、その結果、第３の実施形態の変形形態は、やはり時間で自己制限的であってもよい。言い換えると、酸素スカベンジング層４０４は、第１の実施形態の酸素スカベンジング層１０４と同じ範囲内であり、第２の実施形態の酸素スカベンジング層３０４の厚さよりはるかに薄い厚さｈｓｃａｖを有する。
加えて、図４に図示したように、酸素スカベンジング層４０４を堆積した後でしかもＢＯＸ溶解アニールの前に、第３の実施形態では、任意選択の酸素拡散バリア層４０５が、酸素スカベンジング層４０４の最上部に設けられる。結果として、残存酸素が、周囲環境中に存在することがあるが、酸素スカベンジング層４０４によってはスカベンジされない。
結果として、任意選択の酸素拡散バリア層４０５を用いて、第３の実施形態では、第２の実施形態におけるよりも、酸素が制御された周囲環境に対する必要性がさらに一層低い。このように、図２を参照して説明したように、本発明で手に入れることができる低いアニール温度の利点とやはり組合せて、第３の実施形態は、標準的な炉を使用することをやはり都合よく可能にする。
これに限定されることなく、発明の方法の第２の詳細に述べる例が、第３の実施形態の枠組み内でそして図４を参照してここで説明される。この詳細に述べる例では、開始ＳＯＩウェハ４００は、約１０ｎｍの厚さｈＳｉをもったシリコン層４０１、及び標準的なキャリア基板４０３上の約３５ｎｍの厚さｈＢＯＸのＢＯＸをもったＢＯＸ層４０２を有する。
第１の詳細に述べた例と同様に、ＨｆＯ１．５の酸素スカベンジング層４０４が、シリコン層４０１の表面に最大約１７．５ｎｍの厚さｈｓｃａｖまで堆積される。上に説明したように、酸素スカベンジング層４０４の正確な厚さｈｓｃａｖは、選択する堆積技術にやはり依存することがある。任意の標準的な堆積技術が使用されてもよく、ＨｆＯ２の化学量論よりも過剰な約２．３×１０１６ａｔｏｍｓ・ｃｍ２のＨｆの堆積物をもたらすことができることが提供される。例えば、約２．３×１０１６ａｔｏｍｓ・ｃｍ２のＨｆの等価量に加えて約６．９×１０１６ｍｏｌｅｃｕｌｅｓ・ｃｍ２のＨｆＯ２が堆積されてもよい。
第３の実施形態で説明される変形形態によれば、Ｓｉ３Ｎ４の任意選択の層が、最大約５０ｎｍの厚さまでＳＯＩウェハ４００の最上部に、特に酸素スカベンジング層４０４上に堆積されてもよい。Ｓｉ３Ｎ４のこの層は、第３の実施形態の酸素拡散バリア層４０５を形成する。
ＨｆＯ１．５の酸素スカベンジング層４０４及びその最上部にＳｉ３Ｎ４の酸素拡散バリア層４０５をともなうＳＯＩウェハ４００は、次いで、標準的な炉内で、１０５０℃で３時間、又は１１００℃で５０分間、又は１１５０℃で１５分間アニールされる。このケースでは、アニールは、次いで、追加の時間、例えば１５分間同じ温度で続行されてもよい。
第１の詳細に述べた例と同様に、このプロセス中に、酸素スカベンジング層４０４がＨｆＯ２の層になり、以て溶解プロセスを停止するまで、約４．６×１０１６ａｔｏｍｓ・ｃｍ２の酸素がＢＯＸ層４０２からＨｆＯｘの酸素スカベンジング層４０４へと拡散する。標準的な炉内に存在する残存酸素は、Ｓｉ３Ｎ４の酸素拡散バリア層４０５の存在のために酸素スカベンジング層４０４によってはスカベンジされない。溶解プロセスは、初期ＢＯＸ層４０２の約３５ｎｍの初期厚ｈＢＯＸのうちの１０ｎｍを消費する。
アニールに続いて、酸素拡散バリア層４０５及びアニールより改質された酸素スカベンジング層４０４である得られた最上部Ｓｉ３Ｎ４及びＨｆＯ２層は、得られたアニール後のＳＯＩウェハ４００から任意選択で除去されてもよく、溶解アニール後のシリコン層４０１の露出した表面が、次いで洗浄されることがある。プロセス後のＳＯＩウェハ４００は、約１４ｎｍのプロセス後の厚さｈＳｉをもったプロセス後のシリコン層４０１及び約２５ｎｍのプロセス後の厚さｈＢＯＸをもったプロセス後のＢＯＸ層４０２を有する。
本発明の第４の例示的な実施形態が、図５を参照して説明される。前の実施形態のように、第１のステップでは、ＳＯＩウェハ５００が用意される。ＳＯＩウェハ５００は、ＢＯＸ層５０２によってキャリア基板５０３に張り付けられたシリコン層５０１をやはり含む。引き続くステップでは、このＳＯＩウェハ５００がＢＯＸ溶解アニールを受ける。
やはり前の実施形態のように、第４の実施形態では、本発明によれば、ＢＯＸ溶解アニールの前に、ＳＯＩウェハ５００の最上部シリコン層５０１が、酸素スカベンジング層５０４をその上に堆積することによってキャップされる。しかしながら、このステップの前に、そしてＢＯＸ溶解アニールの前のいかなるケースにおいても、第５の実施形態は、シリコン層５０１の最上部に任意選択の拡散バリア層５０５を設けるさらなるステップを含み、拡散バリア層５０５の最上部には、酸素スカベンジング層５０４が、シリコン層５０１上に直接堆積されるというよりもむしろ堆積される。
任意選択の拡散バリア層５０５の材料を適切に選択することにより、下にあるＢＯＸ層５０２から酸素をスカベンジすることは、相変わらず可能であるが、酸素スカベンジング層５０４からシリコン層５０１への酸素スカベンジング元素の拡散が妨げられることがある。例えば、酸素スカベンジング層５０４がランタニド金属を含むときには、任意選択の拡散バリア層５０５がＬａの層であってもよく、そして酸素スカベンジング層５０４が前の実施形態のうちのいくつかにおけるように、又はＨｆＯｘを含むときには、任意選択の拡散バリア層５０５は、Ｈｆの層であってもよい。このように、任意選択の拡散バリア層５０５は、溶解プロセスの制御を改善することができ、そして酸素スカベンジング層５０４の堆積を単純化するために使用されることがある。
第４の実施形態の変形形態では、酸素スカベンジング層５０４の厚さｈｓｃａｖに応じて、酸素気密炉が、第１の実施形態若しくはその変形形態に関係する第１の詳細に述べた例におけるように好ましいことがある、又は第２の実施形態若しくはその変形形態におけるように、標準的な炉を使用することが可能であるはずである。第４の実施形態のさらなる変形形態では、任意選択の酸素拡散バリア層が、第３の実施形態又はその変形形態の酸素拡散バリア層４０５のように設けられた場合には、標準的な炉を使用することが、可能であるはずである。
上に説明した様々な実施形態のさらなる組合せがやはり可能であり、本発明によるＢＯＸ溶解方法の追加の実施形態及び／又は変形形態を形成する。
まとめると、ＳＯＩウェハのシリコン層上に又は覆ってキャッピング酸素スカベンジング層を追加することにより、本発明及びその多くの変形形態は、知られているＢＯＸ溶解方法と比較して改善したＢＯＸ溶解方法を提供する。特に、発明の方法は、シリコンの薄い層、特に約１０ｎｍの薄い層を有するＳＯＩウェハに対してさえＢＯＸ溶解を実行することを可能にする。本発明の方法の有利な変形形態は、酸素が制御された周囲環境を必要とせずに、言い換えると、標準的な炉内でＢＯＸ溶解を実行することをも可能にする。有利な変形形態は、自己制限的な溶解をも提供し、その結果、同時のＢＯＸ溶解が、異なる層厚さを有する複数のＳＯＩウェハに対して、同じ炉内で並列に実行されることがある。

Claims (11)

  1. シリコンオンインシュレータウェハの埋め込み酸化膜を溶解するための方法であって、
    埋め込み酸化膜層（１０２、３０２、４０２、５０２）を介してキャリア基板（１０３、３０３、４０３、５０３）に張り付けられたシリコン層（１０１、３０１、４０１、５０１）を有するシリコンオンインシュレータウェハ（１００、３００、４００、５００）を用意するステップと、
    前記シリコンオンインシュレータウェハ（１００、３００、４００、５００）をアニールして、前記埋め込み酸化膜層（１０２、３０２、４０２、５０２）を少なくとも部分的に溶解するステップと、
    を含む方法において、
    前記アニールステップの前に、前記シリコン層（１０１、３０１、４０１、５０１）上に又は前記シリコン層（１０１、３０１、４０１、５０１）を覆って酸素スカベンジング層（１０４、３０４、４０４、５０４）を設けるステップをさらに含むことを特徴とする、方法。
  2. 前記シリコン層（１０１、３０１、４０１、５０１）が、約１５０ｎｍ以下の厚さ（ｈＳｉ）を有する、請求項１に記載の方法。
  3. 前記シリコン層（１０１、３０１、４０１、５０１）が、歪み層である、請求項１又は２に記載の方法。
  4. 前記酸素スカベンジング層（１０４、３０４、４０４、５０４）が、溶解すべき前記埋め込み酸化膜層（１０２、３０２、４０２、５０２）の少なくとも所定の厚さを溶解するために適合した厚さ（ｈｓｃａｖ）を有する、請求項１〜３のいずれか一項に記載の方法。
  5. 前記酸素スカベンジング層（１０４、３０４、４０４、５０４）が、ＨｆＯ２の化学量論よりも過剰な所定の量のＨｆをもった準化学量論的ＨｆＯ２を含む、すなわちｘ＜２であるＨｆＯｘである、請求項１〜４のいずれか一項に記載の方法。
  6. 前記酸素スカベンジング層（１０４、３０４、４０４、５０４）が、ランタニド金属、希土類金属、チタンリッチ（Ｔｉリッチ）の窒化チタン（ＴｉＮ）、２族元素、及び３族元素のうちの少なくとも１つからさらに選択される、請求項１〜５のいずれか一項に記載の方法。
  7. アニールする前記ステップの前に、前記酸素スカベンジング層（４０４）の最上部に及び／又は前記酸素スカベンジング層（５０４）と前記シリコン層（５０１）との間に拡散バリア層（４０５、５０５）を設けるステップをさらに含む、請求項１〜６のいずれか一項に記載の方法。
  8. 前記拡散バリア層（４０５）が前記酸素スカベンジング層（４０４）の最上部に設けられるときに、前記拡散バリア層（４０５）が酸素拡散バリア層である、請求項７に記載の方法。
  9. 前記拡散バリア層（５０５）が前記酸素スカベンジング層（５０４）と前記シリコン層（５０１）との間に設けられるときに、前記拡散バリア層（５０５）が、前記シリコン層（５０１）中への酸素スカベンジング元素の拡散を防止するように選択される、請求項７又は８に記載の方法。
  10. アニールする前記ステップが、標準的な炉内で実行される、請求項１〜９のいずれか一項に記載の方法。
  11. 前記シリコンオンインシュレータウェハ（１００、３００、４００、５００）を用意する前記ステップが、イオン注入による層移転技術を使用して前記キャリア基板（１０３、３０３、４０３、５０３）上へと前記シリコンの層（１０１、３０１、４０１、５０１）を移転するステップを含む、請求項１〜１０のいずれか一項に記載の方法。
JP2019518498A 2016-10-13 2017-09-29 シリコンオンインシュレータウェハの埋め込み酸化膜を溶解するための方法 Active JP6801154B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1659917 2016-10-13
FR1659917A FR3057705B1 (fr) 2016-10-13 2016-10-13 Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
PCT/EP2017/074823 WO2018069067A1 (en) 2016-10-13 2017-09-29 Method for dissolving a buried oxide in a silicon-on-insulator wafer

Publications (2)

Publication Number Publication Date
JP2019535144A JP2019535144A (ja) 2019-12-05
JP6801154B2 true JP6801154B2 (ja) 2020-12-16

Family

ID=57583305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019518498A Active JP6801154B2 (ja) 2016-10-13 2017-09-29 シリコンオンインシュレータウェハの埋め込み酸化膜を溶解するための方法

Country Status (9)

Country Link
US (1) US10847370B2 (ja)
JP (1) JP6801154B2 (ja)
KR (1) KR102217707B1 (ja)
CN (1) CN109844911B (ja)
DE (1) DE112017005180T5 (ja)
FR (1) FR3057705B1 (ja)
SG (1) SG11201903019XA (ja)
TW (1) TWI641040B (ja)
WO (1) WO2018069067A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069560B2 (en) * 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078116A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
US6664598B1 (en) * 2002-09-05 2003-12-16 International Business Machines Corporation Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US7867906B2 (en) * 2005-06-22 2011-01-11 Nec Corporation Semiconductor device and method for manufacturing same
JP2007180416A (ja) * 2005-12-28 2007-07-12 Siltronic Ag Ｓｏｉウェーハの製造方法
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
US20100244206A1 (en) 2009-03-31 2010-09-30 International Business Machines Corporation Method and structure for threshold voltage control and drive current improvement for high-k metal gate transistors
EP2381470B1 (en) * 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
US8796116B2 (en) * 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
JP2013157586A (ja) 2012-01-27 2013-08-15 Mtec:Kk 化合物半導体
US8633118B2 (en) 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
FR3003684B1 (fr) * 2013-03-25 2015-03-27 Soitec Silicon On Insulator Procede de dissolution d'une couche de dioxyde de silicium.
KR102336517B1 (ko) 2015-09-24 2021-12-07 에스케이텔레콤 주식회사 심볼 입력 방법 및 그 장치

Also Published As

Publication number Publication date
US20190259617A1 (en) 2019-08-22
KR20190047083A (ko) 2019-05-07
KR102217707B1 (ko) 2021-02-19
CN109844911A (zh) 2019-06-04
US10847370B2 (en) 2020-11-24
FR3057705B1 (fr) 2019-04-12
TWI641040B (zh) 2018-11-11
JP2019535144A (ja) 2019-12-05
SG11201903019XA (en) 2019-05-30
WO2018069067A1 (en) 2018-04-19
FR3057705A1 (fr) 2018-04-20
CN109844911B (zh) 2023-03-24
DE112017005180T5 (de) 2019-07-04
TW201814785A (zh) 2018-04-16

Similar Documents

Publication Publication Date Title
US6184072B1 (en) Process for forming a high-K gate dielectric
JP4643884B2 (ja) 半導体装置およびその製造方法
US6448127B1 (en) Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets
KR101142405B1 (ko) 유전체막, 유전체막을 이용한 반도체 디바이스 제조방법, 및 반도체 제조기기
JP2003059926A (ja) 半導体装置
US20060194423A1 (en) Method of making a nitrided gate dielectric
US20100003813A1 (en) Semiconductor device and method of fabricating the same
JP2007515078A (ja) 酸窒化シリコン層を形成する方法
JP6801154B2 (ja) シリコンオンインシュレータウェハの埋め込み酸化膜を溶解するための方法
US6884671B2 (en) Method for fabricating a gate electrode
JP2004253777A (ja) 半導体装置及び半導体装置の製造方法
US20030087494A1 (en) Semiconductor device and method for fabricating the same
JP3647785B2 (ja) 半導体装置の製造方法
Chourasia et al. X‐Ray Photoemission Study of the Oxidation of Hafnium
EP1851790A1 (en) Method for reducing the trap density in a semiconductor wafer
WO2006032300A1 (en) Semiconductor device and method of forming the same
Kita et al. Dramatic improvement of GeO2/Ge MIS characteristics by suppression of GeO volatilization
JP2010535428A (ja) ＣＥＴスケーリング用高ｋ誘電体の処理方法
US8334220B2 (en) Method of selectively forming a silicon nitride layer
Kita et al. Study of Kinetic Behaviors of GeO in GeO2/Ge Stacks
KR100705175B1 (ko) Mos 구조 형성 방법
US20030190790A1 (en) Method of fabricating gate dielectric for use in semiconductor device
US20070232078A1 (en) In situ processing for ultra-thin gate oxide scaling
CN108597996A (zh) 半导体器件的形成方法
KR20040086495A (ko) 반도체 장치의 제조 방법 및 반도체 장치 및 반도체 제조장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190516

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201030

R150 Certificate of patent or registration of utility model

Ref document number: 6801154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250