KR20190047083A - 실리콘-온-절연체 웨이퍼 내의 매립 산화물을 용해시키기 위한 방법 - Google Patents

실리콘-온-절연체 웨이퍼 내의 매립 산화물을 용해시키기 위한 방법 Download PDF

Info

Publication number
KR20190047083A
KR20190047083A KR1020197011145A KR20197011145A KR20190047083A KR 20190047083 A KR20190047083 A KR 20190047083A KR 1020197011145 A KR1020197011145 A KR 1020197011145A KR 20197011145 A KR20197011145 A KR 20197011145A KR 20190047083 A KR20190047083 A KR 20190047083A
Authority
KR
South Korea
Prior art keywords
layer
silicon
oxygen scavenging
oxygen
box
Prior art date
Application number
KR1020197011145A
Other languages
English (en)
Other versions
KR102217707B1 (ko
Inventor
프레데릭 알리베르
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20190047083A publication Critical patent/KR20190047083A/ko
Application granted granted Critical
Publication of KR102217707B1 publication Critical patent/KR102217707B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 실리콘-온-절연체(silicon-on-insulator) 웨이퍼 내의 매립 산화물을 용해시키기 위한 방법에 관한 것으로, 본 방법은 매립 산화물층(102, 302, 402, 502)을 통해 캐리어 기판(103, 303, 403, 503)에 부착된 실리콘층(101, 301, 401, 501)을 갖는 실리콘-온-절연체 웨이퍼(100, 300, 400, 500)를 제공하는 단계, 및 매립 산화물층(102, 302, 402, 502)을 적어도 부분적으로 용해시키기 위해 상기 실리콘-온-절연체 웨이퍼(100, 300, 400, 500)를 어닐링하는 단계를 포함한다. 본 방법의 발명은 어닐링하는 단계 전에, 실리콘층(101, 301, 401, 501) 상에 또는 그 위에 산소 스캐빈징(scavenging)층(104, 304, 404, 504)을 제공하는 단계를 더 포함한다.

Description

실리콘-온-절연체 웨이퍼 내의 매립 산화물을 용해시키기 위한 방법
본 발명은 실리콘-온-절연체(SOI: silicon-on-insulator) 웨이퍼 어닐링(annealing)에 의한 매립 산화물 용해 방법에 관한 것이다.
특히 (결함 감소를 위해) 최종 타겟보다 더 두꺼운 산화물을 사용한 본딩을 가능하게 하기 위해, 그리고 매립 산화물(BOX: Buried Oxide) 전기 신뢰성을 향상시키기 위해, 초박막 매립 산화물(BOX)층, 즉, 약 50nm 이하의 두께를 갖는 BOX층을 갖는 실리콘-온-절연(SOI) 웨이퍼에 몇몇 개선점을 가져오기 위해, SOI 웨이퍼가 BOX 용해 어닐링 단계를 거치게 하는 것이 알려져 있다.
통상적으로, 환경 대기(ambient atmosphere) 중 특정 임계값 이상의 산소의 존재는 용해 프로세스가 일어나지 못하도록 방지하는 것으로 알려져 있다. 따라서, 알려진 BOX 용해 방법에서, 어닐링 환경 대기에서 낮은 산소 분압을 보장하기 위해 산소-기밀 노(oxygen-tight furnace)를 사용할 필요가 있다.
또한, SOI 웨이퍼가 얇은 실리콘층, 예를 들어, 약 150nm 이하의 두께를 갖는 실리콘층을 갖는 경우, 고온 어닐링 동안, 소위 디-웨팅(de-wetting) 또는 실리콘 볼-업(ball-up) 현상이 발생하는 것으로 알려져 있으며, 이에 의해 웨이퍼는 더 이상 사용할 수 없게 된다. 따라서, 알려진 BOX 용해 방법에서, BOX층의 최상부 상에 통상적으로 약 200nm의 두께를 갖는 두꺼운 실리콘층을 갖는 SOI 웨이퍼를 제공하는 것이 필요하다.
또한, 알려진 BOX 용해 방법은 최종 층 두께의 불균일 초래하는 것으로 알려진 BOX층으로부터 실리콘층을 통한 산소의 확산 및 SOI 웨이퍼 표면 부근으로부터의 SiO의 제거에 의해 제한된다. 특히, WO 2014/155166 A1호에 개시된 바와 같이, 알려진 BOX 용해 방법에서, 잔류 산소 함량은 10ppm 미만이어야 한다. 또한 알려진 BOX 용해 방법에 대해 고온(통상적으로 1150℃ 내지 1200℃)이 필요하다. 이와 관련하여, 온도 균일성 또는 가스 흐름의 적응에 관한 노의 특정 설계가 부분적인 해결책을 제공하는 것으로 알려져 있지만, 이는 알려진 BOX 용해 방법의 동역학이 특정 노 설계에 의존한다는 것을 의미한다. 즉, 산소-기밀형이 아닌 표준 노는 알려진 BOX 용해 방법과 함께 사용될 수 없다.
또한, BOX 용해 반응은 일반적으로 순전히 시간-제어(time-controlled)되는 것으로 알려져 있으며, 반응의 속도는 온도에-의존적인 것으로 알려져 있다. 따라서, 최종 용해된 두께는 추가적인 불균일성을 초래하는 것으로 알려진 국부적인 온도에 의존한다.
금속-산화물-반도체(CMOS) 집적 기술에서, 높은 유전율 또는 높은 유전 상수(높은-k) 재료가 통상적으로 누설 전류를 방지하기 위해 산화물 게이트 유전체에 사용된다. 계면층 스캐빈징(scavenging), 즉 산화물 게이트 유전체 상에 직접 산소 스캐빈징층을 증착하는 것이 보다 높은-k 산화물을 사용하는 것에 대한 알려진 대안이다(T. Ando의 "높은-k 게이트 유전체의 궁극적인 스케일링: 더 높은-k 또는 계면층 스캐빈징"; 재료, 2012, 5권, 478-500 페이지).
계면층 스캐빈징의 예는 US 2010/0244206 A1호에서 찾을 수 있으며, 이는 임계 전압을 변조하고 구동 전류를 개선하기 위해 계면 질화를 갖는 높은-k 금속 게이트 트랜지스터(MOSFET)를 형성하는 방법을 개시한다. 이 문헌은 기판, 기판 상의 질화된 계면층, 질화된 계면층 상의 높은-k 유전체층 및 높은-k 유전체층 상의 산소 스캐빈징층을 포함하는 높은-k 유전체 게이트 구조를 개시한다. 여기에 개시된 방법에서, 어닐링은 높은-k 유전체층 상에 산소 스캐빈징층을 증착한 후에 수행된다.
상술한 문제의 관점에서, 본 발명의 목적은, SOI 웨이퍼가 얇은 실리콘층을 가질 때, 즉, SOI 웨이퍼의 실리콘층이 150nm 미만 또는 그 보다 더 작은 두께를 가질 때에도 특히 BOX 어닐링 단계를 수행할 수 있게 하고, 아마도 산소-기밀 노 또는 특별히 설계된 고온 노를 필요로 하지 않는 개선된 BOX 용해 방법을 제공하는 것이다.
이러한 목적은 실리콘-온-절연체(silicon-on-insulator) 웨이퍼 내의 매립 산화물을 용해시키기 위한 방법으로 달성되며, 본 방법은 매립 산화물층을 통해 캐리어 기판에 부착된 실리콘층을 갖는 실리콘-온-절연체 웨이퍼를 제공하는 단계, 및 매립 산화물층을 적어도 부분적으로 용해시키기 위해 상기 실리콘-온-절연체 웨이퍼를 어닐링하는 후속 단계를 포함한다. 본 발명에 따르면, 본 방법은 어닐링하는 단계 전에, 실리콘층 상에 또는 그 위에 산소 스캐빈징(scavenging)층을 제공하는 단계를 더 포함한다.
따라서, 제안된 본 발명의 방법은 BOX 용해 어닐링 전에 SOI 웨이퍼의 실리콘층 최상부 상에 산소 스캐빈징층을 증착하는 것에 기초한다. 상술한 바와 같이, 계면층 스캐빈징은 높은-k 산화물 게이트 전극에서 누설 전류를 방지하기 위해 금속-산화물-반도체 기술과 관련하여 알려져 있다. 보다 구체적으로, 산소 스캐빈징층은 금속-산화물-반도체 트랜지스터의 높은-k 산화물 게이트 유전체층과 같은 산화물층 상에 직접 증착되는 것으로만 알려져 있다. 즉, 산소 스캐빈징층은 게이트 산화물을 타겟으로 하는 것으로만 알려져 있으며, BOX 용해 방법과 조합하여 알려져 있지는 않다. 놀랍게도, SOI 웨이퍼와 함께, 특히 SOI 웨이퍼의 실리콘층 상에 또는 그 위에 산소 스캐빈징층을 사용하는 것은 알려진 BOX 용해 방법에 비해 몇 가지 유리한 이점을 제공한다는 것이 밝혀졌다:
본 발명에 따른 BOX 용해 방법은 임의의 원하는 두께의 실리콘층을 포함하는 SOI 웨이퍼에 적용될 수 있다. 특히, 본 발명은, 산소 스캐빈징층을 캡핑(capping)하는 것이 디-웨팅(de-wetting) 또는 볼-업(ball-up) 현상이 발생하는 것을 방지할 것이므로, 얇은 실리콘층, 즉, 약 150nm 이하, 특히 약 50nm 이하, 보다 특히 약 25nm 이하, 또는 보다 특히 심지어 약 10nm만큼 얇은 두께를 갖는 실리콘층을 갖는 SOI 웨이퍼에 유리하게 적용될 수 있다. 따라서, 본 발명의 BOX 용해 방법은 심지어 변위 실리콘(strained silicon)과 같은, 두꺼운 층에서 얻을 수 없는 재료에 대해서도 사용될 수 있다.
또한, 용해 프로세스가 확산-제한적이기 때문에, 동일 온도에서, 본 발명의 BOX 용해 방법은 표준 200nm 두께의 실리콘층을 갖는 SOI 웨이퍼보다 10nm만큼 얇은 실리콘층을 갖는 SOI 웨이퍼에서 20배까지 더 빠르게 수행될 수 있다.
또한, 본 발명의 BOX 용해 방법은 또한 알려진 BOX 용해 방법보다 더 낮은 온도에서 수행될 수 있으며, 이는 차례로 알려진 방법에 대한 용해 프로세스를 상당히 단순화시키는 것으로 귀결된다. 특히, 본 발명의 BOX 용해 방법은 보다 단순한 노 설계를 사용하는 것을 허용하고 고온의 노를 필요로 하지 않는다. 본 발명의 BOX 용해 방법의 또 다른 유리한 특징은 슬립-라인 생성(slip-line generation)에 대한 더 작은 감도 및 더 짧은 램프-업/다운(ramp-up/down) 시간을 포함한다.
또한, 본 발명의 BOX 용해 방법은 산소 스캐빈징층의 산소 스캐빈징 요소의 양을 제어함으로써 제한될 수 있다. 예를 들어, 본 발명의 BOX 용해 방법의 일부 실시예에서, 산소 스캐빈징층은 용해될 매립 산화물층의 적어도 미리 정해진 두께를 용해시키기에 적절한 두께를 가질 수 있다. 추가적인 바람직한 실시예에서, 산소 스캐빈징층은 HfO2 화학량론(stoichiometry)을 초과하는 미리 정해진 양의 Hf를 갖는 아화학량론적(substoichiometric) HfO2, 즉 x<2인 HfOx를 포함할 수 있다. 원하는 어플리케이션에 따라, 산소 스캐빈징층은 란탄족 금속, 희토류 금속, 티타늄이 풍부한(Ti-풍부) 티타늄 질화물(TiN), 2족 원소 및 3족 원소 중 적어도 하나로부터 선택될 수 있다.
임의의 경우에, 산소 스캐빈징 요소의 양을 제어함으로써, 본 발명의 BOX 용해 방법은 유리하게 자기-제한적이 되며, 즉, 산화물의 대응하는 양이 용해될 때, 반응은 중단된다. 그러면, 두께 균일성은 산소 스캐빈징층 증착 제어에 의존하며, 노에서의 온도, 어닐링 시간 또는 가스 흐름의 작은 변동과는 독립적이다. 또한, 이는 유리하게 BOX 두께의 웨이퍼 별 맞춤화를 허용한다. 즉, 증착 두께가 웨이퍼별로 적응될 수 있지만, 몇몇 웨이퍼는 유리하게 함께 용해 어닐링을 겪을 수 있다.
일부 실시예에서, 본 발명에 따른 BOX 용해 방법 또는 그 임의의 변형은 어닐링하는 단계 전에 산소 스캐빈징층의 최상부 상에 및/또는 산소 스캐빈징층과 실리콘층 사이에 확산 장벽층을 제공하는 단계를 더 포함할 수 있다. 이러한 변형은 호환될 수 있으며 이하의 이점을 갖는다:
확산 장벽층이 산소 스캐빈징층의 최상부 상에, 특히 상기 산소 스캐빈징층의 최상부 바로 위에 제공되는 경우, 확산 장벽층은 산소 확산 장벽층일 수 있다. 이러한 산소 장벽층은 특히 실리콘 질화물층일 수 있지만, 이에 한정되지 않는다. 따라서, 이러한 추가의 캡핑(capping)층은 환경(ambient)으부터 산소 스캐빈징층으로의 산소의 확산을 유리하게 방지할 수 있으며, 이에 의해 산소-기밀형이 아닌 노를 사용할 수 있게 된다.
확산 장벽층이 산소 스캐빈징층과 실리콘층 사이에 제공되는 경우, 확산 장벽층은 실리콘층으로의 산소 스캐빈징 요소의 확산을 방지하도록 선택될 수 있다. 이러한 확산 장벽층은, La 또는 Hf가 산소 스캐빈징 요소로서 사용되는 경우, 특히 화학량론적 HfO2의 층일 수 있지만, 이에 한정되지는 않는다. 유리하게는, 이러한 추가적인 층은 용해 프로세스의 제어를 향상시킬 수 있고, 및/또는 SOI 웨이퍼의 실리콘층으로의 산소 스캐빈징 요소의 확산을 방지할 수 있다. 이는 또한 증착 프로세스를 단순화하는 데 사용될 수 있다.
본 발명의 BOX 용해 방법의 추가적인 이점은, 산소-제어 환경(ambient)이 더 이상 엄격하게 필요하지 않다는 것이다. 실제로, 표준 노 또는 적어도 산소-기밀형이 아닌 노는 특히 매우 두꺼운 산소 스캐빈징층과 함께 사용될 수 있어, 산소가 동시에 환경(ambient)으로부터 흡수되면서 BOX층으로부터 여전히 스캐빈징될 수 있다. 대안적으로, 또는 부가적으로, 이는 환경의 산소에 대한 확산 장벽으로서 작용하는 산소 스캐빈징층의 최상부 상의 선택적인 추가적인 층과 함께 조합하여 가능하며, 이 경우, 반응은 상술한 바와 같이 자기-제한적일 수 있다.
마지막으로, 본 발명의 BOX 방법에서, 실리콘-온-절연체 웨이퍼를 제공하는 단계는 이온 주입에 의한 층 전사 기술을 사용하여 캐리어 기판 상으로 실리콘층을 전사하는 단계를 포함할 수 있다. 따라서, 도너 실리콘 웨이퍼(donor silicon wafer) 및/또는 도너 캐리어 기판(donor carrier substrate)으로부터의 재료의 가능한 리사이클링을 포함하여 모든 기본 이점을 갖는 Smart Cut™ 기술이 사용될 수 있다.
첨부된 도면을 참조하여 설명되는 유리한 실시예에 기초하여, 본 발명 및 그 변형이 이하에서 보다 상세히 설명될 것이다.
도 1은 본 발명의 제1 예시적인 실시예에서 산소 스캐빈징층을 갖는 실리콘-온-절연체 웨이퍼를 개략적으로 나타낸다.
도 2는 두꺼운 SOI 막을 사용하는 표준 방법과 비교하여, 어닐링 온도의 함수로서 얇은 SOI 필름에 대한 본 발명의 방법을 사용하여 얻어진 예시적인 확산-제한 용해 시간을 나타내는 플롯이다.
도 3은 본 발명의 제2 예시적인 실시예에서 산소 스캐빈징층을 갖는 실리콘-온-절연체 웨이퍼를 개략적으로 나타낸다.
도 4는 본 발명의 제3 실시예에서 산소 스캐빈징층 및 선택적인 산소 확산 장벽층을 갖는 실리콘-온-절연체 웨이퍼를 개략적으로 나타낸다.
도 5는 본 발명의 제4 실시예에서 산소 스캐빈징층 및 스캐빈징 요소의 확산을 방지하기 위한 선택적인 장벽층을 갖는 실리콘-온-절연체 웨이퍼를 개략적으로 나타낸다.
도 6은 알려진 매립 산화물 용해 방법에 사용되는 통상적인 실리콘-온-절연체 웨이퍼를 개략적으로 나타낸다.
유사한 참조 부호는 이후에 상세하게 설명되고 첨부된 도면에 예시된 실시예 및 예에 걸쳐 동일한 피처 또는 유사하거나 동등한 피처를 나타내는 데 사용될 수 있다. 또한, 이전 실시예에서 이미 설명된 피처의 상세한 설명은 간결성을 위해 후속하는 실시예에서 생략될 수 있다. 명시적으로 언급하지 않는 한, 첨부된 도면은 어떠한 치수 또는 비율을 나타내도록 의도된 것이 아니다.
알려진 종래 기술의 예를 개략적으로 나타내는 도 6이 이하에서 우선 설명될 것이다. 표준 매립 산화물(BOX) 용해 방법에서, 도 6에 나타낸 바와 같이, 실리콘-온-절연체(SOI) 웨이퍼(600)가 제공된다. 통상적으로, SOI 웨이퍼(600)는 매립 산화물(BOX)층(602)에 의해 캐리어 기판(603)에 부착된 두꺼운 실리콘(Si)층(601)을 포함한다. 상술한 바와 같이, 결함 감소를 위해 최종 타겟보다 더 두꺼운 산화물을 사용한 본딩 및/또는 매립된 산화물의 전기적 신뢰성 향상을 가능하게 하기 위해, SOI 웨이퍼(600)는 표준 BOX 용해 어닐링을 겪는다.
또한 상술한 바와 같이, 표준 방법에서, BOX 용해 어닐링은 산소-제어 환경, 즉 산소-기밀 노와 고온, 특히 약 900℃에서 약 1200℃ 또는 그 이상까지의 범위 모두를 필요로 한다. 또한, 디-웨팅 또는 볼-업 현상을 피하기 위해, 표준 방법에서, 실리콘층(601)은 충분히 두꺼워야 한다. 따라서, 표준 방법에서, 실리콘층(601)은 통상적으로 약 200nm의 두께 hSi를 가져야만 한다. 차례로, BOX층(602)은 통상적으로 약 50nm 이하의 두께 hBOX를 갖는다. 또한, 표준 BOX 용해 방법의 동역학은 온도 및 웨이퍼 표면에 가까운 산소의 분압에 의해 정의되며, 노 설계에 종속적이다.
본 발명의 예시적인 실시예가 특히 도 1 내지 도 5를 참조하여 이하 설명될 것이다.
본 발명의 제1 예시적인 실시예가 도 1을 참조하여 설명될 것이다. 본 발명에 따르면, 제1 단계에서, SOI 웨이퍼(100)가 제공된다. SOI 웨이퍼(100)는 BOX층(102)에 의해 캐리어 기판(103)에 부착된 실리콘층(101)을 포함한다. 후속 단계에서, 이 SOI 웨이퍼(100)는 BOX 용해 어닐링을 겪을 것이다. 이에 한정되지 않지만, 제1 실시예에서, SOI 웨이퍼(100)를 제공하는 단계는, 예를 들어, 층 전사 기술을 사용하여 달성될 수 있다. 특히, 전사된 실리콘층(101)을 제공하는 데 사용되는 도너 실리콘 웨이퍼로부터의 가능한 재료의 리사이클링 및/또는 캐리어 기판(103)에 사용되는 도너 캐리어 기판의 리사이클링을 포함하여, 모든 기본 이점을 갖는 Smart CutTM 기술과 같은 이온 주입에 의한 층 전사 기술이 사용될 수 있다.
또한, 본 발명에 따르면, BOX 용해 어닐링 전에, SOI 웨이퍼(100)의 최상부 실리콘층(101)은 그 위에 산소 스캐빈징층(104)을 증착함으로써 캡핑(capping)된다. 후술하는 바와 같이, 다양한 이점이 알려진 BOX 용해 방법에 비교하여 이러한 추가적인 단계로부터 비롯된다.
특히, 산소 스캐빈징층(104)에 의해 캡핑된 실리콘층(101)을 가짐으로써, 디-웨팅이 발생하지 않을 것이므로, 표준 BOX 용해 방법에서 사용되는 두꺼운 실리콘층(601)의 두께보다 훨씬 작은 두께 hSi를 갖는 실리콘층(101)을 사용할 수 있다. 따라서, 제1 실시예에서, 실리콘층(101)은 약 150nm 이하, 또는 심지어 약 50nm 이하, 예를 들어, 약 25nm 이하, 심지어 약 10nm만큼 얇은 두께 hSi를 가질 수 있다.
또한, 본 발명은 두께 제한 필름 상에 BOX 용해를 수행하는 것을 허용한다. 따라서, 제1 실시예의 변형에서, SOI 웨이퍼(100)의 실리콘층(101)은 변위 실리콘층(strained silicon layer)일 수도 있다.
본 발명의 추가적인 이점이 이하 도 2를 참조하여 설명될 것이며, 도 2는 ℃의 어닐링 온도의 함수로 측정된 확산-제한 용해 시간을 시간(hour)으로 나타낸다.
제1 라인(201)은 도 6을 참조하여 설명된 표준 용해 방법을 사용하여, 즉, 약 200nm의 표준 두께 hSi를 갖는 캡핑되지 않은 두꺼운 실리콘층(601)으로, 고온에서 산소-기밀 노를 사용하여 SOI 웨이퍼(600)의 BOX층(602)에 10nm의 산화물을 용해시키는 데 필요한 시간을 나타낸다.
반대로, 제2 라인(202)은 도 1을 참조하여 설명된 본 발명의 BOX 용해 방법을 사용하여, 즉, 산소 스캐빈징층(104)에 의해 캡핑된 얇은 실리콘층(101)으로 SOI 웨이퍼(100)의 BOX층(102)에 10nm의 산화물을 용해시키는 데 필요한 시간을 나타낸다. 본 발명의 특별한 이점을 강조하기 위해, 측정은 약 10nm의 두께 hSi를 갖는 얇은 실리콘층(101)에 대해 수행되었다.
도 2로부터 알 수 있는 바와 같이, 주어진 어닐링 온도에 대하여, 본 발명의 방법은 표준 방법보다 약 20배 더 빠른 확산을 허용하고, 주어진 용해 시간 동안, 본 발명의 방법은 표준 방법보다 약 100℃ 더 낮은 온도에서 용해 어닐링을 수행하는 것을 허용한다. 즉, 본 발명의 방법은 표준 방법보다 슬립-라인 생성(slip-line generation)에 덜 민감하다.
제1 실시예의 이로운 변형에서, 그리고 아래의 예에서 더욱 상세히 설명되는 바와 같이, 산소 스캐빈징층(104)은 스캐빈징 요소의 계산된 양을 포함할 수 있다. 즉, 산소 스캐빈징층(104)은 제어된 양의 산소를 흡수하도록 최적화될 수 있다. 이 경우, 본 발명의 BOX 용해 방법은, 산소 스캐빈징층(104)이 포화될 때 용해가 중단될 것이므로 자체-제한된다. 도 2에 나타낸 예에서, 제2 라인(202)으로 나타낸 바와 같이, 10nm의 산화물을 용해시킨 후에 용해가 중단된다.
자체-제한은, SOI 웨이퍼(100)의 최종 균일성이 산소 스캐빈징층(104)을 증착하는 데 사용되는 증착 기술에 의해 제어되고 노의 온도 또는 가스 흐름 변동에 민감하지 않은 추가의 이점을 제공한다.
또한, 산소 스캐빈징층(104)을 적절하게 선택함으로써 용해량을 정의하는 것은 BOX층(102)의 두께를 웨이퍼 별 맞춤화를 허용한다. 상술한 바와 같이, 용해가 사전 정의되고 제어된 양 이후에 중단되기 때문에, 본 발명의 방법의 변형은 심지어 동일 노 배치(batch)에서 상이한 제품을 혼합하는 것을 허용한다. 즉, 자기-제한적인 변형에서, 각각의 BOX층(102)의 모두 상이한 두께를 갖는 복수의 SOI 웨이퍼(100)가 동시에 프로세싱될 수 있다.
이에 한정되지 않고, 본 발명의 방법의 제1 상세한 예가 제1 실시예의 프레임워크 내에서 그리고 도 1 및 도 2를 참조하여 이하 설명될 것이다. 이러한 상세한 예에서, 개시 SOI 웨이퍼(100)는 약 10nm의 두께 hSi를 갖는 실리콘층(101) 및 표준 캐리어 기판(103) 상의 약 35nm BOX의 두께 hBOX를 갖는 BOX층(102)을 갖는다.
비-화학량론적 HfO2의 산소 스캐빈징층(104), 즉 x<2인 HfOx, 여기서는 HfO1.5가 약 17.5nm의 두께 hscav까지 실리콘층(101)의 표면 상에 증착된다. 산소 스캐빈징층(104)의 정확한 두께 hscav는 선택된 증착 기술에 의존할 수 있다. HfO2 화학량론(stoichiometry)을 초과하여 약 2.3 × 1016atoms·cm2의 Hf의 증착으로 귀결될 수 있다면, 임의의 표준 증착 기술이 사용될 수 있다. 예를 들어, 약 2.3 × 1016atoms·cm2의 Hf 더하기 약 6.9 × 1016 molecules·cm2의 HfO2의 등가물이 증착될 수 있다.
산소 스캐빈징층(104)을 갖는 SOI 웨이퍼(100)는 그 후 1050℃에서 3시간 동안, 또는 1100℃에서 50분 동안, 또는 1150℃에서 15분 동안 무산소 환경(산소-기밀 노)에서 어닐링된다. 어닐링은 그 후 동일한 온도에서 다른 기간 동안, 예를 들어, 30분 동안 계속되어 용해가 완료되었음을 보장할 수 있다.
이 프로세스 동안, 산소 스캐빈징층(104)이 HfO2의 층이 될 때까지 약 4.6 × 1016atoms·cm2의 산소가 BOX층(102)으로부터 HfOx의 산소 스캐빈징층(104)으로 확산되어, 용해 프로세스를 중단시킬 것이다. 용해 프로세스는 초기 BOX층(102)의 약 35nm의 초기 두께 hBOX로부터 10nm를 소비할 것이다.
어닐링에 후속하여, 어닐링에 의해 개질된 산소 스캐빈징층(104)인 결과적인 최상부 Hf02층은 결과적으로 어닐링된 SOI 웨이퍼(100)로부터 선택적으로 제거될 수 있으며, 후-용해(post-dissolution) 어닐링 실리콘층(101)의 노출된 표면이 그 후 클리닝될 수 있다. 후-프로세스 SOI 웨이퍼(100)는 약 14㎚의 후-프로세스 두께 hSi를 갖는 후-프로세스 실리콘층(101) 및 약 25㎚의 후-프로세스 두께 hBOX를 갖는 후-프로세스 BOX층(102)을 가질 것이다.
제1 실시예와 관련하여, 그리고 도 1 및 2를 참조하여 상술한 바와 같은 이점은 제1 실시예의 특징 전부는 아니지만 대부분을 공유하는 도 3 내지 도 5를 참조하여 이하 설명되는 실시예에 또한 적용될 수 있다. 따라서, 이하의 설명은 상술한 양태와 상이한 양태에 초점을 맞출 것이다. 명백해질 바와 같이, 본 발명의 변형은 표준 노의 가능한 사용과 같은 후술되는 추가적인 이점을 제공할 수 있다.
본 발명의 제2 예시적인 실시예가 도 3을 참조하여 설명될 것이다. 제1 실시예에서와 같이, 제1 단계에서, SOI 웨이퍼(300)가 제공된다. SOI 웨이퍼(300)는 또한 BOX층(202)에 의해 캐리어 기판(303)에 부착된 실리콘층(301)을 포함한다. 후속 단계에서, 이러한 SOI 웨이퍼(300)는 BOX 용해 어닐링을 겪을 것이다.
제2 실시예에서, BOX 용해 어닐링 전에, SOI 웨이퍼(300)의 최상부 실리콘층(301)은 또한 산소 스캐빈징층(304)을 그 위에 증착함으로써 캡핑된다. 그러나, 실리콘층(301) 및 BOX층(302)은 제1 실시예에서 설명된 동일 범위 내에서 각각의 두께를 가질 수 있으며, 제1 실시예 특히 제1 상세 예와 반대로, 제2 실시예의 산소 스캐빈징층(304)은 제1 실시예의 산소 스캐빈징층(104)보다 두껍다. 특히, 산소 스캐빈징층(3 또는 4)은 적어도 약 200nm의 두께 hscav를 가질 수 있다.
이러한 더 두꺼운 산소 스캐빈징층(304)은 제1 실시예에서 설명한 바와 같이 BOX층(302)으로부터의 산소를 스캐빈징하는 것을 여전히 허용하지만, 제2 실시예에서는, 심지어 환경(ambient)으로부터 산소를 흡수하도록 두께 hscav가 산소 스캐빈징층(304)에 대해 충분히 높다. 즉, 제2 실시예에서, 잔류 산소가 용해 프로세스와 경쟁하지 않는 한 환경(ambient)에 존재할 수 있다.
결과적으로, 제2 실시예에서, 산소-제어 환경 및 이에 따른 산소-기밀 노가 필요 없다. 본 발명으로 도달할 수 있는 유리한 더 낮은 어닐링 온도와 함께, 도 2를 참조하여 설명된 바와 같이, 제2 실시예는 그에 따라 표준 노를 사용하는 것을 허용한다.
본 발명의 제3 예시적인 실시예가 도 4를 참조하여 이하 설명될 것이며, 도 4는 표준 노를 사용하는 것을 또한 허용하는 다른 유리한 변형을 나타낸다. 이전 실시예에서와 같이, 제1 단계에서 SOI 웨이퍼(400)가 제공된다. SOI 웨이퍼(400)는 또한 BOX층(402)에 의해 캐리어 기판(403)에 부착된 실리콘층(401)을 포함한다. 후속 단계에서, 이러한 SOI 웨이퍼(400)는 BOX 용해 어닐링을 겪을 것이다.
또한, 이전 실시예에서와 같이, 제3 실시예에서, BOX 용해 어닐링 전에, SOI 웨이퍼(400)의 최상부 실리콘층(401)은 또한 그 위에 산소 스캐빈징층(404)을 증착함으로써 캡핑된다. 그러나, 제1 실시예와 유사하지만 제2 실시예와는 대조적으로, 산소 스캐빈징층(404)은 바람직하게는 BOX층(402)으로부터 스캐빈징될 특정의 원하는 양의 산소로 맞추어져서, 제3 실시예의 변형이 또한 시간에 따라 자체-제한될 수 있다. 즉, 산소 스캐빈징층(404)은 제1 실시예의 산소 스캐빈징층(104)과 동일한 범위에서 두께 hscav를 가지며, 제2 실시예의 산소 스캐빈징층(304)의 두께보다 훨씬 작다.
또한, 도 4에 나타낸 바와 같이, 산소 스캐빈징층(404)을 증착한 후에 그리고 여전히 BOX 용해 어닐링 이전에, 제3 실시예에서, 선택적 산소 확산 장벽층(405)이 산소 스캐빈징층(404)의 최상부 상에 제공된다. 결과적으로, 잔류 산소가 환경에 존재할 수 있지만, 산소 스캐빈징층(404)에 의해 스캐빈징되지 않을 것이다.
결과적으로, 선택적 산소 확산 장벽층(405)으로, 제3 실시예에서, 제2 실시예보다 산소-제어 환경에 대한 필요성이 훨씬 적다. 따라서, 본 발명으로 도달할 수 있는 유리하게 더 낮은 어닐링 온도와 함께, 도 2를 참조하여 설명된 바와 같이, 제3 실시예는 또한 유리하게 표준 노를 사용하는 것을 허용한다.
이에 한정되지 않고, 본 발명의 방법의 제2 상세 예가 제3 실시예의 프레임워크 내에서, 그리고 도 4를 참조하여 이하 설명될 것이다. 이러한 상세 예에서, 개시 SOI 웨이퍼(400)는 약 10nm의 두께 hSi를 갖는 실리콘층(401) 및 표준 캐리어 기판(403) 상의 약 35nm의 BOX의 두께 hBOX를 갖는 BOX층(402)을 갖는다.
제1 상세 예에서와 같이, HfO1.5의 산소 스캐빈징층(404)은 약 17.5nm의 두께 hscav까지 실리콘층(401)의 표면 상에 증착된다. 상술한 바와 같이, 산소 스캐빈징층(404)의 정확한 두께 hscav는 또한 선택된 증착 기술에 의존할 수 있다. HfO2 화학량론(stoichiometry)을 초과하여 약 2.3 × 1016atoms·cm2의 Hf의 증착으로 귀결될 수 있다면, 임의의 표준 증착 기술이 사용될 수 있다. 예를 들어, 약 2.3 × 1016atoms·cm2의 Hf 더하기 약 6.9 × 1016 molecules·cm2의 HfO2의 등가물이 증착될 수 있다.
제3 실시예에서 설명된 변형에 따르면, 선택적인 Si3N4 층이 약 50nm의 두께까지 SOI 웨이퍼(400)의 최상부 상에, 특히 산소 스캐빈징층(404) 상에 증착될 수 있다. 이러한 Si3N4 층은 제3 실시예의 산소 확산 장벽층(405)을 형성한다.
HfO1.5의 산소 스캐빈징층(404)을 갖는 SOI 웨이퍼(400) 및, 그 위에, Si3N4의 산소 확산 장벽층(405)은 그 후 1050℃에서 3시간 동안, 또는 1100℃에서 50분 동안, 또는 1150℃에서 15분 동안 표준 노에서 어닐링된다. 이 경우, 어닐링은 그 후 동일한 온도에서 다른 기간 동안, 예를 들어, 15분 동안 계속될 수 있다.
제1 상세 예에서와 같이, 이 이 프로세스 동안, 산소 스캐빈징층(404)이 HfO2의 층이 될 때까지 약 4.6 × 1016atoms·cm2의 산소가 BOX층(402)으로부터 HfOx의 산소 스캐빈징층(404)으로 확산되어, 용해 프로세스를 중단시킬 것이다. Si3N4의 산소 확산 장벽층(405)의 존재로 인해 표준 노에 존재하는 어떠한 잔류 산소도 산소 스캐빈징층(404)에 의해 스캐빈징되지 않을 것이다. 용해 프로세스는 초기 BOX층(402)의 약 35nm의 초기 두께 hBOX로부터 10nm를 소비할 것이다.
어닐링에 후속하여, 어닐링에 의해 개질된 산소 확산 장벽층(405) 및 산소 스캐빈징층(404)인 결과적인 최상부 Si3N4 및 Hf02층은 결과적으로 어닐링된 SOI 웨이퍼(400)로부터 선택적으로 제거될 수 있으며, 후-용해 어닐링 실리콘층(401)의 노출된 표면이 그 후 클리닝될 수 있다. 후-프로세스 SOI 웨이퍼(400)는 약 14㎚의 후-프로세스 두께 hSi를 갖는 후-프로세스 실리콘층(401) 및 약 25㎚의 후-프로세스 두께 hBOX를 갖는 후-프로세스 BOX층(402)을 가질 것이다.
본 발명의 제4 예시적인 실시예가 도 5를 참조하여 설명될 것이다. 이전의 실시예에서와 마찬가지로, 제1 단계에서, SOI 웨이퍼(500)가 제공된다. SOI 웨이퍼(500)는 또한 BOX층(502)에 의해 캐리어 기판(503)에 부착된 실리콘층(501)을 포함한다. 후속 단계에서, 이러한 SOI 웨이퍼(500)는 BOX 용해 어닐링을 겪을 것이다.
또한, 이전 실시예에서와 같이, 제4 실시예에서, 본 발명에 따르면, BOX 용해 어닐링 전에, SOI 웨이퍼(500)의 최상부 실리콘층(501)은 그 위에 산소 스캐빈징층(504)을 증착함으로써 캡핑된다. 그러나, 이러한 단계 전에, 그리고 BOX 용해 어닐링 이전의 임의의 경우에, 제5 실시예는 실리콘층(501)의 최상부 상에 선택적인 확산 장벽층(505)을 제공하는 추가적인 단계를 포함하며, 실리콘층(501) 상에 직접 증착되는 것이 아니라 그 최상부 상에 산소 스캐빈징층(504)이 증착될 것이다.
선택적인 확산 장벽층(505)의 재료를 적절하게 선택함으로써, 하부 BOX층(502)으로부터 산소를 스캐빈징하는 것이 여전히 가능하지만, 산소 스캐빈징층(504)으로부터 실리콘층(501)으로의 산소 스캐빈징 요소의 확산이 방지될 수 있다. 예를 들어, 산소 스캐빈징층(504)이 란탄족 금속을 포함하는 경우, 선택적인 확산 장벽층(505)은 La의 층일 수 있고, 산소 스캐빈징층(504)이 HfOx를 포함하는 경우, 이전 실시예들의 일부에서와 같이, 선택적인 확산 장벽층(505)은 Hf의 층일 수 있다. 따라서, 선택적인 확산 장벽층(505)은 용해 프로세스의 제어를 향상시킬 수 있고, 산소 스캐빈징층(504)의 증착을 단순화시키는 데 사용될 수 있다.
제4 실시예의 변형에서, 산소 스캐빈징층(504)의 두께 hscav에 따라, 제1 실시예 또는 그 변형에 관한 제1 상세 예에서와 같이, 산소-기밀 노가 바람직할 수 있거나, 제2 실시예 또는 그 변형에서와 같이 표준 노를 사용하는 것이 가능할 수 있다. 제4 실시예의 추가적인 변형에서, 제3 실시예 또는 그 변형의 산소 확산 장벽층(405)과 같이 선택적인 산소 확산 장벽층이 제공된다면 표준 노를 사용하는 것이 또한 가능할 것이다.
상술한 다양한 실시예의 추가적인 조합이 또한 가능하며, 본 발명에 따른 BOX 용해 방법의 추가적인 실시예 및/또는 변형을 형성한다.
요약하면, SOI 웨이퍼의 실리콘층 상에 또는 그 위에 캡핑 산소 스캐빈징층을 추가함으로써, 본 발명 및 그 많은 변형은 알려진 BOX 용해 방법과 비교하여 개선된 BOX 용해 방법을 제공한다. 특히, 본 발명의 방법은 얇은 실리콘층, 특히 10nm만큼 얇은 실리콘층을 갖는 SOI 웨이퍼에 대해서도 BOX 용해를 수행하는 것을 허용한다. 본 발명의 방법의 유리한 변형은 산소-제어 환경의 필요 없어, 즉, 표준 노에서 BOX 용해를 수행하는 것을 심지어 허용한다. 유리한 변형은 심지어 자기-제한 용해를 제공하여, 상이한 층두께를 갖는 복수의 SOI 웨이퍼에 대해 동시 BOX 용해가 동일 노에서 병렬로 수행될 수 있다.

Claims (11)

  1. 실리콘-온-절연체(silicon-on-insulator) 웨이퍼 내의 매립 산화물을 용해시키기 위한 방법에 있어서,
    매립 산화물층(102, 302, 402, 502)을 통해 캐리어 기판(103, 303, 403, 503)에 부착된 실리콘층(101, 301, 401, 501)을 갖는 실리콘-온-절연체 웨이퍼(100, 300, 400, 500)를 제공하는 단계; 및
    상기 매립 산화물층(102, 302, 402, 502)을 적어도 부분적으로 용해시키기 위해 상기 실리콘-온-절연체 웨이퍼(100, 300, 400, 500)를 어닐링하는 단계를 포함하고,
    상기 어닐링하는 단계 전에, 상기 실리콘층(101, 301, 401, 501) 상에 또는 그 위에 산소 스캐빈징(scavenging)층(104, 304, 404, 504)을 제공하는 단계를 더 포함하는 것을 특징으로 하는, 방법.
  2. 제1항에 있어서,
    상기 실리콘층(101, 301, 401, 501)은 약 150nm 이하, 특히 약 50nm 이하, 더욱 특히 약 25nm 이하, 더욱 더 특히 약 10nm의 두께(hSi)를 갖는, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 실리콘층(101, 301, 401, 501)은 변위층(strained layer)인, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 산소 스캐빈징층(104, 304, 404, 504)은 적어도 미리 정해진 두께의 상기 매립 산화물층(102, 302, 402, 502)이 용해되기에 적절한 두께(hscav)를 갖는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 산소 스캐빈징층(104, 304, 404, 504)은 HfO2 화학량론(stoichiometry)을 초과하는, 미리 정해진 양의 Hf를 갖는 아화학량론적(substoichiometric) HfO2, 즉, x < 2인 HfOx를 포함하는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 산소 스캐빈징층(104, 304, 404, 504)은 란탄족 금속, 희토류 금속, 티탄이 풍부한(Ti-rich) 티타늄 질화물(TiN), 2족 원소들 및 3족 원소들 중 적어도 하나로부터 추가적으로 선택되는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 어닐링하는 단계 이전에, 상기 산소 스캐빈징층(404)의 최상부 및/또는 상기 산소 스캐빈징층(504)과 상기 실리콘층(501) 사이에, 확산 장벽층(405, 505)을 제공하는 단계를 더 포함하는, 방법.
  8. 제7항에 있어서,
    상기 확산 장벽층(405)이 상기 산소 스캐빈징층(404)의 최상부에 제공되는 경우, 특히 상기 산소 스캐빈징층의 최상부 바로 위에 제공되는 경우, 상기 확산 장벽층(405)은 산소 확산 장벽층, 특히 실리콘 질화물층인, 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 확산 장벽층(505)이 상기 산소 스캐빈징층(504)과 상기 실리콘층(501) 사이에 제공되는 경우, 상기 확산 장벽층(505)은 상기 실리콘층(501)으로의 산소 스캐빈징 요소의 확산을 방지하도록 선택되고, 특히 화학량론적 HfO2의 층인, 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 어닐링하는 단계는 표준 노(furnace)에서, 특히 산소-기밀형(oxygen-tight)이 아닌 노에서 수행되는, 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 실리콘-온-절연체 웨이퍼(100, 300, 400, 500)를 제공하는 단계는 이온 주입에 의한 층 전사 기술을 사용하여 상기 실리콘층(101, 301, 401, 501)을 상기 캐리어 기판(103, 303, 403, 503) 상으로 전사시키는 단계를 포함하는, 방법.
KR1020197011145A 2016-10-13 2017-09-29 실리콘-온-절연체 웨이퍼 내의 매립 산화물을 용해시키기 위한 방법 KR102217707B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1659917 2016-10-13
FR1659917A FR3057705B1 (fr) 2016-10-13 2016-10-13 Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
PCT/EP2017/074823 WO2018069067A1 (en) 2016-10-13 2017-09-29 Method for dissolving a buried oxide in a silicon-on-insulator wafer

Publications (2)

Publication Number Publication Date
KR20190047083A true KR20190047083A (ko) 2019-05-07
KR102217707B1 KR102217707B1 (ko) 2021-02-19

Family

ID=57583305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197011145A KR102217707B1 (ko) 2016-10-13 2017-09-29 실리콘-온-절연체 웨이퍼 내의 매립 산화물을 용해시키기 위한 방법

Country Status (9)

Country Link
US (1) US10847370B2 (ko)
JP (1) JP6801154B2 (ko)
KR (1) KR102217707B1 (ko)
CN (1) CN109844911B (ko)
DE (1) DE112017005180T5 (ko)
FR (1) FR3057705B1 (ko)
SG (1) SG11201903019XA (ko)
TW (1) TWI641040B (ko)
WO (1) WO2018069067A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069560B2 (en) * 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078116A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2007180416A (ja) * 2005-12-28 2007-07-12 Siltronic Ag Ｓｏｉウェーハの製造方法
US20130196515A1 (en) * 2012-02-01 2013-08-01 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
JP2013157586A (ja) * 2012-01-27 2013-08-15 Mtec:Kk 化合物半導体
KR20150135368A (ko) * 2013-03-25 2015-12-02 소이텍 실리콘 이산화물 층 용해 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
US6664598B1 (en) * 2002-09-05 2003-12-16 International Business Machines Corporation Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP5380838B2 (ja) * 2005-06-22 2014-01-08 日本電気株式会社 半導体装置の製造方法
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
US20100244206A1 (en) 2009-03-31 2010-09-30 International Business Machines Corporation Method and structure for threshold voltage control and drive current improvement for high-k metal gate transistors
EP2381470B1 (en) * 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
US8796116B2 (en) * 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
KR102336517B1 (ko) 2015-09-24 2021-12-07 에스케이텔레콤 주식회사 심볼 입력 방법 및 그 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078116A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2007180416A (ja) * 2005-12-28 2007-07-12 Siltronic Ag Ｓｏｉウェーハの製造方法
JP2013157586A (ja) * 2012-01-27 2013-08-15 Mtec:Kk 化合物半導体
US20130196515A1 (en) * 2012-02-01 2013-08-01 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
KR20150135368A (ko) * 2013-03-25 2015-12-02 소이텍 실리콘 이산화물 층 용해 방법

Also Published As

Publication number Publication date
US10847370B2 (en) 2020-11-24
JP6801154B2 (ja) 2020-12-16
TW201814785A (zh) 2018-04-16
SG11201903019XA (en) 2019-05-30
WO2018069067A1 (en) 2018-04-19
CN109844911B (zh) 2023-03-24
FR3057705A1 (fr) 2018-04-20
KR102217707B1 (ko) 2021-02-19
FR3057705B1 (fr) 2019-04-12
DE112017005180T5 (de) 2019-07-04
US20190259617A1 (en) 2019-08-22
JP2019535144A (ja) 2019-12-05
TWI641040B (zh) 2018-11-11
CN109844911A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
US6184072B1 (en) Process for forming a high-K gate dielectric
US6861712B2 (en) MOSFET threshold voltage tuning with metal gate stack control
US20060194423A1 (en) Method of making a nitrided gate dielectric
CN101986421B (zh) 介电膜、使用该介电膜的半导体器件的制造方法和半导体制造设备
US9472408B2 (en) Nitridation on HDP oxide before high-k deposition to prevent oxygen ingress
KR101521555B1 (ko) 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
GB2351608A (en) Method of fabricating an integrated circuit device with composite oxide dielectric
KR102183594B1 (ko) 제어된 열적 산화에 의한 에피 성장한 게르마늄에서의 표면 거칠기의 감소
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR102217707B1 (ko) 실리콘-온-절연체 웨이퍼 내의 매립 산화물을 용해시키기 위한 방법
JP5050351B2 (ja) 半導体装置の製造方法
JP2004253777A (ja) 半導体装置及び半導体装置の製造方法
JP3647785B2 (ja) 半導体装置の製造方法
WO2006082466A1 (en) Method for reducing the trap density in a semiconductor wafer
Kita et al. Dramatic improvement of GeO2/Ge MIS characteristics by suppression of GeO volatilization
US8334220B2 (en) Method of selectively forming a silicon nitride layer
US20200075332A1 (en) Methods Of Forming Silicon-Containing Layers
JP2004336057A (ja) 誘電層を形成する方法及び関連するデバイス
CN105575988B (zh) 一种防止高k材料氧扩散的方法
US20060094259A1 (en) Forming gas anneal process for high dielectric constant gate dielectrics in a semiconductor fabrication process
KR100705175B1 (ko) Mos 구조 형성 방법
JP2006319137A (ja) 半導体装置及びその製造方法
JPH11283975A (ja) 薄くて均一な酸化物を低い温度で形成する方法
JPH09293846A (ja) Ｓｉｍｏｘ基板の製造方法
JP2006054391A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant