DE112017005180T5 - Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer - Google Patents

Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer Download PDF

Info

Publication number
DE112017005180T5
DE112017005180T5 DE112017005180.0T DE112017005180T DE112017005180T5 DE 112017005180 T5 DE112017005180 T5 DE 112017005180T5 DE 112017005180 T DE112017005180 T DE 112017005180T DE 112017005180 T5 DE112017005180 T5 DE 112017005180T5
Authority
DE
Germany
Prior art keywords
layer
silicon
oxygen
box
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017005180.0T
Other languages
English (en)
Inventor
Frédéric Allibert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of DE112017005180T5 publication Critical patent/DE112017005180T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer, umfassend das Bereitstellen eines Silicon-On-Insulator-Wafers (100, 300, 400, 500) mit einer Siliciumschicht (101, 301, 401, 501), die über eine vergrabene Oxidschicht (102, 302, 402, 502) an einem Trägersubstrat (103, 303, 403, 503) angebracht ist, und das Glühen des Silicon-On-Insulation-Wafers (100, 300, 400, 500), um die vergrabene Oxidschicht (102, 302, 402, 502) zumindest teilweise aufzulösen. Das erfindungsgemäße Verfahren umfasst des Weiteren einen Schritt des Bereitstellens einer Sauerstoffabfangschicht (104, 304, 404, 504) auf oder über der Siliciumschicht (101, 301, 401, 501) vor dem Glühschritt.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Auflösen eines vergrabenen Oxids durch Glühen eines Silicon-On-Insulator-Wafers (SOI-Wafers).
  • Um mehrere Verbesserungen für Silicon-On-Insulation-Wafer (SOI-Wafer) mit einer ultradünnen vergrabenen Oxidschicht (Buried Oxide Layer, BOX-Schicht) zu erzielen, das heißt mit einer BOX-Schicht mit einer Dicke von etwa 50 nm oder weniger, insbesondere zum Ermöglichen einer Bindung unter Verwendung eines dickeren Oxids als das fertige Ziel (zur Verringerung von Defekten) und zum Verbessern der elektrischen Zuverlässigkeit von BOX, ist es bekannt, SOI-Wafer einem BOX-Auflösungs-Glühschritt zu unterziehen.
  • Es ist bekannt, dass das Vorliegen von Sauerstoff über einem bestimmten Schwellenwert in der Umgebungsatmosphäre typischerweise das Stattfinden des Auflösungsprozesses verhindert. Somit ist es bei bekannten BOX-Auflösungsverfahren notwendig, einen sauerstoffdichten Ofen zu verwenden, um einen geringen Teildruck von Sauerstoff in der Umgebungsatmosphäre des Glühens zu gewährleisten.
  • Außerdem findet während des Hochtemperaturglühens bekanntlich das sogenannte Nichtbenetzungs- oder Verklumpungsphänomen statt, falls der SOI-Wafer eine dünne Siliciumschicht aufweist, zum Beispiel eine Siliciumschicht mit einer Dicke von etwa 150 nm oder weniger, wodurch der Wafer nicht mehr zu verwenden ist. Folglich ist es bei bekannten BOX-Auflösungsverfahren notwendig, einen SOI-Wafer mit einer dicken Siliciumschicht, typischerweise mit einer Dicke von etwa 200 nm, oben auf der BOX-Schicht bereitzustellen.
  • Außerdem sind bekannte BOX-Auflösungsverfahren durch die Diffusion von Sauerstoff aus der BOX-Schicht durch die Siliciumschicht und durch das Entfernen von SiO aus der Nähe der SOI-Waferoberfläche begrenzt, was bekanntlich zu einer Ungleichmäßigkeit der fertigen Schichtdicken führt. Insbesondere, wie es in der WO 2014/155166 A1 offenbart ist, muss bei bekannten BOX-Auflösungsverfahren der Restsauerstoffgehalt unter 10 ppm liegen. Ferner sind für bekannte BOX-Auflösungsverfahren hohe Temperaturen (typischerweise 1150 °C bis 1200 °C) erforderlich. Diesbezüglich war es bekannt, dass spezielle Ausführungen des Ofens in Bezug auf die Gleichmäßigkeit der Temperatur oder die Adaption des Gasstroms Teillösungen bereitstellen, aber dies bedeutet, dass die Kinetik bekannter BOX-Auflösungsverfahren von speziellen Ofenausführungen abhängt. Mit anderen Worten können Standardöfen, die nicht sauerstoffdicht sind, nicht bei bekannten BOX-Auflösungsverfahren verwendet werden.
  • Des Weiteren ist allgemein bekannt, dass die BOX-Auflösungsreaktion rein zeitgesteuert und die Geschwindigkeit der Reaktion temperaturabhängig ist. Folglich hängt die endgültige aufgelöste Dicke von der lokalen Temperatur ab, die bekannterweise zu weiteren Ungleichmäßigkeiten führt.
  • In einer Metall-Oxid-Halbleiter-integrierten Technologie (CMOS-Technologie) werden üblicherweise Materialien mit einer hohen Durchlässigkeit oder einer hohen Dielektrizitätskonstante (High-k-Materialien) für das Gateoxid-Dielektrikum verwendet, um Ableitströme zu verhindern. Ein Grenzflächenabfangen, d. h. das Abscheiden einer Sauerstoffabfangschicht direkt auf dem Gateoxid-Dieleketrikum, ist eine bekannte Alternative zur Verwendung von Oxiden mit noch höheren Dielektrizitätskonstanten („Ultimate Scaling of High-k Gate Dielectrics: Higher-k or Interfacial Layer Scavenging“ von T. Ando; Materials, 2012, Vol. 5, S. 478 - 500).
  • Ein Beispiel für das Grenzflächenabfangen findet sich in der US 2010/0244206 A1 , die ein Verfahren zum Bilden eines High-k-Metall-Gate-Transistors (MOSFET) mit einer Grenzflächennitridierung zum Modulieren der Schwellenspannung und zum Verbessern des Ansteuerstroms offenbart. Dieses Dokument offenbart eine High-k-Dieleketrikum-Gatestruktur, welche ein Substrat, eine nitridierte Grenzflächenschicht auf dem Substrat, eine High-k-Dielektrikumschicht auf der nitridierten Grenzflächenschicht und eine Sauerstoffabfangschicht auf der High-k-Dielektrikumschicht umfasst. In dem hier offenbarten Verfahren wird nach dem Abscheiden der Sauerstoffabfangschicht auf der High-k-Dielektrikumschicht ein Glühen ausgeführt.
  • Angesichts der vorstehend erwähnten Probleme besteht eine Aufgabe der vorliegenden Erfindung darin, ein verbessertes BOX-Auflösungsverfahren zur Verfügung zu stellen, welches insbesondere ermöglicht, den BOX-Auflösungs-Glühschritt auch auszuführen, wenn der SOI-Wafer eine dünne Siliciumschicht aufweist, das heißt, wenn die Siliciumschicht des SOI-Wafers eine Dicke von weniger als 150 nm oder sogar noch darunter aufweist, und gegebenenfalls ohne die Notwendigkeit eines sauerstoffdichten Ofens oder eines speziell gestalteten Hochtemperaturofens.
  • Diese Aufgabe wird mit einem Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer gelöst, umfassend einen Schritt des Bereitstellens eines Silicon-On-Insulator-Wafers mit einer Siliciumschicht, die über eine vergrabene Oxidschicht an einem Trägersubstrat angebracht ist, und einen anschließenden Schritt des Glühens des Silicium-On-Insulation-Wafers, um die vergrabene Oxidschicht zumindest teilweise aufzulösen. Gemäß der vorliegenden Erfindung umfasst das Verfahren ferner einen Schritt des Bereitstellens einer Sauerstoffabfangschicht auf oder über der Siliciumschicht vor dem Glühschritt.
  • Demgemäß basiert das vorgeschlagene erfindungsgemäße Verfahren auf dem Abscheiden einer Sauerstoffabfangschicht oben auf der Siliciumschicht eines SOI-Wafers vor dem BOX-Auflösungsglühen. Wie vorstehend erwähnt, ist ein Grenzflächenabfangen in Bezug auf die Metall-Oxid-Halbleiter-Technologie bekannt, um Ableitströme in High-k-Gateoxid-Dieleketrika zu verhindern. Insbesondere ist nur bekannt, dass Sauerstoffabfangschichten direkt auf einer Oxidschicht, wie der High-k-Gateoxid-Dielektrikumschicht eines Metall-Oxid-Halbleiter-Transistors, abgeschieden werden kann. Mit anderen Worten sind Sauerstoffabfangschichten nur zum Abzielen auf Gateoxide bekannt, und sie sind nicht in Kombination mit BOX-Auflösungsverfahren bekannt. Es ist überraschenderweise gefunden worden, dass bei Verwendung einer Sauerstoffabfangschicht mit einem SOI-Wafer, insbesondere auf oder über der Siliciumschicht des SOI-Wafers, mehrere günstige Vorteile gegenüber bekannten BOX-Auflösungsverfahren erreicht werden.
  • Das BOX-Auflösungsverfahren gemäß der vorliegenden Erfindung kann auf SOI-Wafer angewandt werden, die eine Siliciumschicht von jeder gewünschten Dicke umfassen. Insbesondere kann die vorliegende Erfindung vorteilhafterweise auf SOI-Wafer mit einer dünnen Siliciumschicht angewandt werden, d. h. einer Siliciumschicht mit einer Dicke von etwa 150 nm oder weniger, insbesondere etwa 50 nm oder weniger, mehr insbesondere etwa 25 nm oder weniger, oder noch mehr insbesondere sogar bis zu 10 nm dünn, da die bedeckende Sauerstoffabfangschicht das Phänomen des Nichtbenetzens oder der Verklumpung verhindern kann. Somit kann das erfindungsgemäße BOX-Auflösungsverfahren sogar bei Materialien verwendet werden, die nicht in dicken Schichten erhalten werden können, wie Spannungssilicium.
  • Ferner kann, da der Auflösungsprozess diffusionsbegrenzt ist, das erfindungsgemäße BOX-Auflösungsverfahren bei der gleichen Temperatur auf einem SOI-Wafer mit einer Siliciumschicht, die nur so dünn wie 10 nm ist, bis zu 20-mal schneller durchgeführt werden als auf einem SOI-Wafer mit einer Siliciumschicht von einer Standarddicke von 200 nm.
  • Außerdem kann das erfindungsgemäße BOX-Auflösungsverfahren auch bei geringeren Temperaturen als bei bekannten BOX-Auflösungsverfahren durchgeführt werden, was wiederum zu einer wesentlichen Vereinfachung des Auflösungsprozesses in Bezug auf bekannte Verfahren führt. Insbesondere ermöglicht das erfindungsgemäße BOX-Auflösungsverfahren die Verwendung einfacherer Ofenausführungen und erfordert keinen Hochtemperaturofen. Weitere vorteilhafte Merkmale des erfindungsgemäßen BOX-Auflösungsverfahrens umfassen eine geringere Empfindlichkeit gegenüber der Gleitlinienbildung sowie kürzere Hochfahr- und Wartezeiten.
  • Ferner kann das erfindungsgemäße BOX-Auflösungsverfahren durch Steuern der Menge des Sauerstoffabfangelements in der Sauerstoffabfangschicht begrenzt werden. Zum Beispiel kann bei manchen Ausführungsformen des erfindungsgemäßen BOX-Auflösungsverfahrens die Sauerstoffabfangschicht eine Dicke aufweisen, die dafür geeignet ist, zumindest eine vorbestimmte Dicke der aufzulösenden vergrabenen Oxidschicht aufzulösen. In weiteren bevorzugten Ausführungsformen kann die Sauerstoffabfangschicht substöchiometrisches HfO2 aufweisen, mit anderen Worten HfOx mit x < 2, mit einer vorbestimmten Menge an Hf über der HfO2-Stöchiometrie. Je nach der gewünschten Anwendung kann die Sauerstoffabfangschicht zumindest aus Folgendem ausgewählt werden: einem Lanthanoidmetall, einem seltenen Erden-Metall, einem an Titan reichen (Ti-rich) Titannitrid (TiN), Elementen der Gruppe 2 und Elementen der Gruppe 3.
  • In jedem Fall wird durch Steuern der Menge an Sauerstoffabfangelement das erfindungsgemäße BOX-Auflösungsverfahren vorteilhafterweise selbstbegrenzend, d. h., wenn die entsprechende Menge an Oxid aufgelöst ist, stoppt die Reaktion. Die Gleichmäßigkeit der Dicke hängt dann von der Sauerstoffabfangschicht-Abscheidungssteuerung ab und ist unabhängig von geringen Schwankungen der Temperatur, der Glühzeit oder des Gasstroms im Ofen. Außerdem ermöglicht dies vorteilhafterweise ein Maßschneidern der BOX-Dicke von Wafer zu Wafer. Mit anderen Worten können, während die Abscheidungsdicke von Wafer zu Wafer angepasst werden kann, mehrere Wafer vorteilhafterweise dem Auflösungsglühen gemeinsam unterzogen werden.
  • Bei manchen Ausführungsformen kann das BOX-Auflösungsverfahren gemäß der vorliegenden Erfindung oder irgendeine seiner Varianten ferner vor dem Schritt des Glühens einen Schritt des Bereitstellens einer Diffusionssperrschicht oben auf der Sauerstoffabfangschicht und/oder zwischen der Sauerstoffabfangschicht und der Siliciumschicht umfassen. Diese Varianten sind kompatibel und haben die folgenden Vorteile:
  • Wenn die Diffusionssperrschicht oben auf der Sauerstoffabfangschicht, insbesondere direkt oben auf der Sauerstoffabfangschicht, vorgesehen wird, kann es sich bei der Diffusionssperrschicht um eine Sauerstoff-Diffusionssperrschicht handeln. Diese Sauerstoffsperrschicht kann insbesondere, ohne darauf beschränkt zu sein, eine Schicht von Siliciumnitrid sein. Somit kann diese zusätzliche abdeckende Schicht vorteilhafterweise eine Diffusion von Sauerstoff von der Umgebung zur Sauerstoffabfangschicht verhindern, wodurch es möglich wird, einen Ofen zu verwenden, der nicht sauerstoffdicht ist.
  • Wenn die Diffusionssperrschicht zwischen der Sauerstoffabfangschicht und der Siliciumschicht vorgesehen ist, kann die Diffusionssperrschicht so ausgewählt werden, dass eine Diffusion des Sauerstoffabfangelements in die Siliciumschicht verhindert wird. Diese Diffusionssperrschicht kann insbesondere, aber ohne darauf beschränkt zu sein, eine Schicht von stöchiometrischem HfO2 sein, falls La oder Hf als Sauerstoffabfangelement verwendet wird. Vorteilhafterweise kann diese zusätzliche Schicht die Steuerung des Auflösungsprozesses verbessern und/oder die Diffusion des Sauerstoffabfangelements in die Siliciumschicht des SOI-Wafers verhindern. Sie kann auch verwendet werden, um den Abscheidungsprozess zu vereinfachen.
  • Ein weiterer Vorteil des erfindungsgemäßen BOX-Auflösungsverfahrens besteht darin, dass eine sauerstoffkontrollierte Umgebung nicht mehr zwingend notwendig ist. Es kann nämlich ein Standardofen, oder zumindest ein Ofen, der nicht sauerstoffdicht ist, insbesondere in Kombination mit einer sehr dicken Sauerstoffabfangschicht verwendet werden, so dass der Sauerstoff immer noch von der BOX-Schicht abgefangen werden kann, während er gleichzeitig von der Umgebung absorbiert wird. Alternativ oder zusätzlich ist dies auch in Kombination mit einer optionalen zusätzlichen Schicht oben auf der Sauerstoffabfangschicht möglich, die als Diffusionssperre für den Sauerstoff in der Umgebung wirkt, in welchem Fall die Reaktion selbstbegrenzt sein kann, wie vorstehend erläutert.
  • Schließlich kann bei dem erfindungsgemäßen BOX-Verfahren der Schritt des Bereitstellens des Silicon-On-Insulator-Wafers das Überführen der Schicht von Silicium auf das Trägersubstrat unter Verwendung einer Schichttransfertechnik durch Ionenimplantation umfassen. Somit kann die Smart-Cut™-Technologie mit allen damit verbundenen Vorteilen verwendet werden, einschließlich des möglichen Recycelns von Material von einem Donator-Siliciumwafer und/oder einem Donator-Trägersubstrat.
  • Die Erfindung und ihre Varianten werden nachstehend basierend auf vorteilhaften Ausgestaltungen genauer anhand der beigefügten Figuren beschrieben, wobei:
    • 1 schematisch einen Silicon-On-Insulator-Wafer mit einer Sauerstoffabfangschicht in einer ersten beispielhaften Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2 ein Plot ist, das beispielhafte, diffusionsbegrenzte Auflösungszeiten darstellt, die unter Verwendung des erfindungsgemäßen Verfahrens für dünne SOI-Filme in Abhängigkeit der Glühtemperatur, im Vergleich zu einem Standardverfahren unter Verwendung eines dicken SOI-Films, erhalten wurden;
    • 3 schematisch einen Silicon-On-Insulator-Wafer mit einer Sauerstoffabfangschicht in einer zweiten beispielhaften Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 4 schematisch einen Silicon-On-Insulator-Wafer mit einer Sauerstoffabfangschicht und einer optionalen Sauerstoff-Diffusionssperrschicht in einer dritten Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 5 schematisch einen Silicon-On-Insulator-Wafer mit einer Sauerstoffabfangschicht und einer optionalen Sperrschicht zum Verhindern der Diffusion des Abfangelements in einer vierten Ausführungsform der vorliegenden Erfindung veranschaulicht; und
    • 6 schematisch einen typischen Silicon-On-Insulator-Wafer veranschaulicht, der in einem bekannten Auflösungsverfahren für vergrabenes Oxid verwendet wird.
  • Ähnliche Bezugszeichen können in den gesamten Ausführungsformen und Beispielen, die nachstehend im Einzelnen aufgeführt werden und in den beigefügten Figuren veranschaulicht sind, verwendet werden, um auf die gleichen Merkmale oder auf analoge oder äquivalente Merkmale dazu hinzuweisen. Ferner kann die ausführliche Beschreibung von Merkmalen, die bereits in vorherigen Ausführungsformen beschrieben wurden, der Kürze halber in nachfolgenden Ausführungsformen weggelassen werden. Wenn es nicht ausdrücklich erwähnt wird, sollen die beigefügten Figuren nicht für alle Abmessungen oder Proportionen repräsentativ sein.
  • Zunächst wird nachstehend 6 beschrieben, die schematisch ein Beispiel für den bekannten Stand der Technik darstellt. In einem Standardverfahren zur Auflösung von vergrabenem Oxid (BOX) ist ein Silicon-On-Insulator-Wafer 600 vorgesehen, wie in 6 veranschaulicht ist. Typischerweise umfasst der SOI-Wafer 600 eine dicke Silicium-(Si)-Schicht 601, die durch eine Schicht von vergrabenem Oxid (BOX) 602 an einem Trägersubstrat 603 angebracht ist. Wie vorstehend angegeben, durchläuft der SOI-Wafer 600 ein Standard-BOX-Auflösungsglühen, um unter Verwendung eines dickeren Oxids als das fertige Ziel zur Verringerung von Defekten und/oder zum Verbessern der elektrischen Zuverlässigkeit des vergrabenen Oxids eine Bindung zu ermöglichen.
  • Wie ebenfalls vorstehend angegeben, erfordert bei Standardverfahren das BOX-Auflösungsglühen sowohl eine sauerstoffkontrollierte Umgebung, d. h. einen sauerstoffdichten Ofen, als auch hohe Temperaturen, insbesondere in einem Bereich von etwa 900 °C und bis zu etwa 1200 °C oder mehr. Ferner muss in Standardverfahren, um das Phänomen des Nichtbenetzens oder der Verklumpung zu vermeiden, die Siliciumschicht 601 ausreichend dick sein. Somit muss bei Standardverfahren die Siliciumschicht 601 typischerweise eine Dicke hSi von etwa 200 nm haben. Die BOX-Schicht 602 hat wiederum typischerweise eine Dicke hBOX von etwa 50 nm oder weniger. Ferner ist die Kinetik von Standard-BOX-Auflösungsverfahren durch die Temperatur und den Teildruck von Sauerstoff nahe der Waferoberfläche definiert und hängt von der Ofenausführung ab.
  • Beispielhafte Ausführungsformen der Erfindung werden nun insbesondere anhand der 1 - 5 beschrieben.
  • Eine erste beispielhafte Ausführungsform der Erfindung wird anhand von 1 beschrieben. Gemäß der vorliegenden Erfindung wird in einem ersten Schritt ein SOI-Wafer 100 bereitgestellt. Der SOI-Wafer 100 umfasst eine Siliciumschicht 101, die durch eine BOX-Schicht 102 an einem Trägersubstrat 103 angebracht ist. In einem anschließenden Schritt wird dieser SOI-Wafer 100 einem BOX-Auflösungsglühen unterzogen. Ohne darauf beschränkt zu sein, kann der Schritt des Bereitstellens des SOI-Wafers 100 in der ersten Ausführungsform zum Beispiel unter Verwendung einer Schichttransfertechnologie erreicht werden. Insbesondere kann eine Schichttransfertechnik durch Ionenimplantation, wie die Smart-Cut™-Technologie, mit allen zugrundeliegenden Vorteilen verwendet werden, einschließlich des möglichen Recycelns von Material von einem Donator-Siliciumwafer, der verwendet wird, um die überführte Siliciumschicht 101 bereitzustellen, und/oder des Recycelns eines Donator-Trägersubstrats, das für das Trägersubstrat 103 verwendet wird.
  • Ferner wird gemäß der vorliegenden Erfindung vor dem BOX-Auflösungsglühen die obere Siliciumschicht 101 des SOI-Wafers 100 durch Abscheiden einer Sauerstoffabfangschicht 104 auf dieser abgedeckt. Wie nachstehend erläutert wird, ergeben sich verschiedene Vorteile aus diesem zusätzlichen Schritt im Vergleich zu bekannten BOX-Auflösungsverfahren.
  • Insbesondere dadurch, dass die Siliciumschicht 101 von der Sauerstoffabfangschicht 104 abgedeckt wird, tritt kein Nichtbenetzen auf, so dass es möglich ist, eine Siliciumschicht 101 mit einer Dicke hSi weit unter derjenigen der dicken Siliciumschicht 601 zu verwenden, die in Standard-BOX-Auflösungsverfahren verwendet wird. Somit kann in der ersten Ausführungsform die Siliciumschicht 101 eine Dicke hSi von etwa 150 nm oder weniger, oder sogar etwa 50 nm oder weniger, zum Beispiel etwa 25 nm oder weniger, und sogar bis zu etwa 10 nm dünn, aufweisen.
  • Ferner ermöglicht die Erfindung das Ausführen der BOX-Auflösung an dickenbeschränkten Filmen. Somit kann in einer Variante der ersten Ausführungsform die Siliciumschicht 101 des SOI-Wafers 100 sogar eine Spannungssiliciumschicht sein.
  • Weitere Vorteile der Erfindung werden nun anhand von 2 erläutert, die diffusionsbegrenzte Auflösungszeiten in Stunden, gemessen in Abhängigkeit von der Glühtemperatur in °C, darstellt.
  • Eine erste Linie 201 stellt die Zeit dar, die notwendig ist, um 10 nm Oxid in der BOX-Schicht 602 des SOI-Wafers 600 unter Verwendung eines Standard-Auflösungsverfahrens, wie es anhand von 6 erläutert wird, aufzulösen, nämlich mit einer nicht abgedeckten dicken Siliciumschicht 601 mit einer Standarddicke hSi von etwa 200 nm, und unter Verwendung eines sauerstoffdichten Ofens bei hohen Temperaturen.
  • Im Gegensatz dazu stellt eine zweite Linie 202 die Zeit dar, die notwendig ist, um 10 nm Oxid in der BOX-Schicht 102 des SOI-Wafers 100 unter Verwendung des erfindungsgemäßen BOX-Auflösungsverfahrens aufzulösen, wie es anhand von 1 erläutert wurde, nämlich mit einer dünnen Siliciumschicht 101, die von der Sauerstoffabfangschicht 104 abgedeckt ist. Um den besonderen Vorteil der Erfindung hervorzuheben, wurden die Messungen für eine dünne Siliciumschicht 101 mit einer Dicke hSi von etwa 10 nm ausgeführt.
  • Wie aus 2 ersichtlich ist, ermöglicht das erfindungsgemäße Verfahren für eine gegebene Glühtemperatur eine um etwa 20 Mal schnellere Diffusion als das Standardverfahren, und für eine gegebene Auflösungszeit ermöglicht die Erfindung das Ausführen des Auflösungsglühens bei einer Temperatur von etwa 100 °C kühler als beim Standardverfahren. Mit anderen Worten ist das erfindungsgemäße Verfahren weniger empfindlich gegenüber einer Gleitlinienbildung als das Standardverfahren.
  • In vorteilhaften Varianten der ersten Ausführungsform, und wie es weiter in den nachstehenden Beispielen genauer angegeben ist, kann die Sauerstoffabfangschicht 104 einen berechneten Betrag an Abfangelement enthalten. Mit anderen Worten kann die Sauerstoffabfangschicht 104 optimiert werden, um eine kontrollierte Menge an Sauerstoff zu absorbieren. In diesem Fall ist das erfindungsgemäße BOX-Auflösungsverfahren selbstbegrenzt, da die Auflösung anhalten wird, wenn die Sauerstoffabfangschicht 104 gesättigt ist. In dem in 2 veranschaulichten Beispiel hält die Auflösung, wie es durch die zweite Linie 202 angezeigt ist, nach dem Auflösen von 10 nm Oxid an.
  • Die Selbstbegrenzung bietet die weiteren Vorteile, dass eine endgültige Gleichmäßigkeit des SOI-Wafers 100 durch die Abscheidungstechnik gesteuert wird, die zum Abscheiden der Sauerstoffabfangschicht 104 verwendet wird, und nicht gegenüber den Temperatur- oder Gasstromschwankungen im Ofen empfindlich ist.
  • Des Weiteren ermöglicht das Definieren von Auflösungsmengen durch geeignetes Auswählen der Sauerstoffabfangschicht 104 das Maßschneidern der Dicke der BOX-Schicht 102 von Wafer zu Wafer. Wie vorstehend angegeben wurde, ermöglicht es diese Variante des erfindungsgemäßen Verfahrens sogar, da die Auflösung nach einer vorbestimmten und gesteuerten Menge anhält, verschiedene Produkte in derselben Ofencharge zu mischen. Mit anderen Worten können in einer selbstbegrenzten Variante mehrere SOI-Wafer 100, die jeweils unterschiedliche Dicken ihrer jeweiligen BOX-Schicht 102 aufweisen, gleichzeitig verarbeitet werden.
  • Ohne darauf beschränkt zu sein, wird nun ein erstes ausführliches Beispiel für das erfindungsgemäße Verfahren im Rahmen der ersten Ausführungsform und anhand der 1 und 2 beschrieben. In diesem ausführlichen Beispiel besitzt der Ausgangs-SOI-Wafer 100 eine Siliciumschicht 101 mit einer Dicke hSi von etwa 10 nm und eine BOX-Schicht 102 mit einer Dicke hBOX von etwa 35 nm BOX auf einem Standard-Trägersubstrat 103.
  • Eine Sauerstoffabfangschicht 104 mit einem nicht-stöchiometrischen HfO2, mit anderen Worten HfOx mit x < 2, hier HfO1,5, wird auf der Oberfläche der Siliciumschicht 101 bis zu einer Dicke hscav von etwa 17,5 nm abgeschieden. Die genaue Dicke hscav der Sauerstoffabfangschicht 104 kann von der ausgewählten Abscheidungstechnik abhängen. Es kann jede Standard-Abscheidungstechnik verwendet werden, mit der Maßgabe, dass sie zu einer Abscheidung von etwa 2,3 × 1016 Atomen·cm2 Hf über der HfO2-Stöchiometrie führen kann. Zum Beispiel könnte das Äquivalent von etwa 2,3 × 1016 Atomen·cm2 Hf plus etwa 6,9 × 1016 Moleküle·cm2 HfO2 abgeschieden werden.
  • Der SOI-Wafer 100 mit der Sauerstoffabfangschicht 104 wird dann in einer sauerstofffreien Atmosphäre (sauerstoffdichter Ofen) während 3 Stunden bei 1050 °C, oder während 50 Minuten bei 1100 °C, oder während 15 Minuten bei 1150 °C geglüht. Das Glühen kann dann bei der gleichen Temperatur für einen weiteren Zeitraum, zum Beispiel 30 Minuten, verfolgt werden, um sicherzugehen, dass die Auflösung abgeschlossen wurde.
  • Während dieses Verfahrens werden etwa 4,6 × 1016 Atome·cm2 Sauerstoff von der BOX-Schicht 102 in die Sauerstoffabfangschicht 104 von HfOx diffundieren, bis die Sauerstoffabfangschicht 104 eine Schicht von HfO2 wird, wodurch der Auflösungsprozess gestoppt wird. Der Auflösungsprozess wird 10 nm aus der anfänglichen Dicke hBOX von etwa 35 nm der anfänglichen BOX-Schicht 102 verbraucht haben.
  • Nach dem Glühen kann die resultierende obere HfO2-Schicht, welches die durch das Glühen modifizierte Sauerstoffabfangschicht 104 ist, gegebenenfalls aus dem resultierenden, geglühten SOI-Wafer 100 entfernt werden, und die freigelegte Oberfläche der Siliciumschicht 101 nach dem Auflösungsglühen kann dann gereinigt werden. Der SOI-Wafer 100 nach dem Prozess hat eine Siliciumschicht 101 nach dem Prozess mit einer Dicke hSi nach dem Prozess von etwa 14 nm und einer BOX-Schicht 102 nach dem Prozess mit einer Dicke hBOX nach dem Prozess von etwa 25 nm.
  • Die vorstehend in Bezug auf die erste Ausführungsform und in Bezug auf die 1 und 2 beschriebenen Vorteile gelten auch für die nachstehend mit Bezug auf die 3 - 5 beschriebenen Ausführungsformen, die die meisten, wenn nicht sogar alle Merkmale der ersten Ausführungsform gemeinsam haben. Somit konzentriert sich die folgende Beschreibung auf die Aspekte, die sich von den vorstehend beschriebenen unterscheiden. Wie es offensichtlich wird, können Varianten der vorliegenden Erfindung weitere Vorteile bereitstellen, die nachstehend beschrieben werden, wie die mögliche Verwendung eines Standardofens.
  • Eine zweite beispielhafte Ausführungsform der Erfindung wird anhand von 3 beschrieben. Wie bei der ersten Ausführungsform wird in einem ersten Schritt ein SOI-Wafer 300 bereitgestellt. Der SOI-Wafer 300 umfasst auch eine Siliciumschicht 301, die durch eine BOX-Schicht 202 an einem Trägersubstrat 303 angebracht ist. In einem anschließenden Schritt wird dieser SOI-Wafer 300 einem BOX-Auflösungsglühen unterzogen.
  • Bei der zweiten Ausführungsform wird vor dem BOX-Auflösungsglühen die obere Siliciumschicht 301 des SOI-Wafers 300 auch durch Abscheiden einer Sauerstoffabfangschicht 304 auf dieser abgedeckt. Während jedoch die Siliciumschicht 301 und die BOX-Schicht 302 eine jeweilige Dicke innerhalb des gleichen Bereichs wie bei der ersten Ausführungsform beschrieben aufweisen kann, ist im Gegensatz zur ersten Ausführungsform und insbesondere zum ersten ausführlichen Beispiel die Sauerstoffabfangschicht 304 der zweiten Ausführungsform dicker als die Sauerstoffabfangschicht 104 der ersten Ausführungsform. Insbesondere kann die Sauerstoffabfangschicht 3 oder 4 eine Dicke hscav von mindestens etwa 200 nm aufweisen.
  • Während diese dickere Sauerstoffabfangschicht 304 immer noch das Abfangen des Sauerstoffs von der BOX-Schicht 302, wie bei der ersten Ausführungsform beschrieben, ermöglicht, ist bei der zweiten Ausführungsform die Dicke hscav ausreichend hoch, damit die Sauerstoffabfangschicht 304 Sauerstoff gleichmäßig aus der Umgebung absorbieren kann. Mit anderen Worten kann in der zweiten Ausführungsform Restsauerstoff in der Umgebung vorliegen, solange dieser nicht mit dem Auflösungsprozess in Konkurrenz tritt.
  • Folglich ist in der zweiten Ausführungsform keine sauerstoffkontrollierte Umgebung und damit kein sauerstoffdichter Ofen notwendig. In Kombination mit den vorteilhaften niedrigeren Glühtemperaturen, die mit der vorliegenden Erfindung erreichbar sind, wie es anhand von 2 erläutert wird, ermöglicht die zweite Ausführungsform daher die Verwendung eines Standardofens.
  • Eine dritte beispielhafte Ausführungsform der Erfindung wird nun mit Bezug auf 4 beschrieben, die eine weitere vorteilhafte Variante veranschaulicht, die auch die Verwendung eines Standardofens ermöglicht. Wie bei den vorherigen Ausführungsformen wird in einem ersten Schritt ein SOI-Wafer 400 bereitgestellt. Der SOI-Wafer 400 umfasst auch eine Siliciumschicht 401, die durch eine BOX-Schicht 402 an einem Trägersubstrat 403 angebracht ist. In einem anschließenden Schritt wird dieser SOI-Wafer 400 einem BOX-Auflösungsglühen unterzogen.
  • Auch wie bei den vorherigen Ausführungsformen wird in der dritten Ausführungsform vor dem BOX-Auflösungsglühen auch die obere Siliciumschicht 401 des SOI-Wafers 400 durch Abscheiden einer Sauerstoffabfangschicht 404 auf dieser abgedeckt. Wie bei der ersten Ausführungsform, aber im Gegensatz zur zweiten Ausführungsform, ist jedoch die Sauerstoffabfangschicht 404 vorzugsweise an eine spezifisch gewünschte Menge an Sauerstoff, der von der BOX-Schicht 402 abgefangen werden soll, angepasst, so dass die Variante der dritten Ausführungsform über die Zeit auch selbstbegrenzt sein kann. Mit anderen Worten hat die Sauerstoffabfangschicht 404 eine Dicke hscav im gleichen Bereich wie die Sauerstoffabfangschicht 104 der ersten Ausführungsform weit unter derjenigen der Sauerstoffabfangschicht 304 der zweiten Ausführungsform.
  • Außerdem ist, wie in 4 veranschaulicht ist, nach dem Abscheiden der Sauerstoffabfangschicht 404 und immer noch vor dem BOX-Auflösungsglühen, in der dritten Ausführungsform eine optionale Sauerstoff-Diffusionssperrschicht 405 oben auf der Sauerstoffabfangschicht 404 vorgesehen. Folglich kann Restsauerstoff in der Umgebung vorliegen, wird jedoch nicht von der Sauerstoffabfangschicht 404 abgefangen.
  • Folglich ist es mit der optionalen Sauerstoff-Diffusionssperrschicht 405 bei der dritten Ausführungsform sogar noch weniger notwendig, eine sauerstoffkontrollierte Umgebung zu haben, als bei der zweiten Ausführungsform. Somit ermöglicht die dritte Ausführungsform auch in Kombination mit den vorteilhaften niedrigeren Glühtemperaturen, die mit der vorliegenden Erfindung erreichbar sind, wie es anhand von 2 erläutert wird, daher die Verwendung eines Standardofens.
  • Ohne darauf beschränkt zu sein, wird nun ein zweites ausführliches Beispiel für das erfindungsgemäße Verfahren im Rahmen der dritten Ausführungsform und anhand der 4 beschrieben. In diesem ausführlichen Beispiel besitzt der Ausgangs-SOI-Wafer 400 eine Siliciumschicht 401 mit einer Dicke hSi von etwa 10 nm und eine BOX-Schicht 402 mit einer Dicke HBOX von etwa 35 nm BOX auf einem Standard-Trägersubstrat 403.
  • Wie bei dem ersten ausführlichen Beispiel wird eine Sauerstoffabfangschicht 404 von HfO1,5 auf die Oberfläche der Siliciumschicht 401 bis zu einer Dicke hscav von etwa 17,5 nm abgeschieden. Wie vorstehend erläutert wurde, kann die genaue Dicke hscav der Sauerstoffabfangschicht 404 auch von der ausgewählten Abscheidungstechnik abhängen. Es kann jede Standard-Abscheidungstechnik verwendet werden, mit der Maßgabe, dass sie zu einer Abscheidung von etwa 2,3 × 1016 Atomen·cm2 Hf über der HfO2-Stöchiometrie führen kann. Zum Beispiel könnte das Äquivalent von etwa 2,3 × 1016 Atomen·cm2 Hf plus etwa 6,9 × 1016 Moleküle·cm2 HfO2 abgeschieden werden.
  • Gemäß der in der dritten Ausführungsform beschriebenen Variante kann ein optionale Schicht von Si3N4 oben auf dem SOI-Wafer 400, insbesondere auf der Sauerstoffabfangschicht 404, bis zu einer Dicke von etwa 50 nm abgeschieden werden. Diese Schicht von Si3N4 bildet die Sauerstoff-Diffusionssperrschicht 405 der dritten Ausführungsform.
  • Der SOI-Wafer 400 mit der Sauerstoffabfangschicht 404 von HfO1,5 und, auf dieser, der Sauerstoff-Diffusionssperrschicht 405 von Si3N4 wird dann in einem Standardofen während 3 Stunden bei 1050 °C, oder während 50 Minuten bei 1100 °C, oder während 15 Minuten bei 1150 °C geglüht. In diesem Fall kann das Glühen dann mit der gleichen Temperatur für einen weiteren Zeitraum, zum Beispiel 15 Minuten, verfolgt werden.
  • Wie bei dem ersten ausführlichen Beispiel werden während dieses Prozesses etwa 4,6 × 1016 Atome·cm2 Sauerstoff von der BOX-Schicht 402 in die Sauerstoffabfangschicht 404 von HfOx diffundieren, bis die Sauerstoffabfangschicht 404 eine Schicht von HfO2 wird, wodurch der Auflösungsprozess gestoppt wird. Auf Grund des Vorhandenseins der Sauerstoff-Diffusionssperrschicht 405 von Si3N4 wird kein Restsauerstoff, der in dem Standardofen vorliegt, von der Sauerstoffabfangschicht 404 abgefangen. Der Auflösungsprozess wird 10 nm aus der anfänglichen Dicke hBOX von etwa 35 nm der anfänglichen BOX-Schicht 402 verbraucht haben.
  • Nach dem Glühen können die resultierenden oberen Si3N4-Schicht und die HfO2-Schicht, welches die durch das Glühen modifizierte Sauerstoff-Diffusionssperrschicht 405 und die Sauerstoffabfangschicht 404 sind, gegebenenfalls aus dem resultierenden, geglühten SOI-Wafer 404 entfernt werden, und die freigelegte Oberfläche der Siliciumschicht 401 nach dem Auflösungsglühen kann dann gereinigt werden. Der SOI-Wafer 400 nach dem Prozess hat eine Siliciumschicht 401 nach dem Prozess mit einer Dicke hSi nach dem Prozess von etwa 14 nm und einer BOX-Schicht 402 nach dem Prozess mit einer Dicke hBOX nach dem Prozess von etwa 25 nm.
  • Eine vierte beispielhafte Ausführungsform der Erfindung wird anhand von 5 beschrieben. Wie bei den vorherigen Ausführungsformen wird in einem ersten Schritt ein SOI-Wafer 500 bereitgestellt. Der SOI-Wafer 500 umfasst auch eine Siliciumschicht 501, die durch eine BOX-Schicht 502 an einem Trägersubstrat 503 angebracht ist. In einem anschließenden Schritt wird dieser SOI-Wafer 500 einem BOX-Auflösungsglühen unterzogen.
  • Auch wie bei den vorherigen Ausführungsformen wird in der vierten Ausführungsform gemäß der vorliegenden Erfindung vor dem BOX-Auflösungsglühen die obere Siliciumschicht 501 des SOI-Wafers 500 durch Abscheiden einer Sauerstoffabfangschicht 504 auf dieser abgedeckt. Jedoch umfasst vor diesem Schritt, und in jedem Fall vor dem BOX-Auflösungsglühen, die fünfte Ausführungsform einen weiteren Schritt des Bereitstellens einer optionalen Diffusionssperrschicht 505 oben auf der Siliciumschicht 501, auf welche die Sauerstoffabfangschicht 504 abgeschieden wird, anstatt direkt auf die Siliciumschicht 501 abgeschieden zu werden.
  • Durch geeignete Auswahl des Materials der optionalen Diffusionssperrschicht 505 bleibt ein Abfangen von Sauerstoff von der darunterliegenden BOX-Schicht 502 möglich, aber eine Diffusion des Sauerstoffabfangelements von der Sauerstoffabfangschicht 504 in die Siliciumschicht 501 kann verhindert werden. Wenn zum Beispiel die Sauerstoffabfangschicht 504 ein Lanthanoidmetall umfasst, kann die optionale Diffusionssperrschicht 505 eine Schicht von La sein, und wenn die Sauerstoffabfangschicht 504 oder HfOx umfasst, wie bei manchen der vorherigen Ausführungsformen, kann die optionale Diffusionssperrschicht 505 eine Schicht von Hf sein. Somit kann die optionale Diffusionssperrschicht 505 die Steuerung des Auflösungsprozesses verbessern und verwendet werden, um das Abscheiden der Sauerstoffabfangschicht 504 zu vereinfachen.
  • Bei Varianten der vierten Ausführungsform kann je nach der Dicke hscav der Sauerstoffabfangschicht 504 ein sauerstoffdichter Ofen bevorzugt sein, wie bei dem ersten ausführlichen Beispiel, das sich auf die erste Ausführungsform oder Varianten davon bezieht, oder es könnte möglich sein, einen Standardofen zu verwenden, wie bei der zweiten Ausführungsform oder Varianten davon. In weiteren Varianten der vierten Ausführungsform wäre auch die Verwendung eines Standardofens möglich, falls eine optionale Sauerstoff-Diffusionssperrschicht bereitgestellt würde, wie die Sauerstoff-Diffusionssperrschicht 405 der dritten Ausführungsform oder Varianten von dieser.
  • Weitere Kombinationen der verschiedenen, vorstehend beschriebenen Ausführungsformen sind auch möglich und bilden weitere Ausführungsformen und/oder Varianten des BOX-Auflösungsverfahrens gemäß der vorliegenden Erfindung.
  • Zusammenfassend stellen durch Hinzufügen einer abdeckenden Sauerstoffabfangschicht auf oder über der Siliciumschicht eines SOI-Wafers die vorliegende Erfindung und ihre vielen Varianten ein verbessertes BOX-Auflösungsverfahren gegenüber bekannten BOX-Auflösungsverfahren zur Verfügung. Insbesondere ermöglicht das erfindungsgemäße Verfahren das Ausführen der BOX-Auflösung auch bei SOI-Wafern mit einer dünnen Schicht Silicium, insbesondere bis zu 10 nm dünn. Vorteilhafte Varianten des erfindungsgemäßen Verfahrens ermöglichen sogar das Ausführen der BOX-Auflösung ohne die Notwendigkeit einer sauerstoffkontrollierten Umgebung, mit anderen Worten in einem Standardofen. Vorteilhafte Varianten stellen sogar eine selbstbegrenzte Auflösung zur Verfügung, so dass gleichzeitige BOX-Auflösungen parallel im selben Ofen für mehrere SOI-Wafer mit unterschiedlichen Schichtdicken ausgeführt werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2014/155166 A1 [0005]
    • US 2010/0244206 A1 [0008]

Claims (11)

  1. Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer, umfassend: einen Schritt des Bereitstellens eines Silicon-On-Insulator-Wafers (100, 300, 400, 500) mit einer Siliciumschicht (101, 301, 401, 501), die über eine vergrabene Oxidschicht (102, 302, 402, 502) an einem Trägersubstrat (103, 303, 403, 503) angebracht ist; und einen Schritt des Glühens des Silicon-On-Insulation-Wafers (100, 300, 400, 500), um die vergrabene Oxidschicht (102, 302, 402, 502) zumindest teilweise aufzulösen; dadurch gekennzeichnet, dass es weiterhin einen Schritt des Bereitstellens einer Sauerstoffabfangschicht (104, 304, 404, 504) auf oder über der Siliciumschicht (101, 301, 401, 501) vor dem Glühschritt umfasst.
  2. Verfahren nach Anspruch 1, wobei die Siliciumschicht (101, 301, 401, 501) eine Dicke (hSi) von etwa 150 nm oder weniger, insbesondere etwa 50 nm oder weniger, mehr insbesondere etwa 25 nm oder weniger, noch mehr insbesondere etwa 10 nm aufweist.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Siliciumschicht (101, 301, 401, 501) eine Spannungsschicht ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Sauerstoffabfangschicht (104, 304, 404, 504) eine Dicke (hscav) aufweist, die zum Auflösen zumindest einer vorbestimmten Dicke der vergrabenen Oxidschicht (102, 302, 402, 502), die aufgelöst werden soll, geeignet ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Sauerstoffabfangschicht (104, 304, 404, 504) substöchiometrisches HfO2, das heißt HfOx mit x < 2 mit einer vorbestimmten Menge an Hf über der HfO2-Stöchiometrie, umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Sauerstoffabfangschicht (104, 304, 404, 504) ferner aus mindestens einem der Folgenden ausgewählt ist: einem Lanthanoidmetall, einem seltenen Erden-Metall, einem an Titan reichen (Ti-rich) Titannitrid (TiN), Elementen der Gruppe 2 und Elementen der Gruppe 3.
  7. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend, vor dem Schritt des Glühens, einen Schritt des Bereitstellens einer Diffusionssperrschicht (405, 505) oben auf der Sauerstoffabfangschicht (404) und/oder zwischen der Sauerstoffabfangschicht (504) und der Siliciumschicht (501).
  8. Verfahren nach Anspruch 7, wobei, wenn die Diffusionssperrschicht (405) oben auf der Sauerstoffabfangschicht (404), insbesondere direkt oben auf der Sauerstoffabfangschicht vorgesehen ist, die Diffusionssperrschicht (405) eine Sauerstoff-Diffusionssperrschicht, insbesondere eine Schicht von Siliciumnitrid, ist.
  9. Verfahren nach Anspruch 7 oder 8, wobei, wenn die Diffusionssperrschicht (505) zwischen der Sauerstoffabfangschicht (504) und der Siliciumschicht (501) vorgesehen ist, die Diffusionssperrschicht (505) so ausgewählt ist, dass eine Diffusion des Sauerstoffabfangelements in die Siliciumschicht (501) vermieden wird, und sie insbesondere eine Schicht von stöchiometrischem HfO2 ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Schritt des Glühens in einem Standardofen, insbesondere in einem Ofen, der nicht sauerstoffdicht ist, ausgeführt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Schritt des Bereitstellens des Silicon-On-Insulator-Wafers (100, 300, 400, 500) das Übertragen der Schicht von Silicium (101, 301, 401, 501) auf das Trägersubstrat (103, 303, 403, 503) unter Verwendung einer Schichttransfertechnik durch Ionenimplantation umfasst.
DE112017005180.0T 2016-10-13 2017-09-29 Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer Pending DE112017005180T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1659917A FR3057705B1 (fr) 2016-10-13 2016-10-13 Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
FR1659917 2016-10-13
PCT/EP2017/074823 WO2018069067A1 (en) 2016-10-13 2017-09-29 Method for dissolving a buried oxide in a silicon-on-insulator wafer

Publications (1)

Publication Number Publication Date
DE112017005180T5 true DE112017005180T5 (de) 2019-07-04

Family

ID=57583305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017005180.0T Pending DE112017005180T5 (de) 2016-10-13 2017-09-29 Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer

Country Status (9)

Country Link
US (1) US10847370B2 (de)
JP (1) JP6801154B2 (de)
KR (1) KR102217707B1 (de)
CN (1) CN109844911B (de)
DE (1) DE112017005180T5 (de)
FR (1) FR3057705B1 (de)
SG (1) SG11201903019XA (de)
TW (1) TWI641040B (de)
WO (1) WO2018069067A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069560B2 (en) * 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244206A1 (en) 2009-03-31 2010-09-30 International Business Machines Corporation Method and structure for threshold voltage control and drive current improvement for high-k metal gate transistors
WO2014155166A1 (fr) 2013-03-25 2014-10-02 Soitec Procede de dissolution d'une couche de dioxyde de silicium

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078116A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
US6664598B1 (en) * 2002-09-05 2003-12-16 International Business Machines Corporation Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP5380838B2 (ja) * 2005-06-22 2014-01-08 日本電気株式会社 半導体装置の製造方法
JP2007180416A (ja) * 2005-12-28 2007-07-12 Siltronic Ag Ｓｏｉウェーハの製造方法
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
EP2381470B1 (de) * 2010-04-22 2012-08-22 Soitec Halbleiterbauelement mit einem Feldeffekttransistor in einer Silizium-auf-Isolator-Struktur
US8796116B2 (en) * 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
JP2013157586A (ja) * 2012-01-27 2013-08-15 Mtec:Kk 化合物半導体
US8633118B2 (en) * 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
KR102336517B1 (ko) 2015-09-24 2021-12-07 에스케이텔레콤 주식회사 심볼 입력 방법 및 그 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244206A1 (en) 2009-03-31 2010-09-30 International Business Machines Corporation Method and structure for threshold voltage control and drive current improvement for high-k metal gate transistors
WO2014155166A1 (fr) 2013-03-25 2014-10-02 Soitec Procede de dissolution d'une couche de dioxyde de silicium

Also Published As

Publication number Publication date
CN109844911A (zh) 2019-06-04
FR3057705A1 (fr) 2018-04-20
KR20190047083A (ko) 2019-05-07
FR3057705B1 (fr) 2019-04-12
US20190259617A1 (en) 2019-08-22
TW201814785A (zh) 2018-04-16
US10847370B2 (en) 2020-11-24
JP6801154B2 (ja) 2020-12-16
TWI641040B (zh) 2018-11-11
SG11201903019XA (en) 2019-05-30
KR102217707B1 (ko) 2021-02-19
JP2019535144A (ja) 2019-12-05
WO2018069067A1 (en) 2018-04-19
CN109844911B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
DE10134484B4 (de) Verfahren zur Verhinderung eines Biegens von Halbleiterschichten und anhand des Verfahrens hergestellte Halbleitervorrichtung
DE60220230T2 (de) Herstellungsverfahren eines halbleiterbauelements
DE112009001477B4 (de) Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE112008003726B4 (de) Oxidation nach Oxidauflösung
DE102008009086B3 (de) Verfahren zum Herstellen eines integrierten Schaltkreises
DE112005002350T5 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode
DE60311016T2 (de) Dielektrischer film mit hohem k, herstellungsverfahren dafür und diesbezügliches halbleiterbauelement
DE102012215988A1 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht
DE102009039521A1 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE102013205068B4 (de) Verfahren zur Herstellung eines Gatedielektrikums einer Gateelektrode
DE2429836A1 (de) Verfahren zur bestimmung des stabilitaetsverhaltens von halbleiterschaltungen
DE112017005180T5 (de) Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer
DE102016124264A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE602005001572T2 (de) Verfahren zur Abscheidung einer Dünnschicht auf einer oxidierten Oberflächenschicht eines Substrats
DE2422970C3 (de) Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase
DE112013001289T5 (de) Verfahren zum Testen einer Halbleiter-auf-lsolator-Struktur und Anwenden des Tests auf das Herstellungsverfahren einer solchen Struktur
DE10306315A1 (de) Halbleitervorrichtung und entsprechendes Herstellungsverfahren
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE102008043858A1 (de) Verfahren zur Passivierung eines Feldeffekttransistors
DE102014202684A1 (de) Fluor-dotierte Kanalsilizium-Germanium-Schicht
DE19649701B4 (de) Verfahren zum Entfernen von Kristallfehlern aufgrund von Ionenimplantation unter Verwendung einer Oxidschicht mittlerer Temperatur
DE102004025976B4 (de) EEPROM-Zellenstruktur mit ungleichmäßiger Kanaldielektrikumdicke und Herstellungsverfahren