DE112005002350T5 - Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode - Google Patents

Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode Download PDF

Info

Publication number
DE112005002350T5
DE112005002350T5 DE112005002350T DE112005002350T DE112005002350T5 DE 112005002350 T5 DE112005002350 T5 DE 112005002350T5 DE 112005002350 T DE112005002350 T DE 112005002350T DE 112005002350 T DE112005002350 T DE 112005002350T DE 112005002350 T5 DE112005002350 T5 DE 112005002350T5
Authority
DE
Germany
Prior art keywords
layer
silicide
gate electrode
oxide
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112005002350T
Other languages
English (en)
Other versions
DE112005002350B4 (de
Inventor
Mark Beaverton Doczy
Justin Portland Brask
Jack Portland Kavalieros
Matthew Hillsboro Metz
Suman Beaverton Datta
Robert Beaverton Chau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/980,522 external-priority patent/US20060094180A1/en
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112005002350T5 publication Critical patent/DE112005002350T5/de
Application granted granted Critical
Publication of DE112005002350B4 publication Critical patent/DE112005002350B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, das umfaßt:
Ausbildung einer High-k-Gate-Dielektrikumschicht auf einem Substrat;
Ausbildung einer Sperrschicht auf der High-k-Gate-Dielektrikumschicht;
und Ausbildung einer vollständig silizidierten Gate-Elektrode auf der Sperrschicht.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Halbleiterbauelemente, insbesondere solche mit High-k-Gate-Dielektrikumschichten und Silizid-Gate-Elektroden.
  • HINTERGRUND DER ERFINDUNG
  • Bei komplementären Metalloxidhalbleiter- („CMOS"-) Bauelementen mit sehr dünnen Gate-Dielektrika aus Siliziumdioxid können inakzeptable Gate-Kriechströme auftreten. Die Ausbildung des Gate-Dielektrikums aus bestimmten High-k-Dielektrikumstoffen statt aus Siliziumdioxid kann Gate-Kriechstromverluste reduzieren. Wenn jedoch eine vollständig silizidierte Gate-Elektrode direkt auf einem solchen Dielektrikum ausgebildet wird, so kann die Wechselwirkung zwischen der Gate-Elektrode und dem Dielektrikum Fermi-Level-Pinning verursachen. Im Ergebnis dessen kann ein Transistor mit einer vollständig silizidierten Gate-Elektrode, die direkt auf einem High-k-Gate-Dielektrikum gebildet wird, eine relativ hohe Schwellenspannung haben.
  • Dementsprechend besteht ein Bedarf an einem verbesserten Verfahren zur Schaffung eines Halbleiterbauelements, das ein High-k-Gate-Dielektrikum einschließt. Es besteht ein Bedarf an einem solchen Verfahren, das ein Bauelement mit sowohl einer vollständig silizidierten Gate-Elektrode als auch einem High-k-Gate-Dielektrikum schafft, das keine unerwünscht hohe Schwellenspannung umfaßt. Die vorliegende Erfindung schafft ein solches Verfahren.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1a-1d stellen Querschnitte von Strukturen dar, die ausgebildet werden können, wenn eine Ausführungsform des erfindungsgemäßen Verfahrens verwirklicht wird.
  • 2a-2d stellen Querschnitte von Strukturen dar, die ausgebildet werden können, wenn eine zweite Ausführungsform des erfindungsgemäßen Verfahrens verwirklicht wird. Es ist nicht beabsichtigt, daß in diesen Figuren gezeigte Merkmale maßstabgetreu gezeichnet sind.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Es wird ein Verfahren zur Herstellung eines Halbleiterbauelements beschrieben. Dieses Verfahren umfaßt die Ausbildung einer High-k-Gate-Dielektrikumsschicht auf einem Substrat, die Ausbildung einer Sperrschicht auf der High-k-Gate-Dielektrikumschicht und die Ausbildung einer vollständig silizidierten Gate-Elektrode auf der Sperrschicht. In der folgenden Beschreibung wird eine Anzahl von Details beschrieben, um für ein gründliches Verständnis der vorliegenden Erfindung zu sorgen. Fachleute werden jedoch erkennen, daß sich die Erfindung auf viele andere als die hier ausdrücklich beschriebenen Weisen umsetzen läßt. Die Erfindung wird somit nicht durch die nachstehend offengelegten speziellen Details eingeschränkt.
  • 1a-1d stellen Querschnitte von Strukturen dar, die ausgebildet werden können, wenn eine Ausführungsform des erfindungsgemäßen Verfahrens verwirklicht wird. Wie 1a zeigt, wird bei dieser Ausführungsform eine High-k-Gate-Dielektrikumschicht 101 auf dem Substrat 100 gebildet, die Sperrschicht 102 wird auf der High-k-Gate-Dielektrikumschicht 101 gebildet, und die Polysiliziumschicht 103 wird auf der Sperrschicht 102 gebildet. Das Substrat 100 kann jegliches Material umfassen, das als Grundlage dienen kann, um darauf ein Halbleiterbauelement aufzubauen.
  • Einige der Stoffe, die verwendet werden können, um eine High-k-Gate-Dielektrikumschicht 101 herzustellen, schließen ein: Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiskandiumtantaloxid und Bleizinkniobat. Besonders bevorzugt sind Hafniumoxid, Zirkoniumoxid und Aluminiumoxid. Obwohl hier einige Beispiele für Stoffe beschrieben sind, die verwendet werden können, um eine High-k-Dielektrikumschicht 101 zu bilden, läßt sich diese Schicht aus anderen Stoffen herstellen.
  • Die High-k-Gate-Dielektrikumschicht 101 läßt sich auf dem Substrat 100 unter Verwendung eines herkömmlichen Aufbringungsverfahrens ausbilden, z.B. durch herkömmliche chemische Aufdampfung („CVD"), Niederdruck-CVD oder physikalische Aufdampfung („PVD"). Vorzugsweise wird ein herkömmliches atomares CVD-Beschichtungsverfahren verwendet. Bei einem solchen Verfahren lassen sich ein Metalloxidvorläufer (z.B. ein Metallchlorid) und Dampf mit gewählten Durchflußmengen in einen CVD-Reaktor einspeisen, der dann bei einer gewählten Temperatur und einem gewählten Druck betrieben wird, um eine atomar glatte Schnittstelle zwischen dem Substrat 100 und der High-k-Gate-Dielektrikumschicht 101 zu erzeugen. Der CVD-Reaktor sollte lange genug betrieben werden, um eine Schicht in der gewünschten Dicke auszubilden. Bei den meisten Anwendungen sollte die High-k-Gate-Dielektrikumschicht 101 weniger als etwa 60 Angström dick und bevorzugter zwischen ungefähr 5 Angström und etwa 40 Angström dick sein.
  • Falls die High-k-Gate-Dielektrikumschicht 101 ein Oxid umfaßt, kann es abhängig von dem zur Herstellung verwendeten Verfahren Sauerstoffleerstellen an zufälligen Oberflächenpunkten und inakzeptable Verunreinigungsgrade umfassen. Es kann wünschenswert sein, bestimmte Verunreinigungen aus der Schicht 101 zu entfernen und sie zu oxidieren, um nach dem Aufbringen der Schicht 101 eine Schicht mit einer nahezu idealisierten Metall:Sauerstoff-Stöchiometrie zu generieren.
  • Die Sperrschicht 102 ist vorzugsweise elektrisch leitend und für die Austrittsarbeit transparent. In einer Ausführungsform kann die Sperrschicht 102 ein Metallnitrid, z.B. Titannitrid oder Tantalnitrid, umfassen. Die Sperrschicht 102 kann auf dem High-k-Gate-Dielektrikum 101 unter Verwendung eines herkömmlichen CVD- oder PVD- Verfahrens ausgebildet werden, wie Fachleuten erkennbar ist. Die Sperrschicht 102 muß dick genug sein, um zu verhindern, daß eine (auf der Sperrschicht 102 auszubildende) vollständig silizidierte Gate-Elektrode mit dem High-k-Gate-Dielektrikum 101 interagiert und unerwünschtes Fermi-Level-Pinning verursacht. Diese Dicke sollte optimiert werden um sicherzustellen, daß die Sperrschicht 102 nicht wesentlich die Schwellenspannung des Bauelements beeinflußt, die vorzugsweise durch die Austrittsarbeit (workfunction) der anschließend gebildeten vollständig silizidierten Gate-Elektrode vorgegeben wird. Bei vielen Anwendungen kann eine Sperrschicht zwischen etwa 5 Angström und etwa 50 Angström Dicke (und bevorzugter zwischen etwa 10 Angström und etwa 20 Angström Dicke) das Fermi-Level-Pinning abschwächen, während die übrige Austrittsarbeit transparent bleibt.
  • Die Polysiliziumschicht 103 kann unter Verwendung eines herkömmlichen Aufbringungsverfahrens auf der Sperrschicht 102 ausgebildet werden und ist vorzugsweise zwischen etwa 100 und etwa 2.000 Angström dick, bevorzugter zwischen etwa 500 und etwa 1.600 Angström dick. Auf dieser Prozeßstufe kann es sein, daß die Polysiliziumschicht 103 undotiert, n-leitend dotiert (z.B. mit Arsen, Phosphor oder einem anderen n-leitenden Material) oder p-leitend, z. B. mit Bor, dotiert ist.
  • Nach Ausbildung der Struktur nach 1a werden die Polysiliziumschicht 103, die Sperrschicht 102 und das High-k-Gate-Dielektrikum 101 geätzt, um die Struktur zu erzeugen, die in 1b dargestellt ist. Es lassen sich herkömmliche Strukturierungs- und Ätzverfahren nutzen, wie Fachleuten erkennbar ist. Anschließend werden Abstandhalter 104 und 105 angrenzend an diese Struktur ausgebildet, und das Dielektrikum 106 wird angrenzend an diese Abstandhalter ausgebildet. Die Abstandhalter 104 und 105 weisen vorzugsweise Siliziumnitrid auf, während das Dielektrikum 106 Siliziumdioxid oder ein low-k-Material umfassen kann. Weil Fachleute mit den für die Ausbildung solcher Strukturen verwendbaren herkömmlichen Verfahrensschritten vertraut sind, werden sie hier nicht weiter detailliert beschrieben. Wie gezeigt, ist das Dielektrikum 106 soweit zurückpoliert worden, z.B. durch einen herkömmlichen chemisch-mechanischen Poliervorgang („CMP"), daß die Polysiliziumschicht 103 freigelegt und die in 1c gezeigte Struktur erzeugt worden ist. Obwohl nicht gezeigt, kann diese Struktur viele andere Merkmale einschließen (z.B. eine Siliziumnitrid-Ätzstopschicht, Source- und Drainzonen und eine oder mehrere Pufferschichten), die sich mit Hilfe herkömmlicher Verfahren ausbilden lassen.
  • Nach Ausbildung der in 1c gezeigten Struktur ist im wesentlichen die ganze Polysiliziumschicht 103 (und vorzugsweise die gesamte Schicht) in Silizid 107 umgewandelt, wie in 1d gezeigt. Die vollständig silizidierte Gate-Elektrode 107 kann zum Beispiel Nickelsilizid, Kobaltsilizid, Titansilizid oder eine Kombination aus diesen Stoffen bzw. Materialien umfassen. Die Polysiliziumschicht 103 kann zu einer vollständig silizidierten Gate-Elektrode 107 umgewandelt werden, indem ein geeignetes Metall über die ganze Struktur aufgebracht wird und dann für eine ausreichende Zeit Wärme mit ausreichender Temperatur einwirkt, um ein Metallsilizid (z.B. NiSi) aus der Polysiliziumschicht 103 zu erzeugen.
  • In einer bevorzugten Ausführungsform wird Silizid 107 gebildet, indem zuerst die ganze Struktur einschließlich der ungeschützten Oberfläche der Schicht 103 durch Vakuumzerstäubung mit einem geeigneten Metall (z.B. Nickel) beschichtet wird. Um zu bewirken, daß sich das Silizid 107 völlig durch die Polysiliziumschicht 103 erstrecken kann, kann es notwendig sein, diesem Vakuumzerstäubungsvorgang ein Hochtemperaturglühen bzw. -tempern, z.B. Rapid Thermal Annealing bei einer Temperatur von wenigstens etwa 450°C, folgen zu lassen. Bei der Bildung von Nickelsilizid findet das Glühen vorzugsweise bei einer Temperatur zwischen etwa 500°C und etwa 550°C statt. Bei der Bildung von Kobaltsilizid findet das Glühen bzw. Tempern vorzugsweise bei einer Temperatur von wenigstens etwa 600°C statt.
  • Ein herkömmlicher CMP-Schritt kann nach dem Erzeugen von Silizid 107 zum Entfernen von Überschußmetall aus der Struktur angewandt werden – Das Dielektrikum 106 dient dabei als Politurstop. Das Silizid 107 kann als vollständig silizidierte Gate-Elektrode dienen, die sich für den Gebrauch als vollständig silizidierte PMOS-Gate-Elektrode oder vollständig silizidierte NMOS-Gate-Elektrode eignet. Ob das Silizid 107 als vollständig silizidierte PMOS-Gate-Elektrode oder als vollständig silizidierte NMOS-Gate-Elektrode dienen kann, kann von der Dotierung, mit der die Polysiliziumschicht 103 behandelt wurde, dem für die Erzeugung des Silizids verwendeten Metall und dem Erzeugungsverfahren abhängen. Bei einigen Ausführungsformen kann das Verfahren der vorliegenden Erfindung verwendet werden, um ein CMOS-Bauelement zu erzeugen, das sowohl vollständig silizidierte PMOS- als auch vollständig silizidierte NMOS-Gate-Elektroden enthält.
  • Das Vorhandensein der Sperrschicht 102 zwischen dem High-k-Gate-Dielektrikum 101 und der vollständig silizidierten Gate-Elektrode 107 kann eine unerwünschte Wechselwirkung zwischen der Gate-Elektrode und dem Dielektrikum verhindern, die Fermi-Level-Pinning verursachen könnte. Folglich kann das Verfahren der vorliegenden Erfindung ein Bauelement mit sowohl einer vollständig silizidierten Gate-Elektrode als auch einem High-k-Gate-Dielektrikum ermöglichen, das keine unerwünscht hohe Schwellenspannung zeigt.
  • 2a-2d zeigen Strukturen, die ausgebildet werden können, wenn eine zweite Ausführungsform des erfindungsgemäßen Verfahrens verwirklicht wird. Bei dieser Ausführungsform wird ein CMOS-Bauelement ausgebildet, das eine metallische NMOS-Gate-Elektrode und eine vollständig silizidierte PMOS-Gate-Elektrode enthält. 2a stellt eine Zwischenstruktur dar, die beim Herstellen eines CMOS-Bauelements ausgebildet werden kann. Diese Struktur schließt einen ersten Teil 201 und einen zweiten Teil 202 des Substrats 200 ein. Die Isolierzone 203 trennt den ersten Teil 201 vom zweiten Teil 202. Das High-k-Gate-Dielektrikum 205 ist auf dem Substrat 200 ausgebildet, und die Sperrschicht 207 ist auf dem High-k-Gate-Dielektrikum 205 ausgebildet. Eine Polysiliziumschicht ist auf der Sperrschicht 207 ausgebildet. Der erste Teil 204 dieser Polysiliziumschicht wird von einem Paar Seitenwand-Abstandhaltern 208 und 209 eingeklammert, und ein zweiter Teil 206 dieser Polysiliziumschicht wird von einem Paar Seitenwand-Abstandhaltern 210 und 211 eingeklammert. Das Dielektrikum 212 liegt direkt neben den Seitenwand-Abstandhaltern.
  • Das Substrat 200 kann jegliches Material umfassen, das als Grundlage dienen kann, auf der sich ein Halbleiterbauelement aufbauen läßt. Die Isolierzone 203 kann Siliziumdioxid oder andere Stoffe bzw. Materialien umfassen, die die aktiven Zonen der Transistoren voneinander trennen können. Die High-k-Gate-Dielektrikumschicht 205 und die Sperrschicht 207 können jeglichen der oben bestimmten Stoffe umfassen und mit Hilfe herkömmlicher Verfahren ausgebildet werden, wie oben beschrieben. Der erste Teil 204 und der zweite Teil 206 der Polysiliziumschicht sind jeweils vorzugsweise zwischen etwa 100 und etwa 2.000 Angström dick und bevorzugter zwischen etwa 500 und etwa 1.600 Angström dick.
  • Der erste Teil 204 kann undotiert oder mit Arsen, Phosphor oder einem anderen n-leitenden Material dotiert sein. Bei einer bevorzugten Ausführungsform ist der erste Teil 204 n-leitend dotiert, während der zweite Teil 206 p-leitend dotiert ist, z.B. durch Dotieren des zweiten Teils 206 mit Bor. Wenn mit Bor dotiert wird, sollte die p-leitende Polysiliziumschicht 206 dieses Element in ausreichender Konzentration einschließen, um zu sichern, daß ein sich anschließendes Naßätzungsverfahren zum Entfernen des ersten Teils 204 kein signifikantes Maß an p-leitender Polysiliziumschicht 206 entfernt. Die Abstandhalter 208, 209, 210 und 211 weisen vorzugsweise Siliziumnitrid auf, während das Dielektrikum 212 Siliziumdioxid oder ein low-k Material umfassen kann.
  • Fachleute werden erkennen, daß herkömmliche Verfahrensschritte, Stoffe und Geräte benutzt werden können, um die in 2 gezeigte Struktur zu erzeugen. Wie gezeigt, kann das Dielektrikum 212 zurückpoliert werden, z.B. über einen herkömmlichen CMP- Arbeitsgang, um den ersten Teil 204 und den zweiten Teil 206 der Polysiliziumschicht freizulegen. Obwohl nicht gezeigt, kann die in 2a gezeigte Struktur viele andere Merkmale einschließen (z.B. eine Siliziumnitrid-Ätzstopschicht, Source- und Drainzonen und eine oder mehrere Pufferschichten), die mit Hilfe herkömmlicher Verfahren ausgebildet werden können.
  • Nach Ausbildung der in 2a gezeigten Struktur kann der erste Teil 204 entfernt werden. In einer bevorzugten Ausführungsform wird der erste Teil 204 durch Anwenden eines Naßätzverfahrens entfernt, der für den ersten Teil 204 über der p-leitenden Polysiliziumschicht 206 selektiv ist, um den ersten Teil 204 zu entfernen, ohne signifikante Teile der p-leitenden Polysiliziumschicht 206 zu entfernen. Ein solches Naßätzverfahren kann umfassen, daß der erste Teil 204 für ausreichende Zeit bei ausreichender Temperatur einer wäßrigen Lösung, die eine Hydroxidquelle umfaßt, ausgesetzt wird, um im wesentlichen den ganzen Teil 204 zu entfernen. Diese Hydroxidquelle kann zwischen etwa 2 und etwa 30 Volumenprozent Ammoniumhydroxid oder ein Tetraalkyl-Ammoniumhydroxid, z.B. Tetramethyl-Ammoniumhydroxid („TMAH") in deionisiertem Wasser umfassen.
  • Zum Beispiel läßt sich der erste Teil 204 dadurch selektiv entfernen, daß er einer Lösung ausgesetzt wird, die bei einer Temperatur zwischen etwa 15°C und etwa 90°C (vorzugsweise unterhalb von etwa 40°C) gehalten wird und die zwischen etwa 2 und etwa 30 Volumenprozent Ammoniumhydroxid in deionisiertem Wasser umfaßt. Während dieses Expositionsschrittes, der vorzugsweise mindestens eine Minute dauert, kann es wünschenswert sein, Schallenergie mit einer Frequenz zwischen etwa 10 kHz und etwa 2.000 kHz und einer Dissipation zwischen etwa 1 und etwa 10 Watt/cm2 anzulegen.
  • In einer besonders bevorzugten Ausführungsform läßt sich der erste Teil 204 mit einer Dicke von etwa 1.350 Angström selektiv entfernen, indem er für etwa 30 Minuten bei etwa 25°C einer Lösung ausgesetzt wird, die etwa 15 Volumenprozent Ammoniumhydroxid in deionisiertem Wasser umfaßt, und gleichzeitig Schallenergie von etwa 1.000 kHz mit einer Dissipation von etwa 5 Watt/cm2 angelegt wird. Solch ein Ätzungsverfahren dürfte eine n-leitende Polysiliziumschicht im wesentlichen ganz entfernen, ohne ein bedeutendes Maß an p-leitender Polysiliziumschicht 206 zu entfernen.
  • Als Alternative läßt sich der erste Teil 204 selektiv dadurch entfernen, daß er für mindestens eine Minute einer Lösung ausgesetzt wird, die bei einer Temperatur zwischen etwa 60°C und etwa 90°C gehalten wird und die zwischen etwa 20 und etwa 30 Volumenprozent TMAH in deionisiertem Wasser umfaßt, wobei Schallenergie angelegt wird. Mit dem Entfernen des ersten Teils 204 in einer Dicke von etwa 1.350 Angström, indem dieser für etwa 2 Minuten bei etwa 80°C einer Lösung ausgesetzt wird, die etwa 25 Volumenprozent TMAH in deionisiertem Wasser umfaßt, und dabei Schallenergie von etwa 1.000 kHz mit einer Dissipation von etwa 5 Watt/cm2 angelegt wird, läßt sich im wesentlichen der ganze erste Teil 204 entfernen, ohne ein signifikantes Maß an p-leitender Polysiliziumschicht 206 zu entfernen.
  • Nach dem Entfernen des ersten Teils 204 kann der zugrundeliegende Teil der Sperrschicht 207 entfernt werden, z.B. durch Anwendung eines Ätzverfahrens, das selektiv für die Sperrschicht 207 über der High-k-Gate-Dielektrikumschicht 205 ist. Das Entfernen des ersten Teils 204 und der Sperrschicht 207 erzeugt die Furche 213 zwischen den Seitenwand-Abstandhaltern 208 und 209, wie 2b zeigt. Obwohl bei dieser Ausführungsform die Sperrschicht 207 nach (oder bei) Entfernung des ersten Teils 204 der überlagernden Polysiliziumschicht entfernt wird, kann bei alternativen Ausführungsformen die Sperrschicht 207 erhalten bleiben – abhängig von der Zusammensetzung des ersten Teils 204 und dem Verfahren, das zu dessen Entfernung verwendet wird.
  • Bei dieser Ausführungsform wird nach dem Entfernen des ersten Teils 204 und des zugrundeliegenden Teils der Sperrschicht 207 die n-leitende Metallschicht 215 innerhalb der Furche 213 auf der High-k-Gate-Dielektrikumschicht 205 gebildet und die in 2c gezeigte Struktur geschaffen. Die n-leitende Metallschicht 215 kann etwas n-leitfähiges Material umfassen, von dem eine metallische NMOS-Gate-Elektrode abgeleitet sein kann. Stoffe, die verwendet werden können, um die n-leitende Metallschicht 215 zu bilden, schließen ein: Hafnium, Zirkonium, Titan, Tantal, Aluminium und deren Legierungen, z.B. Metallkarbide, die diese Elemente einschließen, d.h. Hafniumkarbid, Zirkoniumkarbid, Titankarbid, Tantalkarbid und Aluminiumkarbid. Die n-leitende Metallschicht 215 kann alternativ ein Aluminid umfassen, z.B. ein Aluminid, das Hafnium, Zirkonium, Titan, Tantal oder Wolfram umfaßt.
  • Die n-leitende Metallschicht 215 kann auf der High-k-Gate-Dielektrikumschicht 205 mit Hilfe von gut bekannten PVD- oder CVD- Verfahren, z.B. herkömmlichen Aufdampf- oder atomaren CVD-Beschichtungsverfahren, ausgebildet werden. Wie gezeigt, wird die n-leitende Metallschicht 215 entfernt, außer dort, wo sie die Furche 213 ausfüllt. Die Schicht 215 kann von anderen Teilen des Bauelements über einen entsprechenden CMP-Arbeitsgang entfernt werden. Das Dielektrikum 212 kann als Politur dienen, wenn die Schicht 215 von seiner Oberfläche entfernt ist. Die n-leitende Metallschicht 215 dient vorzugsweise als metallische NMOS-Gate-Elektrode mit einer Austrittsarbeit, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt, und ist zwischen etwa 100 Angström und etwa 2.000 Angström, bevorzugter zwischen etwa 500 Angström und etwa 1.600 Angström dick.
  • Obwohl 2c eine Struktur darstellt, in der die n-leitende Metallschicht 215 die Furche 213 ganz ausfüllt, kann in alternativen Ausführungsformen die n-leitende Metallschicht 215 nur einen Teil der Furche 213 ausfüllen, während die übrige Furche mit einem Material ausgefüllt wird, das problemlos poliert werden kann, z.B. Wolfram, Aluminium, Titan oder Titannitrid. Bei einer solchen alternativen Ausführungsform kann die n-leitende Metallschicht 215, die als das Austrittsarbeitsmetall dient, zwischen etwa 50 und etwa 1.000 Angström und bevorzugter wenigstens etwa 100 Angström dick sein.
  • Bei der dargestellten Ausführungsform ist nach Ausbildung der n-leitenden Metallschicht 215 innerhalb der Furche 213 im wesentlichen die ganze p-leitende Polysiliziumschicht 206 (und vorzugsweise die gesamte Schicht) in Silizid 216 umgewandelt, wie in 2d gezeigt. Die vollständig silizidierte Gate-Elektrode 216 kann Nickelsilizid, Kobaltsilizid, Titansilizid, eine Kombination dieser Stoffe oder jegliche andere Art von Silizid umfassen, die eine hochleistungsfähige, vollständig silizidierte PMOS-Gate-Elektrode ergeben kann. Die p-leitende Polysiliziumschicht 206 kann in eine vollständig silizidierte PMOS-Gate-Elektrode 216 umgewandelt werden, indem ein geeignetes Metall über die ganze Struktur aufgebracht wird und dann für eine ausreichende Zeit Wärme mit ausreichender Temperatur angewendet wird, um ein Metallsilizid (z.B. NiSi) aus der p-leitenden Polysiliziumschicht 206 zu erzeugen.
  • In einer bevorzugten Ausführungsform wird Silizid 216 gebildet, indem zuerst ein geeignetes Metall (z.B. Nickel) über die ganze Struktur einschließlich der freiliegenden Oberfläche der Schicht 206 aufgedampft wird. Um zu bewirken, daß sich das Silizid 216 vollständig durch die p-leitende Polysiliziumschicht 206 erstreckt, kann es notwendig sein, dem Aufdampfvorgang eine Hochtemperaturvergütung bzw. ein Tempern, z.B. ein Rapid Thermal Annealing bei einer Temperatur von wenigstens etwa 450°C folgen zu lassen. Zur Bildung von Nickelsilizid findet die Vergütung bzw. das Tempern vorzugsweise bei einer Temperatur zwischen etwa 500°C und etwa 550°C statt. Zur Bildung von Kobaltsilizid findet die Vergütung vorzugsweise bei einer Temperatur von wenigstens etwa 600°C statt.
  • Ein herkömmlicher CMP-Schritt kann nach Erzeugung des Silizids 212 angewandt werden, um überschüssiges Metall aus der Struktur zu entfernen, wobei das Dielektrikum 216 als Politurstop dient. Bei einer bevorzugten Ausführungsform dient das Silizid 216 als vollständig silizidierte PMOS-Gate-Elektrode mit einer Midgap-Austrittsarbeit, die zwischen etwa 4,3 eV und etwa 4,8 eV liegt und zwischen etwa 100 Angström und etwa 2.000 Angström und bevorzugter zwischen etwa 500 Angström und etwa 1.600 Angström dick ist.
  • Obwohl einige Beispiele für Stoffe, die zur Ausbildung der n-leitenden Metallschicht 215 und des Silizids 216 verwendet werden können, hier beschrieben werden, können diese Metallschicht und dieses Silizid aus vielen anderen Stoffen gefertigt werden, wie Fachleuten erkennbar ist. Nach der Ausbildung von Silizid 216 können Verfahrensschritte zur Fertigstellung des Bauelements folgen, z.B. die Ausbildung eines Kappendielektrikums über der in 2d gezeigten Struktur, gefolgt von der Ausbildung der Kontakte des Bauelements, Metallzusammenschaltung und Passivierungsschicht. Weil solche Verfahrensschritte Fachleuten gut bekannt sind, werden sie hier nicht detaillierter beschrieben.
  • Die zweite Ausführungsform des erfindungsgemäßen Verfahrens ermöglicht ein CMOS-Bauelement, das eine metallische NMOS-Gate-Elektrode und eine vollständig silizidierte PMOS- Gate-Elektrode enthält, das keine unerwünscht hohe Schwellenspannung hat. Obwohl die oben beschriebenen Ausführungsformen Beispiele für Verfahren zur Ausbildung solcher Bauelemente liefern, ist die vorliegende Erfindung nicht auf diese besonderen Ausführungsformen beschränkt.
  • Das Halbleiterbauelement von 2d umfaßt eine metallische NMOS-Gate-Elektrode 215 und eine vollständig silizidierte PMOS-Gate-Elektrode 216, die auf einem High-k-Gate-Dielektrikum 205 beziehungsweise einer Sperrschicht 207 ausgebildet sind. Die High-k-Gate-Dielektrikumschicht 205 und die Sperrschicht 207 können jegliche der oben aufgelisteten Stoffe umfassen. Die metallische NMOS-Gate-Elektrode 215 kann vollständig aus einem oder mehreren der oben bestimmten n-leitenden Metalle bestehen oder alternativ ein n-leitendes Austrittsarbeitsmetall umfassen, das mit einem Furchenfüllungsmetall überkappt ist. Die metallische NMOS-Gate-Elektrode 215 ist vorzugsweise zwischen etwa 100 und etwa 2.000 Angström dick und hat eine Austrittsarbeit, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt. Die vollständig silizidierte PMOS-Gate-Elektrode 216 ist vorzugsweise zwischen etwa 100 und etwa 2.000 Angström dick, hat eine Midgap-Austrittsarbeit, die zwischen etwa 4,3 eV und etwa 4,8 eV liegt und eines der oben bestimmten Silizide umfaßt.
  • Obwohl sich das Halbleiterbauelement der vorliegenden Erfindung mit Hilfe der oben detailliert beschriebenen Verfahren herstellen läßt, kann es alternativ mit Hilfe anderer Arten von Verfahren ausgebildet werden. Aus diesem Grund ist nicht beabsichtigt, dieses Halbleiterbauelement auf Bauelemente zu beschränken, die sich mit Hilfe der oben beschriebenen Verfahren herstellen lassen.
  • Das Verfahren der vorliegenden Erfindung kann ein Bauelement sowohl mit einer vollständig slizidierten Gate-Elektrode als auch einem High-k-Gate-Dielektrikum ermöglichen, das keine unerwünscht hohe Schwellenspannung zeigt. Obwohl in der vorhergehenden Beschreibung bestimmte Schritte und Stoffe angegeben sind, die bei der vorliegenden Erfindung verwendet werden können, werden Fachleute erkennen, daß viele Änderungen und Ersetzungen gemacht werden können. Dementsprechend ist beabsichtigt, daß all solche Abänderungen, Veränderungen, Ersetzungen und Zusätze als in den Sinn und Umfang der Erfindung eingeschlossen anzusehen sind, wie durch die beigefügten Ansprüche definiert ist.
  • Zusammenfassung
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements wird beschrieben. Dieses Verfahren umfaßt die Ausbildung einer High-k-Gate-Dielektrikumschicht auf einem Substrat, die Ausbildung einer Sperrschicht auf der High-k-Gate-Dielektrikumschicht und die Ausbildung einer vollständig silizidierten Gate-Elektrode auf der Sperrschicht.

Claims (20)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, das umfaßt: Ausbildung einer High-k-Gate-Dielektrikumschicht auf einem Substrat; Ausbildung einer Sperrschicht auf der High-k-Gate-Dielektrikumschicht; und Ausbildung einer vollständig silizidierten Gate-Elektrode auf der Sperrschicht.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die High-k-Gate-Dielektrikumschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiskandiumtantaloxid und Bleizinkniobat besteht.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Sperrschicht elektrisch leitend und für die Austrittsarbeit transparent ist.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Sperrschicht ein Metallnitrid umfaßt.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die vollständig silizidierte Gate-Elektrode ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Nickelsilizid, Kobaltsilizid und Titansilizid besteht.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im wesentlichen eine ganze p-leitende Polysiliziumschicht in Silizid umgewandelt wird, um die vollständig silizidierte Gate-Elektrode zu erzeugen.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine ganze p-leitende Polysiliziumschicht in Silizid umgewandelt wird, um die vollständig silizidierte Gate-Elektrode zu erzeugen.
  8. Verfahren zur Herstellung eines Halbleiterbauelements, das umfaßt: Ausbildung einer High-k-Gate-Dielektrikumschicht auf einem Substrat; Ausbildung einer Sperrschicht auf der High-k-Gate-Dielektrikumschicht; Ausbildung einer Polysiliziumschicht auf der Sperrschicht; Entfernen eines ersten Teils der Polysiliziumschicht, um zwischen einem Paar Seitenwandabstandhaltern eine Furche zu erzeugen; Ausbildung einer n-leitenden Metallschicht innerhalb der Furche; Aufbringung einer zweiten Metallschicht auf einem zweiten Teil der Polysiliziumschicht; und Anwendung von Wärme mit ausreichender Temperatur für eine ausreichende Zeit, um im wesentlichen den ganzen zweiten Teil der Polysiliziumschicht in ein Metallsilizid umzuwandeln.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die n-leitende Metallschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Hafnium, Zirkonium, Titan, Tantal, Aluminium, einem Metallkarbid und einem Aluminid besteht.
  10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Metallsilizid aus der Gruppe gewählt ist, die aus Nickelsilizid, Kobaltsilizid und Titansilizid besteht.
  11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die n-leitende Metallschicht eine Austrittsarbeit hat, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt, und das Metallsilizid eine Austrittsarbeit hat, die zwischen etwa 4,3 eV und etwa 4,8 eV liegt.
  12. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der zweite Teil der Polysiliziumschicht eine p-leitende Polysiliziumschicht ist und der erste Teil der Polysiliziumschicht mit Hilfe eines Naßätzverfahrens entfernt wird, das für den ersten Teil der Polysiliziumschicht selektiv über dem zweiten Teil der Polysiliziumschicht ist.
  13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der ganze zweite Teil der Polysiliziumschicht in ein Metallsilizid umgewandelt wird.
  14. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die High-k-Gate-Dielektrikumschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Hafniumoxid, Zirkoniumoxid und Aluminiumoxid besteht, und die Sperrschicht ein Metallnitrid umfaßt.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Sperrschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Titannitrid und Tantalnitrid besteht.
  16. Halbleiterbauelement, das umfaßt: eine High-k-Gate-Dielektrikumschicht, die auf einem Substrat gebildet ist; eine Sperrschicht, die auf der High-k-Gate-Dielektrikumschicht gebildet ist; und eine vollständig silizidierte Gate-Elektrode, die auf der Sperrschicht gebildet ist.
  17. Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, daß die Sperrschicht ein Metallnitrid umfaßt und die Gate-Elektrode ein Metallsilizid umfaßt, das aus der Gruppe gewählt ist, die aus Nickelsilizid, Kobaltsilizid und Titansilizid besteht.
  18. Halbleiterbauelement nach Anspruch 17, dadurch gekennzeichnet, daß die High-k-Gate-Dielektrikumschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Hafniumoxid, Zirkoniumoxid und Aluminiumoxid besteht, und die Sperrschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Titannitrid und Tantalnitrid besteht.
  19. Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, daß die vollständig silizidierte Gate-Elektrode eine PMOS-Gate-Elektrode und weiterhin eine metallische NMOS-Gate-Elektrode umfaßt.
  20. Halbleiterbauelement nach Anspruch 19, dadurch gekennzeichnet, daß die metallische NMOS-Gate-Elektrode zwischen etwa 100 und etwa 2.000 Angström dick ist, eine Austrittsarbeit hat, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt, und ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Hafnium, Zirkonium, Titan, Tantal, Aluminium, einem Metallkarbid und einem Aluminid besteht; und die PMOS-Gate-Elektrode zwischen etwa 100 und etwa 2.000 Angström dick ist und eine Austrittsarbeit hat, die zwischen etwa 4,3 eV und etwa 4,8 eV liegt.
DE112005002350T 2004-11-02 2005-11-02 Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode Expired - Fee Related DE112005002350B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/980,522 2004-11-02
US10/980,522 US20060094180A1 (en) 2004-11-02 2004-11-02 Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode
US11/242,807 2005-10-03
US11/242,807 US20060091483A1 (en) 2004-11-02 2005-10-03 Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode
PCT/US2005/040136 WO2006050517A1 (en) 2004-11-02 2005-11-02 A method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode

Publications (2)

Publication Number Publication Date
DE112005002350T5 true DE112005002350T5 (de) 2007-09-20
DE112005002350B4 DE112005002350B4 (de) 2010-05-20

Family

ID=35788254

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005002350T Expired - Fee Related DE112005002350B4 (de) 2004-11-02 2005-11-02 Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode

Country Status (7)

Country Link
US (1) US20060091483A1 (de)
JP (1) JP5090173B2 (de)
KR (1) KR20070050494A (de)
DE (1) DE112005002350B4 (de)
GB (1) GB2433839B (de)
TW (1) TWI315093B (de)
WO (1) WO2006050517A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1916706B1 (de) * 2006-10-23 2016-08-31 Imec Verfahren zur Herstellung eines Halbleiterbauelements und auf diese Weise hergestelltes Halbleiterbauelement
CN101170127B (zh) * 2006-10-23 2013-03-06 台湾积体电路制造股份有限公司 半导体装置及其制造方法
JP5380827B2 (ja) 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7776680B2 (en) * 2008-01-03 2010-08-17 International Business Machines Corporation Complementary metal oxide semiconductor device with an electroplated metal replacement gate
DE102008049723B4 (de) * 2008-09-30 2012-01-26 Advanced Micro Devices, Inc. Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit
JP2010129978A (ja) * 2008-12-01 2010-06-10 Rohm Co Ltd 半導体装置の製造方法
US7838356B2 (en) * 2008-12-31 2010-11-23 Texas Instruments Incorporated Gate dielectric first replacement gate processes and integrated circuits therefrom
JP2010245433A (ja) * 2009-04-09 2010-10-28 Panasonic Corp 半導体装置及びその製造方法
US8258589B2 (en) * 2010-02-17 2012-09-04 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8518811B2 (en) * 2011-04-08 2013-08-27 Infineon Technologies Ag Schottky diodes having metal gate electrodes and methods of formation thereof
RU2504861C1 (ru) * 2012-06-05 2014-01-20 Федеральное государственное бюджетное учреждение науки Физико-технологический институт Российской академии наук Способ изготовления полевого нанотранзистора с контактами шоттки с укороченным управляющим электродом нанометровой длины
US9892924B2 (en) * 2015-03-16 2018-02-13 Taiwan Semiconductor Manufacturing Company Ltd Semiconductor structure and manufacturing method thereof
CN113013250B (zh) * 2021-02-24 2022-08-26 北京大学 一种场效应晶体管及其制备方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431777A (en) * 1992-09-17 1995-07-11 International Business Machines Corporation Methods and compositions for the selective etching of silicon
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US6265749B1 (en) * 1997-10-14 2001-07-24 Advanced Micro Devices, Inc. Metal silicide transistor gate spaced from a semiconductor substrate by a ceramic gate dielectric having a high dielectric constant
US20020197790A1 (en) * 1997-12-22 2002-12-26 Kizilyalli Isik C. Method of making a compound, high-K, gate and capacitor insulator layer
US6339246B1 (en) * 1998-12-11 2002-01-15 Isik C. Kizilyalli Tungsten silicide nitride as an electrode for tantalum pentoxide devices
US6255698B1 (en) * 1999-04-28 2001-07-03 Advanced Micro Devices, Inc. Separately optimized gate structures for n-channel and p-channel transistors in an integrated circuit
JP4237332B2 (ja) * 1999-04-30 2009-03-11 株式会社東芝 半導体装置の製造方法
US6184072B1 (en) * 2000-05-17 2001-02-06 Motorola, Inc. Process for forming a high-K gate dielectric
JP2002198441A (ja) * 2000-11-16 2002-07-12 Hynix Semiconductor Inc 半導体素子のデュアル金属ゲート形成方法
US6475874B2 (en) * 2000-12-07 2002-11-05 Advanced Micro Devices, Inc. Damascene NiSi metal gate high-k transistor
US6602781B1 (en) * 2000-12-12 2003-08-05 Advanced Micro Devices, Inc. Metal silicide gate transistors
US6544906B2 (en) * 2000-12-21 2003-04-08 Texas Instruments Incorporated Annealing of high-k dielectric materials
KR20020056260A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 게이트 형성방법
KR100387259B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6410376B1 (en) * 2001-03-02 2002-06-25 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dual-metal CMOS transistors for sub-0.1 μm ULSI integration
US6365450B1 (en) * 2001-03-15 2002-04-02 Advanced Micro Devices, Inc. Fabrication of P-channel field effect transistor with minimized degradation of metal oxide gate
US6514828B2 (en) * 2001-04-20 2003-02-04 Micron Technology, Inc. Method of fabricating a highly reliable gate oxide
US6891231B2 (en) * 2001-06-13 2005-05-10 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US6420279B1 (en) * 2001-06-28 2002-07-16 Sharp Laboratories Of America, Inc. Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate
US6573193B2 (en) * 2001-08-13 2003-06-03 Taiwan Semiconductor Manufacturing Co., Ltd Ozone-enhanced oxidation for high-k dielectric semiconductor devices
US6797599B2 (en) * 2001-08-31 2004-09-28 Texas Instruments Incorporated Gate structure and method
US6667246B2 (en) * 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
US6620713B2 (en) * 2002-01-02 2003-09-16 Intel Corporation Interfacial layer for gate electrode and high-k dielectric layer and methods of fabrication
US6696345B2 (en) * 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
US6617209B1 (en) * 2002-02-22 2003-09-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
KR100502407B1 (ko) * 2002-04-11 2005-07-19 삼성전자주식회사 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법
JP2003332565A (ja) * 2002-05-08 2003-11-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6617210B1 (en) * 2002-05-31 2003-09-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6723658B2 (en) * 2002-07-15 2004-04-20 Texas Instruments Incorporated Gate structure and method
US7081409B2 (en) * 2002-07-17 2006-07-25 Samsung Electronics Co., Ltd. Methods of producing integrated circuit devices utilizing tantalum amine derivatives
DE10234931A1 (de) * 2002-07-31 2004-02-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
US6770568B2 (en) * 2002-09-12 2004-08-03 Intel Corporation Selective etching using sonication
US6746967B2 (en) * 2002-09-30 2004-06-08 Intel Corporation Etching metal using sonication
US6689675B1 (en) * 2002-10-31 2004-02-10 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6713358B1 (en) * 2002-11-05 2004-03-30 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6787440B2 (en) * 2002-12-10 2004-09-07 Intel Corporation Method for making a semiconductor device having an ultra-thin high-k gate dielectric
US6709911B1 (en) * 2003-01-07 2004-03-23 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP4209206B2 (ja) * 2003-01-14 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US6716707B1 (en) * 2003-03-11 2004-04-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6696327B1 (en) * 2003-03-18 2004-02-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP2004356168A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 半導体装置及びその製造方法
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US7279413B2 (en) * 2004-06-16 2007-10-09 International Business Machines Corporation High-temperature stable gate structure with metallic electrode
US8178902B2 (en) * 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof

Also Published As

Publication number Publication date
GB2433839A (en) 2007-07-04
JP5090173B2 (ja) 2012-12-05
US20060091483A1 (en) 2006-05-04
GB0705315D0 (en) 2007-04-25
JP2008518487A (ja) 2008-05-29
TWI315093B (en) 2009-09-21
WO2006050517A1 (en) 2006-05-11
KR20070050494A (ko) 2007-05-15
GB2433839B (en) 2010-05-26
TW200629476A (en) 2006-08-16
DE112005002350B4 (de) 2010-05-20

Similar Documents

Publication Publication Date Title
DE112005002350B4 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode
DE112005002158B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die eine dielektrische Gateschicht mit hohem K und eine Gateelektrode aus Metall aufweist
DE112005001593B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer High-K-Gate-Dielektrikumschicht und einer Metall-Gateelektrode
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE112005003119T5 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Gate-Dielektrikum mit hohem k und einer Metall-Gateelektrode
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE112006001705B4 (de) Verfahren zur Herstellung eines Integrierten Komplementär-Metalloxid-Halbleiter-Schaltkreises unter Verwendung eines erhöhten Source-Drains und eines Ersatz-Metall-Gates
DE112005000854B4 (de) Verfahren zum Herstellen eines Halbleiterelements mit einer High-K-Gate-Dielektrischen Schicht und einer Gateelektrode aus Metall
DE112005001828B4 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit planarisieren einer Halbleiterstruktur zum Ausbilden von Austauschmetallgates sowie entsprechende Halbleiterstruktur
DE112008000094B4 (de) CMOS-Vorrichtung mit Dual-Epi-Kanälen und selbstausgerichteten Kontakten und Herstellungsverfahren
DE112005000729B4 (de) Transistor und Verfahren zum Bilden desselben
DE102005030583B4 (de) Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102009055435B4 (de) Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung
DE112015000701T5 (de) Verfahren zum Herstellen eines Ladungseinfang-Gate-Stapels unter Verwendung eines CMOS-Prozessflusses
DE102009039521B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE112006002219T5 (de) Halbleiteranordnung mit einer metallischen Gateelektrode, die auf einer getemperten dielektrischen Gateschicht mit hohem k-Wert gebildet ist
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE102008009086B3 (de) Verfahren zum Herstellen eines integrierten Schaltkreises
DE102006029229A1 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE102008063402A1 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee