CN109844911B - 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法 - Google Patents

用于在绝缘体上硅晶圆中溶解埋置氧化物的方法 Download PDF

Info

Publication number
CN109844911B
CN109844911B CN201780063006.5A CN201780063006A CN109844911B CN 109844911 B CN109844911 B CN 109844911B CN 201780063006 A CN201780063006 A CN 201780063006A CN 109844911 B CN109844911 B CN 109844911B
Authority
CN
China
Prior art keywords
layer
silicon
oxygen scavenging
oxygen
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780063006.5A
Other languages
English (en)
Other versions
CN109844911A (zh
Inventor
佛雷德里克·阿利伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN109844911A publication Critical patent/CN109844911A/zh
Application granted granted Critical
Publication of CN109844911B publication Critical patent/CN109844911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种用于在绝缘体上硅晶圆中溶解埋置氧化物的方法，该方法包括以下步骤：设置绝缘体上硅晶圆(100、300、400、500)，该绝缘体上硅晶圆具有经由埋置氧化物层(102、302、402、502)附接至载体衬底(103、303、403、503)的硅层(101、301、401、501)，并且对所述绝缘体上硅晶圆(100、300、400、500)进行退火以至少部分地溶解所述埋置氧化物层(102、302、402、502)。本发明方法还包括在所述退火步骤之前在所述硅层(101、301、401、501)上或上方设置氧清除层(104、304、404、504)的步骤。

Description

用于在绝缘体上硅晶圆中溶解埋置氧化物的方法
技术领域
本发明涉及通过对绝缘体上硅(SOI)晶圆进行退火的埋置氧化物溶解方法。
背景技术
为了对具有超薄埋置氧化物(BOX)层(即，具有厚度大约50nm或更小的BOX层)的绝缘体上硅(SOI)晶圆进行多项改进，特别是为了使能利用比最终目标更厚的氧化物实现粘合(为了减少缺陷)，并且为了提高BOX的电气可靠性，已知将SOI晶圆提交至BOX溶解退火步骤。
通常情况下，已知在环境大气中氧的存在高于某一阈值可阻止发生溶解过程。因此，在已知的BOX溶解方法中，有必要使用闭氧的炉子以确保退火环境大气中的低氧分压。
另外，如果SOI晶圆具有薄硅层，例如，具有厚度大约150nm或更小的硅层，那么在高温退火期间，已知可发生所谓的去润湿(de-wetting)或硅球化(silicon ball-up)现象，由此晶圆变得不再可用。因而，在已知的BOX溶解方法中，有必要在BOX层的顶部上设置具有厚硅层(通常厚度大约200nm)的SOI晶圆。
此外，已知的BOX溶解方法受到来自BOX层的氧扩散通过硅层的限制，从而通过从SOI晶圆表面邻域去除SiO，已知会导致最终层厚度的不均匀性。具体来说，如WO 2014/155166 A1中所公开的，在已知的BOX溶解方法中，残余氧含量必须低于10ppm。而且，已知的BOX溶解方法需要高温(通常为1150℃至1200℃)。在这方面，关于温度均匀性或气流适应性的炉子的具体设计已知可提供部分解决方案，但这意味着已知的BOX溶解方法的动力学取决于具体的炉设计。换句话说，非闭氧的标准炉无法与已知的BOX溶解方法一起使用。
而且，通常已知BOX溶解反应是纯时间控制的，并且已知反应速度与温度有关。从而，最终的溶解厚度取决于本地温度，已知会导致额外的不均匀性。
在金属氧化物半导体(CMOS)集成技术中，高电容率(permittivity)或高介电常数(高k)材料通常被用于氧化物栅极电介质以防止漏电流。界面层清除，即，直接在氧化物栅极电介质上淀积氧清除层，是利用更高k氧化物的已知替代品("Ultimate Scaling ofHigh-k Gate Dielectrics:Higher-k or Interfacial Layer Scavenging"by T.Ando；Materials,2012,Vol.5,p.478-500)。
界面层清除的示例可以在US 2010/0244206 A1中找到，其公开了一种形成具有界面氮化的高k金属栅极晶体管(MOSFET)的方法，以调制阈值电压并改善驱动电流。该文献公开了一种高k介电栅极结构，其包括：衬底、衬底上的氮化界面层、氮化界面层上的高k介电层，以及高k介电层上的氧清除层。在本文所公开的方法中，在高k介电层上淀积氧清除层之后执行退火。
发明内容
鉴于前述问题，本发明的目的是，提供一种改进的BOX溶解方法，还在SOI晶圆具有薄硅层时，特别允许执行BOX溶解退火步骤，即，当SOI晶圆的硅层的厚度低于150nm甚或更低时，并且可能不需要闭氧炉或专门设计的高温炉。
该目的利用一种用于在绝缘体上硅晶圆中溶解埋置氧化物的方法来实现，该方法包括设置绝缘体上硅晶圆的步骤，该绝缘体上硅晶圆具有经由埋置氧化物层附接至载体衬底的硅层，和对所述绝缘体上硅晶圆进行退火以至少部分地溶解所述埋置氧化物层的后续步骤。根据本发明，所述方法还包括在所述退火步骤之前在所述硅层上或上方设置氧清除层的步骤。
因此，所提出的本发明方法基于在所述BOX溶解退火之前在SOI晶圆的硅层顶部上淀积氧清除层。如上提到，关于金属氧化物半导体技术已知界面层清除，以便防止高k氧化物栅极电介质中的漏电流。更具体地说，仅已知氧清除层直接淀积在氧化物层上，如金属氧化物半导体晶体管的高k氧化物栅极介电层。换句话说，氧清除层仅已知用于靶向栅极氧化物，而与BOX溶解方法组合是未知的。意外的是，发现使用具有SOI晶圆的氧清除层，特别是在SOI晶圆的硅层上或上方，提供了超过已知BOX溶解方法的几个有益优点：
根据本发明的BOX溶解方法可以应用于包括任何希望厚度的硅层的SOI晶圆。具体来说，本发明可以有利地应用于具有薄硅层的SOI晶圆，即，硅层厚度为大约150nm或更小，具体为大约50nm或更小，更具体为大约25nm或更小，或者甚至更具体薄至大约10nm，因为封盖氧清除层将防止发生去润湿或起球现象。因此，本发明的BOX溶解方法甚至可以被用于在厚层中无法获得的材料，如应变硅。
而且，因为溶解过程是扩散限制的，所以在相同温度下，本发明的BOX溶解方法在具有薄至10nm的硅层的SOI晶圆上执行比在具有标准200nm厚的硅层的SOI晶圆上执行快高达20倍。
另外，本发明的BOX溶解方法与已知BOX溶解方法相比，还可以在更低的温度下执行，这又导致相对于已知方法显著简化的溶解过程。具体来说，本发明的BOX溶解方法允许使用更简单的炉设计并且不需要高温炉。本发明的BOX溶解方法的其它有利特征包括对滑移线产生敏感性更低和更短的上升/下降时间。
而且，可以通过控制所述氧清除层中氧清除元素的量来限制本发明的BOX溶解方法。例如，在本发明的BOX溶解方法的一些实施方式中，所述氧清除层可以具有如下的厚度，即，该厚度适于溶解至少预定厚度的待溶解的所述埋置氧化物层。在另一优选实施方式中，所述氧清除层可可以包含亚化学计量HfO2，换句话说，HfOx，x<2，在HfO2化学计量之外还有预定量的Hf。根据该希望应用，所述氧清除层可以选自以下各项中的至少一个：镧系金属、稀土金属、富钛(富含Ti)氮化钛(TiN)、2族元素，以及3族元素。
在任何情况下，通过控制氧清除元素的量，本发明的BOX溶解方法有利地变得自我限制，即，当溶解了对应量的氧化物时，该反应停止。然后，所述厚度均匀性取决于氧清除层淀积控制，并且与温度、退火时间，或炉内气流的小变化无关。另外，这有利地允许逐个晶圆定制BOX厚度。换句话说，虽然所述淀积厚度可以逐个晶圆进行调整，但几个晶圆可以有利地同时进行溶解退火。
在一些实施方式中，根据本发明的BOX溶解方法或其任何变型例还可以包括，在所述退火步骤之前，在所述氧清除层的顶部上和/或所述氧清除层与所述硅层之间设置扩散阻挡层的步骤。这些变型例兼容并具有以下优点：
当将所述扩散阻挡层设置在所述氧清除层的顶部上时，具体为直接设置在所述氧清除层的顶部上时，所述扩散阻挡层可以是氧扩散阻挡层。这个氧阻挡层可以是，特别是但不限于，氮化硅层。因此，该附加封盖层可以有利地防止氧从环境扩散至所述氧清除层，由此可以使用非闭氧的炉子。
当将所述扩散阻挡层设置在所述氧清除层和所述硅层之间时，所述扩散阻挡层可以被选择成防止所述氧清除元素扩散到所述硅层中。这个扩散阻挡层可以是，特别是但不限于，化学计量HfO2层(在使用La或Hf作为氧清除元素的情况下)。有利地，该附加层可以改善溶解过程的控制，和/或防止所述氧清除元素扩散到所述SOI晶圆的硅层中。其还可以被用于简化淀积过程。
本发明的BOX溶解方法的另一个优点是不再严格需要控氧环境。实际上，标准炉，或至少非闭氧的炉子，可以具体与非常厚的氧清除层结合使用，使得氧仍然可以从所述BOX层中清除，同时从环境中吸收。另选地，或者另外，这也可以与所述氧清除层顶部上的可选附加层结合使用，充当针对环境氧的扩散屏障阻挡，在这种情况下，反应可以是自我限制的，如上所述。
最后，在本发明的BOX方法中，设置所述绝缘体上硅晶圆的步骤可以包括以下步骤：利用离子注入层转移技术将所述硅层转移到所述载体衬底上。因此，可以使用SmartCutTM技术，具有所有潜在优势，包括可从供体硅晶圆和/或供体载体衬底回收材料。
附图说明
下面，基于参照附图描述的有利实施方式，对本发明及其变型例进行更详细描述，其中：
图1示意性地例示了本发明第一示例性实施方式中的具有氧清除层的绝缘体上硅晶圆；
图2是表示与利用厚SOI膜的标准方法相比，利用本发明的薄SOI膜方法获得的根据退火温度的示例性扩散限制溶解时间的标绘图；
图3示意性地例示了本发明第二示例性实施方式中的具有氧清除层的绝缘体上硅晶圆；
图4示意性地例示了本发明第三实施方式中的、具有氧清除层和可选氧扩散阻挡层的绝缘体上硅晶圆；
图5示意性地例示了本发明第四实施方式中的、具有氧清除层和用于防止扩散清除元素的可选阻挡层的绝缘体上硅晶圆；以及
图6示意性地例示了在已知埋置氧化物溶解方法中使用的典型绝缘体上硅晶圆。
具体实施方式
贯穿以下详细说明的并且在附图中例示的实施方式和实施例，类似标号可以被用于指相同特征，或其类似或等同特征。而且，为了简洁起见，在后续实施方式中可以省略在先前实施方式中已经描述的特征的详细描述。除非明确提到，附图并不表示任何尺寸或比例。
下面，首先对示意性地表示已知现有技术的示例的图6进行述。在标准埋置氧化物(BOX)溶解方法中，设置绝缘体上硅(SOI)晶圆600，如图6所示。通常情况下，SOI晶圆600包括通过埋置氧化物(BOX)层602附接至载体衬底603的厚硅(Si)层601。如上评论，为了使能利用比最终目标更厚的氧化物进行粘合以减少缺陷和/或改善埋置氧化物的电气可靠性，SOI晶圆600经历标准BOX溶解退火。
如上还评论，在标准方法中，BOX溶解退火需要氧受控环境(即，闭氧炉)，和高温，具体处于大约900℃直至大约1200℃或更高的范围内。而且，为了避免去润湿或起球现象，在标准方法中，硅层601必须足够厚。因此，在标准方法中，硅层601通常必须具有大约200nm的厚度hSi。依次地，BOX层602通常具有大约50nm或更小的厚度hBox。而且，标准BOX溶解方法的动力学由靠近晶圆表面的氧的温度和分压来限定，并且取决于炉设计。
下面，具体参照图1-5，对本发明的示例性实施方式进行描述。
参照图1，对本发明第一示例性实施方式进行描述。根据本发明，在第一步骤中，设置SOI晶圆100。SOI晶圆100包括通过BOX层102附接至载体衬底103的硅层101。在随后步骤中，该SOI晶圆100将经历BOX溶解退火。在未对其进行限制的情况下，在第一实施方式中，例如，可以利用层转移技术来实现设置SOI晶圆100的步骤。具体来说，可以使用通过离子注入的层转移技术，如Smart CutTM技术，具有所有潜在优势，包括可能从被用于提供所转移硅层101的供体硅晶圆回收材料和/或被用于载体衬底103的供体载体衬底103的回收。
而且，根据本发明，在BOX溶解退火之前，通过在SOI晶圆100的顶部硅层101上淀积氧清除层104来封盖该顶部硅层101。如以下将说明的，与已知的BOX溶解方法相比，该附加步骤产生了各种优点。
具体来说，通过使硅层101被氧清除层104封盖，不会发生去润湿，致使可以使用厚度hSi远低于标准BOX溶解方法中使用的厚硅层601的厚度的硅层101。因此，在第一实施方式中，硅层101可以具有厚度hSi大约150nm或更小甚或大约50nm或更小，例如，大约25nm或更小，甚至薄至大约10nm。
而且，本发明允许在厚度受约束的膜上执行BOX溶解。因此，在第一实施方式的变型例中，SOI晶圆100的硅层101甚至可以是应变硅层。
下面，参照图2，对解释本发明的进一步优点进行描述，图2表示根据退火温度(以℃为单位)测量的扩散限制的溶解时间(以小时为单位)。
第一条线201表示利用如参照图6所解释的标准溶解方法将10nm氧化物溶解在SOI晶圆600的BOX层602中所需的时间，即，利用具有大约200nm的标准厚度hSi的未封盖的厚硅层601并且在高温下利用闭氧炉。
与此相反，第二条线202表示利用如参照图1所解释的本发明BOX溶解方法将10nm氧化物溶解在SOI晶圆100的BOX层102中所需的时间，即，利用由氧清除层104封盖的薄硅层101。为了强调本发明的特殊优点，对厚度hSi约为10nm的薄硅层101执行测量。
如可以从图2得到，针对给定退火温度，本发明方法允许比标准方法快20倍的扩散，并且针对给定溶解时间，本发明方法允许在比标准方法冷大约100℃的温度下执行溶解退火。换句话说，本发明方法对滑移线产生敏感性低于标准方法。
在第一实施方式的有利变型例中，并且如下面的实施例中进一步详述的，氧清除层104可以包含计算量的清除元素。换句话说，氧清除层104可以被优化以吸收受控量的氧。在这种情况下，本发明的BOX溶解方法是自我限制的，因为当氧清除层104饱和时溶解将停止。在图2所示的实施例中，如第二条线202所示，溶解10nm氧化物后溶解停止。
自我限制提供了进一步的优点，即，SOI晶圆100的最终均匀性由用于淀积氧清除层104的淀积技术控制，并且对炉中的温度或气流变化不敏感。
而且，通过恰当地选择氧清除层104来限定溶解量允许逐个晶圆定制BOX层102的厚度。如上评论，由于在预定和控制量之后溶解停止，因此，本发明方法的这种变型例甚至允许在同一炉批中混合不同的产品。换句话说，在自我限制的变型例中，可以同时处理全部具有各自不同厚度的BOX层102的多个SOI晶圆100。
在未对其进行限制的情况下，下面将在第一实施方式的框架内并参照图1和图2对本发明方法的第一详例进行描述。在该详例中，起始SOI晶圆100具有厚度hSi大约10nm的硅层101，和处于标准载体衬底103上的具有厚度hBox大约35nm BOX的BOX层102。
将非化学计量HfO2(换句话说，具有x<2的HfOx，这里是HfO1.5)的氧清除层104淀积在硅层101的表面上直至大约17.5nm的厚度hscav。氧清除层104的精确厚度hscav可以取决于所选淀积技术。可以使用任何标准淀积技术，只要其可以导致在HfO2化学计量之外还有大约2.3×1016atoms·cm2的Hf淀积即可。例如，可以淀积相当于大约2.3×1016atoms·cm2的Hf加上大约6.9×1016molecules·cm2的HfO2。
然后将具有氧清除层104的SOI晶圆100在无氧气氛(闭氧炉)中在1050℃下退火3小时，或者在1100℃下退火50分钟，或者在1150℃下退火15分钟。然后可以在相同温度下进行退火达另一时段，例如30分钟，以确保溶解已经完成。
在该过程期间，大约4.6×1016atoms·cm2的氧将从BOX层102扩散至HfOx的氧清除层104，直到氧清除层104变成HfO2层，从而停止该溶解过程。该溶解过程将消耗初始BOX层102的大约35nm的初始厚度hBox中的10nm。
在退火后，由此获得的顶部HfO2层(即，通过退火修改的氧清除层104)可以可选地从所获得的退火SOI晶圆100中去除，然后可以清洁溶解退火后硅层101的暴露表面。处理后SOI晶圆100将具有处理后硅层101和处理后BOX层102，其中处理后硅层101具有大约14nm的处理后厚度hSi，处理后BOX层102具有大约25nm的处理后厚度hBox。
以上关于第一实施方式并且参照图1和2描述的优点也适用于以下参照图3-5描述的实施方式，其与第一实施方式的并非所有特征相同。因此，下面的描述将集中于与上述方面不同的方面。很明显，本发明的变型例可以提供进一步的优点，这将在下文中加以描述，如可能使用标准炉。
参照图3，对本发明第二示例性实施方式进行描述。如同在第一实施方式中，在第一步骤中，设置SOI晶圆300。SOI晶圆300也包括通过BOX层202附接至载体衬底303的硅层301。在随后步骤中，该SOI晶圆300将经历BOX溶解退火。
在第二实施方式中，在BOX溶解退火之前，还通过在SOI晶圆300的顶部硅层301上淀积氧清除层304来封盖该顶部硅层301。然而，虽然硅层301和BOX层302可以具有处于与第一实施方式中描述的相同范围内的相应厚度，但与第一实施方式并且特别是与第一详例形成对比，第二实施方式的氧清除层304比第一实施方式的氧清除层104厚。具体来说，氧清除层3或4可以具有至少约200nm的厚度hscav。
虽然如第一实施方式中所述，该较厚的氧清除层304仍然允许从BOX层302清除氧，但在第二实施方式中，厚度hscav足够高，使得氧清除层304甚至可以从周围环境吸收氧。换句话说，在第二实施方式中，残留的氧可以存在于环境中，只要其不与溶解过程竞争。
从而，在第二实施方式中，不需要氧受控的环境，因此不需要闭氧的炉子。结合本发明可达到的有利的低退火温度，如参照图2说明的，第二实施方式因此允许使用标准炉。
下面，参照图4，对本发明第三示例性实施方式进行描述，其例示了另一有利的变型例，它也允许使用标准炉。如同在前面的实施方式中，在第一步骤中，设置SOI晶圆400。SOI晶圆400也包括通过BOX层402附接至载体衬底403的硅层401。在随后步骤中，该SOI晶圆400将经历BOX溶解退火。
还如同在前面的实施方式中，在第三实施方式中，在BOX溶解退火之前，还通过在SOI晶圆400的顶部硅层401上淀积氧清除层404来封盖该顶部硅层401。然而，与第一实施方式类似，但与第二实施方式形成对比，氧清除层404优选特制成从BOX层402清除特定所需量的氧，以使第三实施方式的变型例也可以在时间上自我限制。换句话说，氧清除层404的厚度hscav处于与第一实施方式的氧清除层104相同的范围内，远低于第二实施方式的氧清除层304的厚度。
另外，如图4所示，在淀积氧清除层404之后并且仍然在BOX溶解退火之前，在第三实施方式中，将可选氧扩散阻挡层405设置在氧清除层404的顶部上。从而，残留的氧可以存在于环境中但不会被氧清除层404清除。
从而，利用该可选氧扩散阻挡层405，在第三实施方式中，与第二实施方式相比，对氧受控的环境的需求甚至更少。因此，还结合本发明可达到的有利的低退火温度，如参照图2说明的，第三实施方式也有利地允许使用标准炉。
在未对其进行限制的情况下，下面将在第三实施方式的框架内并参照图4对本发明方法的第二详例进行描述。在该详例中，起始SOI晶圆400具有厚度hSi大约10nm的硅层401，和处于标准载体衬底403上的具有厚度hBox大约35nm BOX的BOX层402。
如同在第一详例中，将HfO1.5的氧清除层404淀积在硅层401的表面上直至大约17.5nm的厚度hscav。如上说明的，氧清除层404的精确厚度hscav也可以取决于所选淀积技术。可以使用任何标准淀积技术，只要其可以导致在HfO2化学计量之外还有大约2.3×1016atoms·cm2的Hf淀积即可。例如，可以淀积相当于大约2.3×1016atoms·cm2的Hf加上大约6.9×1016molecules·cm2的HfO2。
根据第三实施方式中描述的变型例，可以将可选的Si3N4层淀积在SOI晶圆400的顶部上，具体淀积在氧清除层404上，直至厚度大约50nm。该Si3N4层形成第三实施方式的氧扩散阻挡层405。
SOI晶圆400具有HfO1.5的氧清除层404，并且在其顶部上，然后将Si3N4的氧扩散阻挡层405在标准炉中在1050℃下退火3小时，或者在1100℃下退火50分钟，或者在1150℃下退火15分钟。在这种情况下，然后可以在相同温度下进行退火达另一时段，例如15分钟.
如同在第一详例中，在该过程期间，大约4.6×1016atoms·cm2的氧将从BOX层402扩散至HfOx的氧清除层404，直到氧清除层404变成HfO2层，从而停止该溶解过程。由于存在Si3N4的氧扩散阻挡层405，因此，标准炉中不存在的残余氧将被氧清除层404清除。该溶解过程将消耗初始BOX层402的大约35nm的初始厚度hBox中的10nm。
在退火后，所获得的顶部Si3N4和HfO2层(即，通过退火修改的氧扩散阻挡层405和氧清除层404)可以可选地从所获得的退火SOI晶圆400中去除，然后可以清洁溶解退火后硅层401的暴露表面。处理后SOI晶圆400将具有处理后硅层401和处理后BOX层402，其中处理后硅层101具有大约14nm的处理后厚度hSi，处理后BOX层102具有大约25nm的处理后厚度hBox。
参照图5，对本发明第四示例性实施方式进行描述。如同在前面的实施方式中，在第一步骤中，设置SOI晶圆500。SOI晶圆500也包括通过BOX层502附接至载体衬底503的硅层501。在随后步骤中，该SOI晶圆500将经历BOX溶解退火。
还如同在前面的实施方式中，在根据本发明的第四实施方式中，在BOX溶解退火之前，通过在SOI晶圆500的顶部硅层501上淀积氧清除层504来封盖该顶部硅层501。然而，在此步骤之前，并且在BOX溶解退火之前的任何情况下，第五实施方式包括在硅层501的顶部上设置可选扩散阻挡层505的另一步骤，并且将氧清除层504淀积在该可选扩散阻挡层505的顶部上而不是直接淀积在硅层501上。
通过恰当地选择该可选扩散阻挡层505的材料，从下面的BOX层502清除氧仍然是可能的，但是，可以防止氧清除元素从氧清除层504扩散到硅层501中。例如，当氧清除层504包含镧系金属时，该可选扩散阻挡层505可以是La层，而当氧清除层504包含HfOx时，如同在前面的一些实施方式中，该可选扩散阻挡层505可以是Hf层。因此，该可选扩散阻挡层505可以改善溶解过程的控制并且可以被用于简化氧清除层504的淀积。
在第四实施方式的变型例中，根据氧清除层504的厚度hscav，闭氧的炉子可能是优选的，如同在与第一实施方式或其变型例相关的第一详例中，或者可以使用标准炉，如同在第二实施方式或其变型例中。在第四实施方式的另一些变型例中，如果设置可选氧扩散阻挡层，如同第三实施方式或其变型例的氧扩散阻挡层405，那么也可以使用标准炉。
上述各种实施方式的进一步组合也是可能的，并形成根据本发明的BOX溶解方法的附加实施方式和/或变型例。
概括起来，通过在SOI晶圆的硅层上或上方添加封盖氧清除层，与已知的BOX溶解方法相比，本发明及其许多变型例提供了改进的BOX溶解方法。具体来说，即使对于具有薄硅层的SOI晶圆(特别是薄至大约10nm)，本发明方法也允许进行BOX溶解。本发明方法的有利变型例甚至允许在不需要氧受控的环境(换句话说，在标准炉中)的情况下执行BOX溶解。有利的变型例甚至提供自我限制的溶解，致使针对具有不同层厚度的多个SOI晶圆，可以在同一炉子中并行执行多个同时的BOX溶解。

Claims (18)

1.一种用于在绝缘体上硅晶圆中溶解埋置氧化物的方法，该方法包括以下步骤：
设置绝缘体上硅晶圆(100、300、400、500)的步骤，该绝缘体上硅晶圆具有经由埋置氧化物层(102、302、402、502)附接至载体衬底(103、303、403、503)的硅层(101、301、401、501)；和
对所述绝缘体上硅晶圆(100、300、400、500)进行退火以至少部分地溶解所述埋置氧化物层(102、302、402、502)的步骤；
特征在于，
所述方法还包括在退火步骤之前在所述硅层(101、301、401、501)上或上方设置氧清除层(104、304、404、504)的步骤。
2.根据权利要求1所述的方法，其中，所述硅层(101、301、401、501)具有150nm或更小的厚度(hSi)。
3.根据权利要求2所述的方法，其中，所述硅层(101、301、401、501)具有50nm或更小的厚度(hSi)。
4.根据权利要求3所述的方法，其中，所述硅层(101、301、401、501)具有25nm或更小的厚度(hSi)。
5.根据权利要求4所述的方法，其中，所述硅层(101、301、401、501)具有10nm的厚度(hSi)。
6.根据权利要求1至5中的任一项所述的方法，其中，所述硅层(101、301、401、501)是应变层。
7.根据权利要求1至5中的任一项所述的方法，其中，所述氧清除层(104、304、404、504)具有如下的厚度(hscav)，即，该厚度适于溶解至少预定厚度的待溶解的所述埋置氧化物层(102、302、402、502)。
8.根据权利要求1至5中的任一项所述的方法，其中，所述氧清除层(104、304、404、504)包含亚化学计量的HfO2，即，HfOx，x<2，在HfO2化学计量之外还有预定量的Hf。
9.根据权利要求1至5中的任一项所述的方法，其中，所述氧清除层(104、304、404、504)还选自以下各项中的至少一种：镧系金属、稀土金属、富钛氮化钛(TiN)、2族元素，以及3族元素。
10.根据权利要求1至5中的任一项所述的方法，所述方法还包括以下步骤：在退火步骤之前，在所述氧清除层(404)的顶部上和/或所述氧清除层(504)与所述硅层(501)之间设置扩散阻挡层(405、505)。
11.根据权利要求10所述的方法，其中，当将所述扩散阻挡层(405)设置在所述氧清除层(404)的顶部上时，所述扩散阻挡层(405)是氧扩散阻挡层。
12.根据权利要求11所述的方法，其中，所述扩散阻挡层(405)直接设置在所述氧清除层的顶部上。
13.根据权利要求11所述的方法，其中，所述扩散阻挡层(405)是氮化硅层。
14.根据权利要求10所述的方法，其中，当将所述扩散阻挡层(505)设置在所述氧清除层(504)和所述硅层(501)之间时，所述扩散阻挡层(505)被选择成防止氧清除元素扩散到所述硅层(501)中。
15.根据权利要求14所述的方法，其中，所述扩散阻挡层(505)为化学计量HfO2层。
16.根据权利要求1至5中的任一项所述的方法，其中，退火步骤在标准炉中进行。
17.根据权利要求16所述的方法，其中，退火步骤在非闭氧的炉子中进行。
18.根据权利要求1至5中的任一项所述的方法，其中，设置所述绝缘体上硅晶圆(100、300、400、500)的步骤包括以下步骤：利用离子注入层转移技术将所述硅层(101、301、401、501)转移到所述载体衬底(103、303、403、503)上。
CN201780063006.5A 2016-10-13 2017-09-29 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法 Active CN109844911B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1659917 2016-10-13
FR1659917A FR3057705B1 (fr) 2016-10-13 2016-10-13 Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
PCT/EP2017/074823 WO2018069067A1 (en) 2016-10-13 2017-09-29 Method for dissolving a buried oxide in a silicon-on-insulator wafer

Publications (2)

Publication Number Publication Date
CN109844911A CN109844911A (zh) 2019-06-04
CN109844911B true CN109844911B (zh) 2023-03-24

Family

ID=57583305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780063006.5A Active CN109844911B (zh) 2016-10-13 2017-09-29 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法

Country Status (9)

Country Link
US (1) US10847370B2 (zh)
JP (1) JP6801154B2 (zh)
KR (1) KR102217707B1 (zh)
CN (1) CN109844911B (zh)
DE (1) DE112017005180T5 (zh)
FR (1) FR3057705B1 (zh)
SG (1) SG11201903019XA (zh)
TW (1) TWI641040B (zh)
WO (1) WO2018069067A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018083961A1 (ja) * 2016-11-01 2018-05-11 信越化学工業株式会社 デバイス層を転写基板に転写する方法および高熱伝導性基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1818154A (zh) * 2005-01-07 2006-08-16 国际商业机器公司 用于减小两个接合硅表面之间的界面氧化物的厚度的方法
JP2007180416A (ja) * 2005-12-28 2007-07-12 Siltronic Ag Ｓｏｉウェーハの製造方法
CN102119440A (zh) * 2008-09-23 2011-07-06 S.O.I.Tec绝缘体上硅技术公司 在绝缘体上半导体型结构中局部溶解氧化物层的方法
CN102187451A (zh) * 2008-10-30 2011-09-14 S.O.I.Tec绝缘体上硅技术公司 制造半导体薄膜的堆叠的方法
CN103035562A (zh) * 2011-10-03 2013-04-10 索泰克公司 制造绝缘体上硅结构的工艺
CN103339713A (zh) * 2011-01-31 2013-10-02 Memc电子材料有限公司 用于降低soi结构的器件层中的金属含量的方法以及通过该方法制造的soi结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078116A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
US6664598B1 (en) * 2002-09-05 2003-12-16 International Business Machines Corporation Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
US7867906B2 (en) * 2005-06-22 2011-01-11 Nec Corporation Semiconductor device and method for manufacturing same
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
US20100244206A1 (en) 2009-03-31 2010-09-30 International Business Machines Corporation Method and structure for threshold voltage control and drive current improvement for high-k metal gate transistors
EP2381470B1 (en) * 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
JP2013157586A (ja) * 2012-01-27 2013-08-15 Mtec:Kk 化合物半導体
US8633118B2 (en) * 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
FR3003684B1 (fr) * 2013-03-25 2015-03-27 Soitec Silicon On Insulator Procede de dissolution d'une couche de dioxyde de silicium.
KR102336517B1 (ko) 2015-09-24 2021-12-07 에스케이텔레콤 주식회사 심볼 입력 방법 및 그 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1818154A (zh) * 2005-01-07 2006-08-16 国际商业机器公司 用于减小两个接合硅表面之间的界面氧化物的厚度的方法
JP2007180416A (ja) * 2005-12-28 2007-07-12 Siltronic Ag Ｓｏｉウェーハの製造方法
CN102119440A (zh) * 2008-09-23 2011-07-06 S.O.I.Tec绝缘体上硅技术公司 在绝缘体上半导体型结构中局部溶解氧化物层的方法
CN102187451A (zh) * 2008-10-30 2011-09-14 S.O.I.Tec绝缘体上硅技术公司 制造半导体薄膜的堆叠的方法
CN103339713A (zh) * 2011-01-31 2013-10-02 Memc电子材料有限公司 用于降低soi结构的器件层中的金属含量的方法以及通过该方法制造的soi结构
CN103035562A (zh) * 2011-10-03 2013-04-10 索泰克公司 制造绝缘体上硅结构的工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SOI技术特点及晶圆材料的制备;罗浩平等;《电子与封装》;20080620(第06期);第1-5页 *

Also Published As

Publication number Publication date
DE112017005180T5 (de) 2019-07-04
CN109844911A (zh) 2019-06-04
TWI641040B (zh) 2018-11-11
KR20190047083A (ko) 2019-05-07
JP6801154B2 (ja) 2020-12-16
KR102217707B1 (ko) 2021-02-19
US20190259617A1 (en) 2019-08-22
SG11201903019XA (en) 2019-05-30
TW201814785A (zh) 2018-04-16
WO2018069067A1 (en) 2018-04-19
JP2019535144A (ja) 2019-12-05
FR3057705B1 (fr) 2019-04-12
FR3057705A1 (fr) 2018-04-20
US10847370B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
US6184072B1 (en) Process for forming a high-K gate dielectric
Lee et al. Characteristics of TaN gate MOSFET with ultrathin hafnium oxide (8/spl Aring/-12/spl Aring/)
JP3944367B2 (ja) 絶縁膜の形成方法及び半導体装置の製造方法
US7569502B2 (en) Method of forming a silicon oxynitride layer
EP1946379B1 (en) Replacement metal gate transistors with reduced gate oxide leakage
CN101986421B (zh) 介电膜、使用该介电膜的半导体器件的制造方法和半导体制造设备
TW577934B (en) Method of preparing a silicon, oxygen and nitrogen containing film on a substrate comprising silicon
TWI411045B (zh) 包含具有反摻雜通道區域的電晶體之半導體裝置及其形成之方法
Wong et al. Interface and oxide traps in high-κ hafnium oxide films
CN109844911B (zh) 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法
JP3647785B2 (ja) 半導体装置の製造方法
Kita et al. Dramatic improvement of GeO2/Ge MIS characteristics by suppression of GeO volatilization
US20100047993A1 (en) Integration of high-k metal-gate stack into direct silicon bonding (dsb) hybrid orientation technology (hot) pmos process flow
TW200913079A (en) Method of processing a high-k dielectric for cet scaling
US8334220B2 (en) Method of selectively forming a silicon nitride layer
US20200075332A1 (en) Methods Of Forming Silicon-Containing Layers
CN105575988B (zh) 一种防止高k材料氧扩散的方法
KR100705175B1 (ko) Mos 구조 형성 방법
JPH11283975A (ja) 薄くて均一な酸化物を低い温度で形成する方法
US20070232078A1 (en) In situ processing for ultra-thin gate oxide scaling
TWI234845B (en) Structure and manufacturing process of gate containing diffusion barrier layer
TWI267987B (en) Method for forming thin film transistor in an LCD device
Kim et al. Gate leakage properties on n-MOSFET with plasma oxidized and nitrided
Kang Study of hafnium dioxide as a future gate dielectric and implementation of polysilicon electrodes for hafnium dioxide films
Ramani Interfacially engineered and alloyed dielectric thin films for alternate gate dielectric applications in silicon MOS devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant