CN102119440A - 在绝缘体上半导体型结构中局部溶解氧化物层的方法 - Google Patents
在绝缘体上半导体型结构中局部溶解氧化物层的方法 Download PDFInfo
- Publication number
- CN102119440A CN102119440A CN2009801313388A CN200980131338A CN102119440A CN 102119440 A CN102119440 A CN 102119440A CN 2009801313388 A CN2009801313388 A CN 2009801313388A CN 200980131338 A CN200980131338 A CN 200980131338A CN 102119440 A CN102119440 A CN 102119440A
- Authority
- CN
- China
- Prior art keywords
- mask
- semiconductor layer
- thickness
- coating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000012212 insulator Substances 0.000 title claims abstract description 13
- 230000008569 process Effects 0.000 title abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000001301 oxygen Substances 0.000 claims abstract description 23
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 15
- 239000012298 atmosphere Substances 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 230000007935 neutral effect Effects 0.000 claims abstract description 5
- 230000009467 reduction Effects 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims description 44
- 238000000576 coating method Methods 0.000 claims description 44
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 38
- 229910052757 nitrogen Inorganic materials 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- 238000009832 plasma treatment Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 238000005121 nitriding Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000004090 dissolution Methods 0.000 description 33
- 239000011347 resin Substances 0.000 description 24
- 229920005989 resin Polymers 0.000 description 24
- 238000000151 deposition Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- -1 SiO compound Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006701 autoxidation reaction Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002981 blocking agent Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000011978 dissolution method Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种处理绝缘体上半导体型结构的方法，所述绝缘体上半导体型结构连续包括支撑衬底(1)、氧化物层(2)和薄半导体层(3)，所述方法包括下列步骤：(a)在薄半导体层(3)上形成氮化硅或氮氧化硅掩膜(4)，从而在所述层(3)的表面确定所谓的暴露区域(3a)，所述暴露区域(3a)未被掩膜(40)覆盖，并且以所需图案设置，(b)在中性或受控的还原气氛中以及在受控的温度和时间条件下进行热处理，从而引发氧化物层(2)中的至少一部分氧扩散穿过薄半导体层(3)，由此导致在氧化物层的对应于所述所需图案的区域(2a)中在氧化物的厚度上的受控还原。在步骤(a)中，形成掩膜(4)，从而至少部分的将其埋入在薄半导体层(3)的厚度中。
Description
技术领域
本发明涉及处理绝缘体上半导体(SeOI)型结构的方法，该结构连续的包括支撑衬底、氧化物层以及薄半导体层，其中在中性或受控的还原气氛中，以及在受控的温度和时间条件下施加热处理，从而引发(induce)氧化物层的至少一部分氧扩散穿过薄半导体层，而引起氧化物层完全的溶解或部分的溶解。
背景技术
有利的，可以局部的应用上述处理，换言之，是为了部分或完全溶解对应于所需图案的SeOI结构上的特定区域的氧化物层，同时保留原始氧化物层的其他区域中的氧化物层。
下面讨论氧化物层的“局部溶解”。
这样可以得到具有可变厚度的氧化物层的SeOI结构(部分溶解的情况下)，或者是混合(hybrid)结构，即包括“SeOI”区域和“体”(bulk)层两者，在所述“SeOI”区域中氧化物层被保留，在所述“体”层中氧化物层已被完全溶解。
这样的结构可以被用于制造不同类型的电子部件(例如，“存储器”部件和逻辑部件)，其通常在不同支撑物上制造。
实际上，每个微处理器的制造商都开发了用于制造逻辑部件和存储器部件的技术，但是这两种部件通常在各自不同的支撑物上制造(即体衬底或其它的SeOI衬底)。
另外，从一种类型的支撑物改变到另一种类型涉及制造技术上显著的改变。
这样，局部溶解的需要要求为微处理器制造商提供包括“体”区域和“SeOI”区域的板(plate)，在所述包括“体”区域和“SeOI”区域的板上制造商可以制造“逻辑”部件和“存储器”部件两者，同时保持其擅长的技术。
局部溶解技术的精度实际上能够使部件的“体”区域和“SeOI”区域受控。
通过在薄半导体层的表面形成掩膜，以及通过执行热处理促进氧扩散可以实现局部溶解。
由于掩膜由形成氧扩散阻挡物的材料制成，氧仅可以扩散通过薄半导体层的暴露区域，即未被掩膜覆盖的区域。
但是，半导体层下的氧原子的消失导致半导体层表面的下沉。
这样，在薄半导体层由硅制成的情况下，在溶解处理的过程中观察到下列两个现象：
-一方面，氧从氧化物层消失是由于原子扩散通过薄半导体层；该现象导致氧化物层厚度的大约一半下沉。该值对应于Si的量和SiO2的量之间的存在比率0.46；
-另一方面，硅从薄半导体层表面消失是由于高挥发性SiO复合物结合进入溶解处理气氛。该现象导致氧化物层厚度的下沉。实际上，一对O2原子引起两个Si原子消失。
总之，这两个现象的结合导致氧化物层厚度1.5倍量级的下沉。
半导体层的表面的非平面性(non-planarity)对于后续的部件形成是有害的。
在图1中可以观测到其外形，其显示了局部溶解处理得到的结构。
该结构包括衬底1、在一个区域2a中溶解的氧化物层2、以及被掩膜4在某处覆盖的薄半导体层3。
在半导体层的暴露区域3a中，自由表面相对于被掩膜4覆盖的区域的上表面在高度上有区别。
这些外形缺陷对于在薄半导体层3上制造部件是有害的。
就此而言，在掩膜沉积之后，文献JP 2006-49725预见了在未被掩膜覆盖的硅表面上执行硅外延的步骤。
在暴露区域的该硅的附加厚度补偿了由于氧化物溶解造成的下沉。
但是，已经证明该步骤成本较高，且对处理过程具有负面影响。
另外，难以预期用于平坦表面从而防止与半导体层下沉相关的高度差的机械-化学型抛光，因为这将去除相当厚的半导体层，而该层的初始厚度被选择为薄的，从而有利于氧的扩散。
此外，抛光易于破坏半导体层的厚度的均匀性。
另外，这样的抛光将导致污染薄层表面的风险，而当制造电子部件时应当努力避免这一点。
这样，本发明的一个目标在于确定更经济且容易得以执行的方法，从而能够最小化半导体层的表面的下沉，由此在处理结束时，能够得到尽量平的表面。
发明内容
本发明的一个目标涉及处理绝缘体上半导体型结构的方法，所述绝缘体上半导体型结构连续包括支撑衬底、氧化物层和薄半导体层，所述方法包括下列步骤：
a)在薄半导体层上形成氮化硅或氮氧化硅(silicon oxinitride)掩膜，从而在所述层的表面确定所谓的暴露区域，所述暴露区域未被掩膜覆盖，并且以所需图案设置，
b)在中性或受控的还原气氛中以及在受控的温度和时间条件下进行热处理，从而引发氧化物层中的至少一部分氧扩散穿过薄半导体层，从而导致在氧化物层的对应于所述所需图案的区域中在氧化物的厚度上的受控还原。
该方法的特征在于，在步骤(a)中，形成掩膜从而至少部分的将所述掩膜埋入薄半导体层的厚度中。在本文中，“至少部分的埋入”被理解为在半导体层的厚度中至少部分的形成掩膜。对于任何包括该结构的层，最接近于支撑衬底的层的面被定义为“基底”，以及与基底相对的面被定义为“顶面”。
一般而言，在步骤(a)中，掩膜的形成涉及在与暴露区域互补的区域中，消耗所述半导体层的厚度中的至少一部分。
在本文中，“消耗”的含义是在相应的区域，半导体层的至少一部分消失(例如通过蚀刻)或者转变(为另一种材料)。
根据本发明的第一实施例，通过对半导体层的材料的氮化而形成掩膜，其结果是半导体层的厚度的一部分被消耗。
在该情况下，包含在掩膜的基底和半导体层的暴露区域的自由表面之间的一部分掩膜的厚度被选择为基本上等于结构的氧化物层的厚度的1.5倍。
掩膜的厚度优选的在1到50nm之间，以及通过在700到1000摄氏度的温度下在氮气氛中对结构进行退火而执行氮化步骤。
作为氮化的替代方式，可以通过在半导体层的表面注入氮而形成掩膜。
根据第二实施例，步骤(a)包括下列步骤：
(i)蚀刻薄半导体层，从而在预计有掩膜的位置形成沟槽；
(ii)在所述沟槽中形成掩膜。
在步骤(i)中形成的沟槽优选的具有基本上等于结构的氧化物层的厚度的1.5倍的深度。
在特别有利的方式中，形成的掩膜的顶面和半导体层的暴露区域的顶面平齐。
掩膜的厚度优选的在1到50nm之间，以及步骤(ii)包括氮化沟槽或者在沟槽的半导体材料的表面注入氮。
根据替代的实施例，掩膜形成步骤(ii)包括下列步骤：
-在步骤(i)得到的结构上，在大于沟槽深度的厚度上沉积氮化硅；
-对在前面步骤中沉积的氮化硅平坦化，直到达到半导体层的暴露区域。
在特别有利的方式中，半导体层由硅制成，以及具有小于5000的厚度，优选的小于2500
附图说明
通过参考附图阅读下面的详细描述，可以更好的理解本发明的其他效果和优点，在附图中：
图1显示了根据现有技术的绝缘体上半导体型结构经受局部氧化溶解处理；
图2A到2D显示了本发明的第一实施例的步骤；
图3A到3D显示了本发明的第二实施例的步骤；
图4A到4B显示了第二实施例的替代实施例。
具体实施方式
对绝缘体上半导体(SeOI)型结构实施局部溶解处理，所述结构从基底到其表面包括支撑衬底、氧化物层和半导体层。
在下面将详细描述得到所述SeOI结构的方式。
局部溶解方法包括下列步骤：
a)在薄半导体层上形成掩膜，从而在所述层的表面确定所谓的暴露区域，所述暴露区域未被掩膜覆盖以及以所需图案设置，
b)在中性或受控的还原气氛中以及在受控的温度和时间的条件下进行热处理，从而引发氧化物层中的至少一部分氧扩散通过薄半导体层，从而导致在氧化物层的对应于所述所需图案的区域中在氧化物的厚度上的受控还原。
初始SeOI结构的形成
对绝缘体上半导体(SeOI)结构实施溶解处理，所述结构从基底到其支撑衬底连续包括氧化物层和半导体层。
支撑衬底基本上作为SeOI结构的强化元件(stiffener)。
就此而言，其典型的具有几百微米的量级的厚度。
支撑衬底可以是体衬底或者复合衬底，即包括至少两个不同材料层的堆叠。
支撑衬底从而可以包括下列材料之一：Si、GaN或蓝宝石，其可以是单晶形式或多晶形式。
半导体层包括至少一个半导体材料，例如Si、Ge或者SiGe。
半导体层可以可选的是复合的，即包括半导体材料层的堆叠。半导体层的材料可以是单晶的，多晶的或非晶的。其也可以是有孔的或无孔的，掺杂的或未掺杂的。
在特别有利的形式中，半导体层被设计为接收电子部件。
薄半导体层具有小于5000
的厚度，优选小于2500
，从而能够足够迅速的扩散氧。实际上，氧的溶解速率越慢，半导体层就越厚。
因此，通过厚度大于5000的半导体层的氧扩散是很慢的，且因为这个原因，在工业上是不利的。
在结构中的支撑衬底和半导体层之间埋入氧化物层；这样，在本领域的术语中，一般以缩写BOX(“埋入氧化物层”)表示。
通过任何本领域技术人员已知的涉及键合的层转移技术制造SeOI结构。
在这些技术中，可以参考SmartCutTM方法，其主要包括下列步骤：
(i)在支撑衬底上或者在包括半导体层的施主衬底上形成氧化物层，
(ii)在施主衬底中形成脆化区域，所述脆化区域确定待转移的薄半导体层，
(iii)将施主衬底键合到支撑衬底上，氧化物层位于键合界面处，
(iv)沿脆化区域断裂施主衬底，从而将薄半导体材料转移到支撑衬底上。
该方法对本领域技术人员而言是已知的，从而不需要在此详细描述。例如，可以参考Jean-Pierre Colinge的著作“Silicon-On-Insulator Technology：Materials to VLSI”，第二版，Kluwer Academic Publishers出版，第50-51页的内容。
同样，还有可能使用将包括半导体层的施主衬底键合到支撑衬底上的方法，其中衬底中的一个或两者都被氧化物层覆盖，以及然后经其后面减薄施主衬底的厚度，从而仅将薄半导体层留在支撑衬底上。
接下来，得到的SeOI结构经受传统的精整处理(抛光、平坦化、清洁……)。
在形成SeOI结构的这些方法中，例如通过热氧化(在此情况下，氧化物是已经经历氧化的衬底材料的氧化物)或者通过氧化硅(SiO2)的沉积，在施主衬底或在支撑衬底上形成氧化物层。
相似的，氧化物层可以是从和气氛接触的施主衬底和/或支撑衬底的自然氧化得到的固有氧化物层。
另一方面，在经过SIMOX方法得到的SOI结构上进行测试则观察不到氧化物溶解，这可以归咎于由于其获得方法的原因其氧化物质量更低。关于这一点，可以参考L.Zhong等人的文章“Applied Physics Letters 67”3951(1995)。
在键合之前，需要说明的是可以在一个或两个接触表面上执行本领域技术人员熟知的清洁或等离子体活化步骤，从而增强键合能量。
为了限制溶解处理的持续时间，SeOI结构的氧化层通常具有薄的或超薄的厚度，即在50到1000之间，优选的在100到250之间。
溶解处理
在说明书的剩余部分中，采用的示例是对于硅制成的薄半导体层的结构应用溶解处理，该结构即为“绝缘体上硅”(SOI)结构。
在SOI结构中溶解氧化物的机制在O.Kononchuk等人的文章“Internal Dissolution of Buried Oxide in SOI Wafers”，Solid State Phenomena，Vols.131-133(2008)pp.113-118中进行了详细的描述，可以进行参考。
在处理过程中，SOI结构置于炉中，在所述炉中产生气流，从而形成中性或还原气氛。
从而气流可以包括氩气、氢气和/或其混合物。
重要的是需要注意，仅当气氛中的氧浓度和氧化物层的表面的氧浓度之间出现足够大的梯度的时候，才发生溶解现象。
这样，能够确定炉中的气氛中的氧含量应当低于10ppm，而考虑到泄露，需要气流中的氧含量低于1ppm。
就这一点，可以参考Ludsteck等人的文章“Growth model for thin oxides and oxide optimization”，Journal of Applied Physics，Vol.95，No.5，March 2004。
在传统的炉中不能得到这些条件，其产生的泄露太多从而不能得到这样低的含量；该炉应当被特别设计为最佳的密封(减小部件的数量从而避免接头，使用固体部件……)。
另一方面，气氛中大于10ppm的氧浓度停止溶解并促进了暴露的硅的氧化。
在SOI的情况下，在1100到1300摄氏度之间的温度下实施溶解处理，以及优选的是1200摄氏度的量级。
实际上，温度越高，氧化物的溶解速率就越高。但是，应当将处理温度保持为比硅的融化温度低。
例如，为了溶解1000厚的硅的薄层之下的20
的氧化物的厚度，热处理条件是：1100摄氏度2小时，1200摄氏度10分钟，或者1250摄氏度4分钟。但是，需要强调的是这些值特别依赖于溶解炉中的氧的剩余浓度。这样，也可以观测到更显著的溶解厚度。
掩膜的形成
如上文所述，在半导体层上选择性的形成掩膜，从而留下半导体层的对应于需要降低氧化物厚度的氧化层的区域作为暴露区域。
在这种情况下，“对应”应当被理解为由半导体层的全部暴露区域所定义的图案与氧化物层的需要减小氧化物厚度的区域设置的所需图案相同。
换言之，掩膜仅仅覆盖与所需图案互补的半导体层的那些区域。
就这一点而言，通常通过使用传统的光刻技术而选择性的形成掩膜，所述传统的光刻技术能够定义掩膜沉积于其上的半导体层的区域。
形成掩膜的方法通常包括下列连续的步骤：
-通过沉积形成氮化硅SixNy(例如Si3N4)层，所述层能够包括在半导体层的整个表面上的掩膜；
-在SixNy层的整个表面上沉积光敏树脂(photosensitive resin)层；
-通过光刻掩膜对树脂进行局部曝光；
-通过例如使用溶剂稀释而选择性的去除暴露区域；
-接下来，通过在树脂中形成的开口蚀刻暴露的SixNy层的区域。蚀刻通常是干式蚀刻(等离子体)过程，在此过程中树脂是阻挡剂(resistant)。另一方面，该SixNy被等离子体蚀刻。
掩膜由对氧原子扩散进行阻挡的材料制成。
也有经受处理条件的类型。
这样，氮化硅(具有通用化学式SixNy，其中一对配位系数(x，y)可以被假定为不同的值)是形成掩膜的优选材料，因为其容易实现(即沉积，在溶解处理之后去除)，以及并不对硅造成污染。
但是，任何其他可以阻挡氧扩散以及可以经受处理条件的材料都可以用于形成掩膜。
掩膜典型的具有1到50nm之间的厚度，优选的具有20nm量级的厚度。
在溶解处理之后，可以通过干式或者湿式蚀刻去除掩膜。
一般而言，本发明提出通过至少部分的将掩膜埋入半导体层的厚度中而降低下沉导致的高度差。
在这种情况下，术语“埋入”被理解为掩膜的基底(即与自由表面相对的面，其和半导体层的材料接触)位于半导体层的材料的厚度中。换言之，掩膜基底的高度低于半导体层的暴露区域的表面的高度。
本发明考虑掩膜被部分埋入的情况，即，掩膜的自由表面(或者说上表面)比半导体层的暴露表面的高度还高，以及掩膜的上表面和半导体层的暴露表面的高度相等的情况，掩膜从而被称为“埋入”。
根据本发明的第一实施例，如图2A到2D所示，通过选择性的氮化待被掩膜覆盖的硅层的区域的过程而形成SixNy掩膜。
对此，参考图2A，待被暴露在气氛中的硅层3的区域3a被保护为不受溶解热处理。
就此而言，执行本领域技术人员已知的光刻步骤，其包括光敏树脂的沉积，树脂通过掩膜曝光从而使所需区域聚合，以及然后进行蚀刻从而去除未聚合的树脂，从而仅在区域3a上覆盖保护性树脂(protective resin)5。
接下来，执行结构的氮化处理：由于区域3a被保护性树脂5所保护，仅互补的未保护区域经受氮化处理。
与上述描述的传统的形成掩膜的过程相反，氮化具有消耗硅层3的一部分材料的效应，从而掩膜4的基底4a(即掩膜4的与其自由表面相对的面)所在的高度低于硅层的暴露区域3a的自由表面，如图2B所示。
这样，SixNy的厚层4形成的越厚，该层的基底4a就越进入硅层3的厚度中。
在特别有利的形式中，调整氮化过程的参数，从而掩膜埋入部分的厚度基本上等于氧化物层2的厚度的1.5倍。
这样，掩膜4的厚度的下部(埋入部分)位于暴露区域3a的自由表面的高度以下，而上部位于该高度以上。
参考图2C，在形成掩膜4之后，去除保护性树脂5，从而暴露出区域3a。
接下来，在上述条件下执行溶解。
在完成溶解处理之后，暴露区域3a的自由表面的高度减小氧化物层2的初始厚度的1.5倍的量级。在图2D中显示了得到的结构。
暴露区域3a的自由表面从而与掩膜覆盖的区域位于基本相同的高度。
从而，没有观测到半导体层表面的下沉。
这样，得到这样的外形，由于最后的硅层具有基本上平坦的表面，其更适合于形成部件。
作为氮化的有利的替代例，通过对保护性树脂5(如图2A所示)覆盖的半导体结构进行氮等离子体处理而形成掩膜4。
当该结构被带回到环境气氛中时，这样的等离子体处理导致形成氮氧化硅(一般的化学式是SiON，其中配比系数可以变化)制成的掩膜。
该等离子体处理具有两个主要效果。
第一个效果是蚀刻半导体层的表面，从而在该层中形成沟槽。根据等离子体处理的持续时间和强度，从而能够形成具有深度5到20nm的沟槽。
等离子体处理的第二个效果是在暴露区域中在大约5到10nm的厚度中修改半导体层的上部区域的性质，从而形成SiON掩膜。
该处理从而以非常简单的方式形成掩膜。
在所述氮等离子体处理之前，可以(通过调整强度和持续时间)执行更积极的等离子体处理，从而如果有需要则蚀刻出更深的沟槽。
除了执行更简单以外，氮等离子体处理能够形成薄的(例如几纳米，例如5nm)埋入掩膜，导致溶解之后具有更好的外形。
涉及第一实施例的示例
起始点是SOI结构，其从基底到其表面包括衬底、10nm厚的氧化物层和薄的70nm厚的硅层。
在薄的硅层上形成树脂图案，从而保护将要在溶解热处理的气氛中暴露的区域。
接下来，在700到1000摄氏度之间的温度在氮气氛中执行退火，从而在硅层上没有被树脂覆盖的区域上形成SixNy掩膜。
在去除保护性树脂之后，得到SixNy掩膜，其具有30nm的总厚度，部分埋入在硅中。
否则，执行氮等离子体处理从而在硅层上没有被树脂覆盖的区域上形成厚度大约为5nm的SiON掩膜。
然后在1200摄氏度情况下执行1小时上述溶解处理，从而在氧化物层中的对应于硅层的暴露区域的区域中溶解氧化物层的整个厚度。
根据第二实施例，如图3A到3D所示，将要在局部溶解处理中暴露的区域3a被保护性树脂5保护。就此而言，如上文所述，执行如本领域技术人员已知的光刻技术。
参考图3A，硅层3表面的未被保护的区域接下来被蚀刻，从而形成特定深度的沟槽3b。就此而言，例如执行干式蚀刻，比如等离子体蚀刻。
参考图3B，执行与第一实施例描述的相似的氮化处理。
氮化的效果是在沟槽3b中形成SixNy掩膜，同时相似的消耗硅层3的一部分。
通过适应沟槽3b的深度和由此形成的掩膜4b的厚度，能够确保掩膜的上表面4b和在溶解处理中将要暴露的区域3a平齐。
在特别有利的方式中，沟槽3b的深度被确定为掩膜的埋入部分的厚度是氧化物层2的厚度的1.5倍的量级。
因此相对于被掩膜4覆盖的区域而言，硅层的暴露区域3a具有氧化物层的厚度的1.5倍量级的附加厚度。
可以注意到，可以通过执行上文所述的氮等离子体处理而同时执行形成沟槽的步骤和形成掩膜的步骤。在这种情况下，掩膜由氮氧化硅制成。
参考图3C，在溶解处理之前去除保护性树脂5，从而将区域3a暴露。
该初始附加的厚度从而补偿局部溶解处理之后出现的暴露区域，如图3D所示。
根据第二实施例的替代例，如图4A和4B所示，可以连续执行下列步骤。
如同在第二实施例中，在通过保护性树脂保护将要暴露于溶解处理中的半导体层3的区域3a之后(与图3A作比较)，形成沟槽3b。
参考图4A，所述保护性树脂接下来被去除，然后氮化硅被沉积在SOI的整个表面上，即沉积在沟槽3b和待暴露的区域3a上：然后得到这样的结构，沉积的氮化硅的表面的剖面平行于被蚀刻的硅层3的表面的剖面。特别是由此沟槽3b被填充有氮化硅4。
在下面的步骤中，如图4B所示，通过CMP(化学机械平坦)平坦化氮化硅的表面，直到到达待暴露在溶解处理中的硅层的区域3a的上表面。
然后可以对得到的结构实施溶解处理。
与此替代例相联系的示例：
起始点是SO1结构，其从基底到其表面包括衬底、10nm厚的氧化物层和薄的70nm厚的硅层。
在薄的硅层上形成树脂图案，从而保护待暴露在溶解热处理的气氛中的区域。
在没有被树脂保护的区域中，通过干式蚀刻的方式形成深度15nm的沟槽，然后去除保护性树脂。
然后在得到的结构的整个表面上沉积SixNy，厚度大于沟槽的深度。
接下来经过CMP进行氮化硅的平坦化。
然后在1200摄氏度情况下执行1小时上述溶解处理，从而在氧化物层中的对应于硅层的暴露区域的区域中溶解氧化物层的整个厚度。
根据在第一实施例和第二实施例中执行的氮化处理的替代例，可以在硅半导体层中通过低能氮注入的方式形成SixNy掩膜。
在注入之前，半导体层的表面覆盖有足够厚的掩膜，从而在半导体层上没有形成掩膜的区域中阻挡氮离子的注入。
在半导体层的表面，在硅矩阵中注入的氮离子形成SixNy。
本领域技术人员能够确定注入参数(剂量、能量)从而形成用于掩膜的期望厚度的氮化硅。
Claims (13)
1.一种处理绝缘体上半导体型结构的方法，所述绝缘体上半导体型结构连续包括支撑衬底(1)、氧化物层(2)和薄半导体层(3)，所述方法包括下列步骤：
(a)在所述薄半导体层(3)上形成氮化硅或氮氧化硅掩膜(4)，从而在所述层(3)的表面确定所谓的暴露区域(3a)，所述暴露区域(3a)未被掩膜(40)覆盖，并且以所需图案设置，
(b)在中性或受控的还原气氛中以及在受控的温度和时间条件下进行热处理，从而引发所述氧化物层(2)中的至少一部分氧扩散穿过所述薄半导体层(3)，从而导致在氧化物层的对应于所述所需图案的区域(2a)中在氧化物的厚度上的受控还原，
其特征在于，在步骤(a)中，所述掩膜(4)被形成为至少部分的埋入在所述薄半导体层(3)的厚度中。
2.根据权利要求1所述的方法，其特征在于，在步骤(a)中，所述掩膜(4)的形成涉及消耗所述半导体层(3)的至少一部分厚度。
3.根据权利要求1或2所述的方法，其特征在于，通过对所述半导体层(3)的氮等离子体处理而形成所述掩膜(4)。
4.根据权利要求1或2所述的方法，其特征在于，通过氮化所述半导体层(3)的材料而形成所述掩膜(4)，从而导致消耗所述半导体层的厚度的一部分。
5.根据权利要求4所述的方法，其特征在于，包含在掩膜(4)的基底(4a)和暴露区域(3a)的自由表面之间的一部分掩膜(4)的厚度被选择为基本上等于所述结构的氧化物层(2)的厚度的1.5倍。
6.根据权利要求4或5所述的方法，其特征在于，所述掩膜(4)的厚度在1到50nm之间，以及通过在700到1000摄氏度之间的温度下在氮气氛中对所述结构进行退火而执行氮化步骤。
7.根据权利要求1或2所述的方法，其特征在于，通过在所述半导体层(3)的表面注入氮而形成所述掩膜(4)。
8.根据权利要求1或2所述的方法，其特征在于，所述步骤(a)包括下列步骤：
(i)蚀刻所述薄半导体层(3)，从而在预计有掩膜(4)的位置形成沟槽(3b)；
(ii)在所述沟槽(3b)中形成所述掩膜(4)。
9.根据权利要求8所述的方法，其特征在于，在所述步骤(i)中形成的沟槽(3b)具有基本上等于所述结构的氧化物层(2)的厚度的1.5倍的深度。
10.根据权利要求8或9所述的方法，其特征在于，形成的掩膜的表面(4b)和所述半导体层的所述暴露区域(3a)的表面平齐。
11.根据权利要求8到10中任一项所述的方法，其特征在于，所述掩膜的厚度在1到50nm之间，以及所述步骤(ii)包括氮等离子体处理、或者氮化所述沟槽(3b)或者在所述沟槽(3b)的半导体材料的表面注入氮。
12.根据权利要求8到10中任一项所述的方法，其特征在于，形成掩膜的步骤(ii)包括下列步骤：
在所述步骤(i)中得到的结构上，在大于所述沟槽(3b)深度的厚度上沉积氮化硅；
对在前一步骤中沉积的氮化硅平坦化，直到达到所述半导体层的所述暴露区域(3a)。
13.根据权利要求1到12中任一项所述的方法，其特征在于，所述半导体层(3)由硅制成，以及具有小于5000
的厚度，优选的小于2500
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0856383 | 2008-09-23 | ||
| FR0856383A FR2936356B1 (fr) | 2008-09-23 | 2008-09-23 | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant |
| PCT/EP2009/062219 WO2010034696A1 (en) | 2008-09-23 | 2009-09-21 | Process for locally dissolving the oxide layer in a semiconductor-on-insulator type structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102119440A true CN102119440A (zh) | 2011-07-06 |
| CN102119440B CN102119440B (zh) | 2013-12-25 |
Family
ID=40585519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801313388A Active CN102119440B (zh) | 2008-09-23 | 2009-09-21 | 在绝缘体上半导体型结构中局部溶解氧化物层的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8324072B2 (zh) |
| EP (1) | EP2329523B1 (zh) |
| JP (1) | JP5351271B2 (zh) |
| KR (1) | KR101572070B1 (zh) |
| CN (1) | CN102119440B (zh) |
| FR (1) | FR2936356B1 (zh) |
| TW (1) | TWI514474B (zh) |
| WO (1) | WO2010034696A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109844911A (zh) * | 2016-10-13 | 2019-06-04 | 索泰克公司 | 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法 |
| CN113287189A (zh) * | 2018-12-14 | 2021-08-20 | 东京毅力科创株式会社 | 使用经照射的刻蚀溶液降低材料粗糙度的方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2972564B1 (fr) * | 2011-03-08 | 2016-11-04 | S O I Tec Silicon On Insulator Tech | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| FR2987166B1 (fr) | 2012-02-16 | 2017-05-12 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
| FR2995444B1 (fr) * | 2012-09-10 | 2016-11-25 | Soitec Silicon On Insulator | Procede de detachement d'une couche |
| FR3003684B1 (fr) * | 2013-03-25 | 2015-03-27 | Soitec Silicon On Insulator | Procede de dissolution d'une couche de dioxyde de silicium. |
| US10026642B2 (en) | 2016-03-07 | 2018-07-17 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300218B1 (en) * | 2000-05-08 | 2001-10-09 | International Business Machines Corporation | Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process |
| JP2006049725A (ja) * | 2004-08-06 | 2006-02-16 | Sumco Corp | 部分ｓｏｉ基板およびその製造方法 |
| US20080153251A1 (en) * | 2006-12-26 | 2008-06-26 | Marek Kostrzewa | Method of fabricating a mixed substrate |
| JP2008159811A (ja) * | 2006-12-22 | 2008-07-10 | Siltronic Ag | Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5985735A (en) * | 1995-09-29 | 1999-11-16 | Intel Corporation | Trench isolation process using nitrogen preconditioning to reduce crystal defects |
| US6350659B1 (en) * | 1999-09-01 | 2002-02-26 | Agere Systems Guardian Corp. | Process of making semiconductor device having regions of insulating material formed in a semiconductor substrate |
| US8138061B2 (en) * | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| US20070020877A1 (en) * | 2005-07-21 | 2007-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation structure and method of fabricating the same |
| US8754446B2 (en) * | 2006-08-30 | 2014-06-17 | International Business Machines Corporation | Semiconductor structure having undercut-gate-oxide gate stack enclosed by protective barrier material |
| JP5368996B2 (ja) | 2006-12-26 | 2013-12-18 | ソイテック | 半導体オンインシュレータ構造体を製造する方法 |
| WO2008114099A1 (en) * | 2007-03-19 | 2008-09-25 | S.O.I.Tec Silicon On Insulator Technologies | Patterned thin soi |
| JP2011504655A (ja) * | 2007-11-23 | 2011-02-10 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 精密な酸化物の溶解 |
| FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
-
2008
- 2008-09-23 FR FR0856383A patent/FR2936356B1/fr active Active
-
2009
- 2009-09-16 TW TW098131203A patent/TWI514474B/zh active
- 2009-09-21 WO PCT/EP2009/062219 patent/WO2010034696A1/en active Application Filing
- 2009-09-21 US US13/062,996 patent/US8324072B2/en active Active
- 2009-09-21 EP EP09815672.2A patent/EP2329523B1/en active Active
- 2009-09-21 JP JP2011527350A patent/JP5351271B2/ja active Active
- 2009-09-21 KR KR1020117006368A patent/KR101572070B1/ko active IP Right Grant
- 2009-09-21 CN CN2009801313388A patent/CN102119440B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300218B1 (en) * | 2000-05-08 | 2001-10-09 | International Business Machines Corporation | Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process |
| JP2006049725A (ja) * | 2004-08-06 | 2006-02-16 | Sumco Corp | 部分ｓｏｉ基板およびその製造方法 |
| JP2008159811A (ja) * | 2006-12-22 | 2008-07-10 | Siltronic Ag | Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ |
| US20080153251A1 (en) * | 2006-12-26 | 2008-06-26 | Marek Kostrzewa | Method of fabricating a mixed substrate |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109844911A (zh) * | 2016-10-13 | 2019-06-04 | 索泰克公司 | 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法 |
| CN109844911B (zh) * | 2016-10-13 | 2023-03-24 | 索泰克公司 | 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法 |
| CN113287189A (zh) * | 2018-12-14 | 2021-08-20 | 东京毅力科创株式会社 | 使用经照射的刻蚀溶液降低材料粗糙度的方法 |
| CN113287189B (zh) * | 2018-12-14 | 2024-06-07 | 东京毅力科创株式会社 | 使用经照射的刻蚀溶液降低材料粗糙度的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8324072B2 (en) | 2012-12-04 |
| FR2936356A1 (fr) | 2010-03-26 |
| CN102119440B (zh) | 2013-12-25 |
| KR101572070B1 (ko) | 2015-11-26 |
| KR20110055676A (ko) | 2011-05-25 |
| WO2010034696A1 (en) | 2010-04-01 |
| JP5351271B2 (ja) | 2013-11-27 |
| JP2012503322A (ja) | 2012-02-02 |
| US20120094496A1 (en) | 2012-04-19 |
| EP2329523A1 (en) | 2011-06-08 |
| EP2329523B1 (en) | 2013-09-11 |
| TWI514474B (zh) | 2015-12-21 |
| FR2936356B1 (fr) | 2010-10-22 |
| TW201019396A (en) | 2010-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102119440B (zh) | 在绝缘体上半导体型结构中局部溶解氧化物层的方法 | |
| US6548382B1 (en) | Gettering technique for wafers made using a controlled cleaving process | |
| KR100709689B1 (ko) | 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법 | |
| KR101373084B1 (ko) | 반도체 온 절연체 형태의 구조의 주변 링부분에서 산화물층을 용해하기 위한 공정 | |
| JP5231460B2 (ja) | パターニングされた薄いｓｏｉ | |
| AU9818498A (en) | Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same | |
| WO2008077796A1 (en) | A method of fabricating a mixed substrate | |
| US8497190B2 (en) | Process for treating a semiconductor-on-insulator structure | |
| JP2005533384A (ja) | 電気的に活性な薄膜を移送するための方法 | |
| US20110193201A1 (en) | Method to fabricate and treat a structure of semiconductor-on-insulator type, enabling displacement of dislocations, and corresponding structure | |
| Ali et al. | Physical characterization of chemical mechanical planarized surface for trench isolation | |
| Fung et al. | Impact of scaling silicon film thickness and channel width on SOI MOSFET with reoxidized MESA isolation | |
| Liang et al. | Thermal evolution of surface blistering and exfoliation due to ion-implanted hydrogen monomers into Si< 1 1 1 | |
| TW201246382A (en) | Process for treating a structure of semiconductor on insulator type | |
| Sadana et al. | Fabrication of Silicon-on-Insulator (SOI) and Strain-Si-on-Insulator (SSOI) Wafers Using Ion Implantation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |