TWI514474B - 用於局部溶解位在絕緣底半導體型結構中的氧化物層之方法 - Google Patents
用於局部溶解位在絕緣底半導體型結構中的氧化物層之方法 Download PDFInfo
- Publication number
- TWI514474B TWI514474B TW098131203A TW98131203A TWI514474B TW I514474 B TWI514474 B TW I514474B TW 098131203 A TW098131203 A TW 098131203A TW 98131203 A TW98131203 A TW 98131203A TW I514474 B TWI514474 B TW I514474B
- Authority
- TW
- Taiwan
- Prior art keywords
- mask
- semiconductor layer
- thickness
- layer
- oxide layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 72
- 239000012212 insulator Substances 0.000 title claims description 5
- 230000008569 process Effects 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims description 102
- 239000000758 substrate Substances 0.000 claims description 40
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- 239000012298 atmosphere Substances 0.000 claims description 14
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 14
- 238000005121 nitriding Methods 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 238000009832 plasma treatment Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 230000007935 neutral effect Effects 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 238000004090 dissolution Methods 0.000 description 40
- 239000011347 resin Substances 0.000 description 23
- 229920005989 resin Polymers 0.000 description 23
- 230000001681 protective effect Effects 0.000 description 11
- 229910052732 germanium Inorganic materials 0.000 description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 229910052707 ruthenium Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000008034 disappearance Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 210000003298 dental enamel Anatomy 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- -1 nitrogen ions Chemical class 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000011978 dissolution method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
本發明係有關於用於處理依次包含承載基板、氧化物層及薄半導體層之絕緣體半導體(SeOI)型結構的方法，其中係在中性或受控性還原氣氛內並在受控性溫度及時間之條件下施加熱處理以使該氧化物層之氧的至少一部份經由薄半導體層而擴散，其可致使氧化物層完全或部份溶解。
最好可局部施加上述處理法，亦即為了部份或完成溶解該SeOI結構之特定區域(其相當於所欲圖案)內之氧化物層，且同時保存該初氧化物層之其它區域內的氧化物層。
接著參考該氧化物層之“局部溶解”。
因此可獲得具有不同厚度(就部份溶解而言)之氧化物層的SeOI結構、或混成結構，亦即兼含“SeOI”區域，其中該氧化物層業經保存；及“塊狀(bulk)”層，其中該氧化物層業經完全溶解。
此種結構可用於製造不同類型之電子組件(例如“記憶”組件及邏輯組件)，其等通常在不同載體上製成。
事實上，微處理器之製造者各已研發用於製造邏輯及記憶組件之技術，然而這兩種組件通常在不同之各別載體(亦即塊狀或SeOI基板)上製成。
此外，自一種載體轉移至另一載體涉及製造技術之顯著變化。
因此，局部溶解之所欲性在於提供微處理器製造者一含“整體”及“SeOI”區域的平板，於其上其等可兼製造“邏輯”及“記憶”組件，且同時可維持其等所熟練之技術。
該局部溶解技術之精確度的確可控制該等組件之“塊狀”及“SeOI”區域。
可藉於該薄半導體層之表面形成遮罩並藉施加可促進氧擴散之熱處理而進行局部溶解。
由於該遮罩係以可形成氧擴散障壁之材料製成，所以氧僅可經由該薄半導體層之已曝露區(亦即未經該遮罩覆蓋之區域)而擴散。
然而，半導體層下面之氧原子的消失會導致該半導體層之表面的下陷。
因此，就薄半導體層係由矽製成之情況而言，在該溶解處理期間，可發現以下兩現象：
-一方面，氧自該氧化物層消失，其係起因於該等原子經由薄半導體層而擴散；本現象為該氧化物層之厚度下陷約一半的主因。本值係與該Si之體積與SiO2
之體積間的0.46之存在比有關；
-另一方面，矽自該薄半導體層之表面消失，其係起因於高揮發性SiO錯合物併入該溶解處理氣氛內。本現象為該氧化物層之厚度下陷的主因。事實上，一對O2
原子會導致兩個Si原子的消失。
總計，這兩種現象之組合可導致大約為該氧化物層之厚度的1.5倍之下陷。
該半導體表面之非平面性不利於後續組件之形成。
在第1圖內可發現本構形，其表示得自局部溶解處理之結構。
本結構包括基板1，氧化物層2，其業經溶解在一區域2a內；及薄半導體層3，其係在適當位置經遮罩4覆蓋。
在該半導體層之已曝露區3a內，自由表面之高度與該等藉遮罩4而覆蓋之區域的上表面之高度有差異。
這些構形缺陷不利於在該薄半導體層3上進行組件之製造。
據此，該遮罩沈積後，文件日本專利JP2006-49725預期在未經該遮罩覆蓋之矽表面上進行矽磊晶成長之步驟。
在該等已曝露區域內之矽的本額外厚度可彌補由氧化物之溶解而產生之下陷。
然而，本步驟證明徑昂貴且對該處理方法有不利影響。
此外，很難預期目的在於使該表面平面化以預防與半導體層之下陷有關之高度的差異之機械、化學型拋光，因為其會移除該半導體層之大程度厚度，為了促進氧之擴散，所選擇之本層的初厚度必需夠薄。
而且，拋光傾向於破壞該半導體層之厚度均勻性。
此外，此種拋光有污染該薄層之表面的風險，當製造電子組件時，應該避免該污染的風險。
因此，本發明的目標之一為定義更合乎經濟且容易施行的方法，藉此可以使該半導體層之下陷減至最低，因此一旦該處理法結束時，可獲得最平滑的合適表面。
本發明之第一目標係有關於用於處理依次包含承載基板、氧化物層及薄半導體層之絕緣底半導體型結構的方法，該方法包括以下步驟：
(a)在該半導體層上形成氮化矽或氮氧化矽遮罩以界定於該層表面之未經該遮罩覆蓋，且係以所欲圖案排列的所謂已曝露區域，
(b)在中性或受控性還原氣氛內並在受控之溫度及時間條件下施加熱處理以使該氧化物層之氧的至少一部份經由薄半導體層而擴散，藉此在相當於該所欲圖案之氧化物層之區域內的氧化物厚度產生受控性縮小作用。
本方法卓越的原因在於步驟(a)中，所形成之遮罩可至少部份相同地包埋在該薄半導體層之厚度內。就本文而言，“至少部份包埋”已知意指該遮罩至少部份在半導體層之厚度內形成。就含該結構之任何層而言，最接近該承載基板之層的表面被定義為“基底”，而與該基底反向之表面被定義為“上表面”。
一般而言，在步驟(a)內，該遮罩之形成涉及消耗可互補已曝露區域之該半導體層之區域的厚度之至少一部份。
“消耗”在本文中意指該經考慮區域內之半導體層的至少一部份之消失(藉，例如蝕刻)或變換(以另一材料)。
根據本發明之第一實施例，係藉氮化該半導體層之材料，其可致使該半導體層厚度之一部份被消耗而形成遮罩。
在該情況下，該遮罩之基底與半導體層之已暴露區域的自由表面間所包含之遮罩部份的厚度經選擇可實質上等於該結構之氧化物層的厚度之1.5倍。
該遮罩之厚度較佳介於1與50奈米之間，且該氮化步驟係於700與1,000℃間之溫度在氮氣氛下藉使該結構退火而進行。
作為氮化之其它可採行的方法，該遮罩係藉將氮植入半導體層之表面而形成。
根據第二實施例，步驟(a)包括以下步驟：
(i)蝕刻該薄半導體層以於預期用於遮罩之位置形成渠溝；
(ii)在該等渠溝內內形成遮罩。
步驟(i)中所形成之渠溝較佳具有實質等於該結構之氧化物層的厚度之1.5倍的深度。
在更有利的方法中，所形成之該遮罩可以使其上表面與半導體層之已曝露區域的上表面同高。
該遮罩之厚度較佳在1與50奈米之間，且步驟(ii)包括氮化該等渠溝或將氮移植於具有該等渠溝之半導體材料的表面。
根據另一可採行之方法，該遮罩形成步驟(ii)包括以下步驟：
-以大於該等渠溝之深度的厚度使氮化矽沈積在步驟(i)中所獲得之結構上；
-使先前步驟內所沈積之氮化矽平面化，直到相當於該半導體層之已曝露區域為止。
在更有利的方法中，該半導體層係由矽製成且具有小於5,000埃()，且較佳小於2,500埃之厚度。
藉閱讀以下詳細說明並參考以下附圖可更瞭解本發明之其它效用及優點，其中：
-第1圖表示根據先前技藝，在局部化氧化物溶解處理後之絕緣底半導體型結構；
-第2A至2D圖表示本發明第一實施例之步驟；
-第3A至3D圖表示本發明第二實施例之步驟；
-第4A至4B圖表示該第二實施例之另一可採行的方法。
對自其表面之基底算起，包含承載基板、氧化物層及半導體層之絕緣底半導體(SeOI)型結構施加局部溶解處理。
獲得該SeOI結構之方法詳細地描述在下文中：該局部溶解方法包括以下步驟：
a)在該薄半導體層上形成遮罩以界定於該層表面之未經該遮罩覆蓋，且係以所欲圖案排列的所謂已曝露區域，
b)在中性或受控性還原氣氛內並在受控之溫度及時間條件下施加熱處理以使該氧化物層之氧的至少一部份經由薄半導體層而擴散，藉此在相當於該所欲圖案之氧化物層之區域內的氧化物厚度產生受控性縮小作用。
對自基承載基板之基底算起，依次包含氧化層及半導體層之絕緣底半導體(SeOI)結構施加溶解處理。
該承載基板實質上可作為用於SeOI結構之抗撓件。
據此，其典型上具有大約數佰微米之厚度。
該承載基板可以是塊狀或複合基板，亦即由具有至少兩層不同材料之堆疊所組成。
該承載基板因此可包括以下材料之一：Si、GaN或藍寶石，其等係呈單晶或多晶形式。
該半導體層包括至少一半導體材料，諸如Si、Ge或SiGe。
該半導體層可選擇性為複合材料，亦即由具有半導體材料層之堆疊所組成。
該半導體層之材料可具單晶性、多晶性或非晶性。其可以具多孔性或非多孔性、經摻雜或未經摻雜。
在更有利的方法中，該半導體經設計可接受電子組件。
為了使氧充份快速擴散，該薄半導體層具有小於5,000埃且較佳小於2,500埃之厚度。事實上，該氧化物之溶解速率愈慢，該半導體層愈厚。
使用此種方法，氧經由具有大於5,000埃之厚度的半導體層而擴散之速度很慢，且，由於這個緣故，所以具工業上不利性。
該氧化物層係埋在該結構之承載基板與半導體層之間；因此，在本項技藝之術語中，其通常係藉頭字語BOX(“已埋藏之氧化物層”)而表示。
該SeOI結構係藉熟悉本項技藝者已知之包括黏合的任何層轉移技術而製成。
在這些技術中，可參考SmartCutTM
方法，其主要包括以下步驟：
(i)在該承載基板上或在含該半導體層之施體基板上形成氧化物層，
(ii)在該施體基板內形成脆化區域，該脆化區域可界定欲轉移之薄半導體層，
(iii)使該施體基板與承載基板黏合，該氧化物層位於黏合介面，
(iv)沿著該脆化區域使施體基板破裂以將薄半導體材料轉移至承載基板。
熟悉本項技藝者瞭解本方法，因此文中不需詳述。例如可參考“Silicon-On-Insulator Technology:Materials to VLSI,2nd
Edition”by Jean-Pierre Colinge,Kluwer Academic Publishers，第50-51頁。
同樣可使用包括以下步驟之方法：使含該半導體層之施體基板黏合至承載基板上，該等基板之一或兩者經氧化物層覆蓋，然後經由該施體基板之背面而減少其厚度以在該承載基板上僅留下薄半導體層。
緊接著使所形成SeOI結構進行習知修整處理(拋光、平面化、清洗...)。
在這些用於形成SeOI結構之方法中，該氧化物層係藉熱氧化反應(在這種情況下，該氧化物為已進行氧化反應之該基板之材料的氧化物)或藉例如氧化矽(SiO2
)之沈積而在施體基板或承載基板上形成。
同樣，該氧化物層可以是自與該氣氛接觸之施體基板及/或承載基板的天然氧化反應所形成之天然氧化物層。
另一方面，在藉SIMOX方法而獲得之SOI結構上所進行的試驗並不能觀測氧化物溶解，其被認為起因於該方法所獲得之較低品質之氧化物。關於這一點，可參考以下文章：L. Zhong等人，“Applied Physics Letters 67”3951(1995)。
在黏合前，已確定可在該等接觸表面之一或兩者上進行熟悉本項技藝者已熟知之洗淨或等離子體活化步驟以增加黏合能。
為了限制該溶解處理法之持續時間，SeOI結構之氧化物層通常具有細或超細厚度，亦即介於50與1,000埃之間、且較佳介於100與250埃之間。
本說明文之剩餘部份從頭至尾，所取用之實例應該是對其中該薄半導體層係由矽製成之構造，亦即“絕緣底矽(Silicon-On-Insulator)(SOI)”結構，施加溶解處理法。
用於溶解SOI結構內之氧化物的機制可參考詳述在以下之文章：O. Kononchuk等人《Internal Dissolution of Buried Oxide in SOI Wafers》,Solid State Phenomena Vols. 131-133(2008)pp. 113-118。
在進行該處理法期間，將SOI結構於入烘箱內，於其中可產生氣流以形成中性或還原氣氛。
因此，該氣流可包括氬、氫及/或其等之混合物。
重要的是應注意僅當該氣氛內之氧濃度與於氧化物層之表面的氧濃度之間存在充份梯度才會發生溶解現象。
因此，已確定該烘箱內之氣氛的氧含量應該小於10ppm，其考慮到漏出量，要求該氣流內之氧含量小於1ppm。
關於這點，可參考以下文章：Ludsteck等人，《Growth model for thin oxides and oxide optimization》,Journal of Applied Physics,Vol. 95,No. 5,March 2004。
在習知烘箱內並不能獲得這些條件，習知烘箱會產生太多漏出量以致不能獲得此低含量；該烘箱應該經特別設計以獲得最佳密封性(零件數減少以避免接縫、使用實心零件...)。
另一方面，該氧氛內之氧濃度大於10ppm會中止溶解並促進已曝露矽之氧化反應。
就SOI而言，係於介於1,100與1,300℃間之溫度下，且較佳於約1,200℃下施加該溶解處理法。
事實上，溫度愈高、氧化物溶解速率愈高。然而，應該維持該處理溫度低於矽之熔化溫度。
例如為了溶解矽之1,000埃的薄層下之氧化物的20埃厚度，該等熱處理條件為：1,100℃，費時2小時、1,200℃，費時10分鐘，或1,250℃，費時4分鐘。然而，已強調這些數值尤其取決於該溶解烘箱內之殘留氧濃度。因此亦已發現更顯著的已溶解厚度。
如上述，該遮罩係在半導體層上選擇性形成以留下該半導體層之已曝露區域，其相當於其中欲減少氧化物厚度之氧化物層的區域。在該情況下，“相當於”被認為意指藉該半導體層之所有已曝露區域而界定之圖案與其中係排列欲減少化物厚度之該氧化物層的此等區域之所欲圖案相同。
換言之，該遮罩僅覆蓋與該所欲圖案互補之半導體層的此等區域。
據此，通常可藉使用能定義欲於其上沈積遮罩之半導體層的區域之習知光蝕刻技術而選擇性形成該遮罩。
該遮罩形成法典型上包括以下連續步驟：
-經由沈積而在半導體層之整個表面上形成可包含該遮罩之氮化矽Six
Ny
層(例如Si3
N4
)；
-將光敏樹脂層沈積在該Six
Ny
層之整個表面上；
-經由光蝕刻遮罩而局部性曝露該樹脂；
-例如藉在溶劑內進行稀釋而選擇性脫去已曝露區域；
-接著，經由樹脂內所形成之孔洞而蝕刻該Six
Ny
層之區域，然後曝光。該蝕刻典型上為樹脂對其具抗性之乾蝕刻(等離子體)方法。另一方面，該Six
Ny
係藉本等離子體而蝕刻。
該遮罩係由可形成氧原子擴散之障壁的材料所製成。
其亦為可承受該等處理條件之類型。
因此，氮化矽(其具有通式Six
Ny
，其中計量係數對(x，y)可具不同數值)為用於形成該遮罩之較佳材料，因為其很容易使用(亦即容易沈積並接著在該溶解處理後移除)且不會污染該矽。
然而，可形成氧擴散之障壁且可承受該等處理條件之任何其它材料皆可用於該遮罩。
該遮罩典型上具有介於1與50奈米之間且較佳約20奈米之厚度。
經溶解處理後，可藉乾或濕蝕刻法而移除該遮罩。
一般而言，本發明可藉將該遮罩至少部份包埋在半導體層之厚度內而減少由於存在之高度差異。
在該情況下，已知該名詞“埋”係意指該遮罩之基底(亦即與半導體之材料接觸的該自由表面之反向面)位於半導體層材料之厚度內。換言之，該遮罩之基底高度低於半導體層之已曝露區域表面的高度。
本發明考慮其中該遮罩經部份包埋，亦即其自由表面(或上表面)之高度高於半導體層之已曝露表面的高度之情況、以及其中該遮罩之上表面的高度與半導體層之已曝露表面的高度相同之情況，而認為該遮罩“經包埋”。
根據本發明之第一實施例，其示於第2A至2D圖中，Six
Ny
遮罩係藉可選擇性氮化欲藉該遮罩而覆蓋之矽層區域的方法而形成。
據此，且參考第2A圖，可藉溶解熱處理法而保護欲曝露於該氣氛下之矽層3之區域3a。
關於這點，係進行熟悉本項技藝者所熟知之光蝕刻步驟，其包括沈積光敏樹脂，經由遮罩而曝露該樹脂以聚合所欲區域，然後為了移除未經聚合之樹脂而進行蝕刻以致僅以保護樹脂5覆蓋區域3a。
接著，進行該結構之氮化處理：由於區域3a係藉保護樹脂5而保護，所以僅互補性未經保護區域進行該氮化處理。
與上述習知遮罩形成方法不同，如第2B圖中所示，氮化處理之作用為可消耗矽層3之材料的一部份，藉此該遮罩4之基底4a(亦即其與該自由表面反向之面)的位置低於矽層之已曝露區域3a之自由表面的高度。
因此，所形成Six
Ny
層4愈厚，本層之基底4a愈容易包埋入該矽層3之厚度內。
在一更有利的方法中，該氮化方法之參數經調節可致使遮罩之經包埋部份的厚度實質上等於氧化物層2之厚度的1.5倍。
因此，該遮罩4之厚度的下(經包埋)部份的位置低於已曝露區域3a之自由表面的高度，然而其上部份之位置高於該自由表面的高度。
參考第2C圖，形成該遮罩4後，移除保護樹脂5以曝露區域3a。
接著，在上述條件下進行該溶解處理法。
一旦該溶解處理法完成時，已曝露區域3a之自由表面的高度已經比氧化物層2之初厚度減少約1.5倍。所形成結構示於第2D圖中。
因此該已曝露區域3a之自由表面的位置實質上與藉該遮罩而覆蓋之區域的高度相同。
因此，並未發現該半導體表面之存在。
因此，由於最後矽層具有實質上平的表面，所以可獲得更有利於形成組件之構形。
作為氮化處理之有利的另一方法，可藉對由保護樹脂5(如第2A圖上所示)覆蓋之該半導體結構施加氮等離子體處理而形成遮罩4。
此種等離子體處理法可藉使該結構返回環境氣氛而形成由氮氧化矽(其通式為SiON，其中計量係數可不同)所製成之遮罩。
本等離子體具有兩主要效用。
第一效用為可蝕刻半導體層之表面，藉以在該層內形成渠溝。根據該等離子體處理法之持續時間及強度，因此可形成具有5至20奈米深度之渠溝。
該等離子體處理法之第二效用為可修飾約5至10奈米厚度上之已曝露區域內該半導體層的上區域性質，藉以形成SiON遮罩。
因此，本處理法可成為形成該遮罩之很簡單的方法。
在進行該氮等離子體處理法前，若必要，操作者可進行更強烈的等離子體(藉調整強度及持續時間)處理以蝕刻更深的渠溝。
除其容易操作性外，該氮等離子體處理法可形成薄(亦即數奈米，例如5奈米)包埋性遮罩，其在溶解後可得到有利的構形。
本實例之起始點為SOI結構，其自基底至其表面算起，包含基板、10奈米厚氧化物層及薄70奈米厚度之矽層。
在該薄矽層上形成樹脂圖案以保護欲曝露於溶解熱處理法之氣氛下的區域。
接著，於700與1,000℃間之溫度在氮氣氛下進行退火以在未經該樹脂覆蓋之矽層的區域上形成Six
Ny
遮罩。
移除該保護樹脂後，獲得已部份包埋在該矽內之具有30奈米總厚度的Six
Ny
遮罩。
此外，可進行氮等離子體處理法以在未經該樹脂覆蓋之矽層的區域上形成厚度為約5奈米之SiON遮罩。
然後，於1,200℃下施加上述溶解處理法，費時一小時以溶解相當於該矽層之已曝露區域的該等區域內之氧化物層的全部厚度。
根據第二實施例，其示於第3A至3D圖內，係藉保護樹脂5而保護在局部溶解處理法進行期間欲經曝露之區域3a。據此，如上述使用熟悉本項技藝者已熟知之光蝕刻技術。
參考第3A圖，係接著蝕刻矽層3之表面的未經保護區域以形成具特定深度之渠溝。據此，例如進行乾蝕刻，諸如等離子蝕刻。
參考第3B圖，進行與第一實施例中所述之方法類似的氮化處理法。
該氮化處理之效用為可在渠溝3b內形成Six
Ny
遮罩，且同樣可消耗矽層3之一部份。
藉調整如此形成之渠溝3b的深度及遮罩4b之厚度，可確定該遮罩之上表面4b與欲在該溶解處理法進行期間曝露之區域3a的上表面同高。
在一更有利的方法中，渠溝3b之深度經確定可致使該遮罩之已包埋部份的厚度約為氧化物層2之厚度的1.5倍。
因此，就藉遮罩4而覆蓋之該等區域而言，該矽層之已曝露區域3a的額外厚度為該氧化物層之厚度的約1.5倍。
應該注意可藉進行上述之氮等離子體處理法而同時進行該等形成渠溝之步驟及形成遮罩之步驟。在本情況下，該遮罩係由氮氧化矽製成。
參考第3C圖，保護樹脂5係在該溶解處理法進行前移除以曝露區域3a。
如第3D圖可知，本初額外厚度因此可彌補該局部溶解處理後，已曝露區域之存在。
根據該第二實施例之另一可採行的方式，其示於第4A及4B圖中，可連續進行以下步驟。
如在該第二實施例中所述，在以保護樹脂保護欲接觸該溶解處理法(參閱第3A圖)之半導體層3的區域3a後，形成渠溝3b。
參考第4A圖，接著移除該保護樹脂，然後將氮化矽沈積在SOI之整個表面上，亦即在渠溝3b內及在欲曝露之區域3a上：然後獲得其中所沈積之氮化矽表面的輪廓與經蝕刻矽層3之表面的輪廓平行。更詳細地，渠溝3b因此充滿氮化矽4。
在後續步驟(其示於第4B圖中)內，該氮化矽之表面係藉CMP(化學機械平面化)而平面化，直到相當於欲接觸該溶解處理之矽層的區域3a之上表面為止。
然後可對所形成基板施加該溶解處理法。
本實例之起始點為SOI結構，其自基底至其表面算起，包含基板、10奈米厚氧化物層及薄70奈米厚度之矽層。
在該薄矽層上形成樹脂圖案以保護欲曝露於溶解熱處理法之氣氛下的區域。
在未經該樹脂保護之區域內，藉乾蝕刻法而形成具有15奈米深度之渠溝，然後移除該保護樹脂。
接著將Six
Ny
沈積在所形成結構之整個表面上，其沈積厚度大於渠溝之深度。
其次，經由CMP而進行該氮化矽之平面化。
然後，於1,200℃下施加上述溶解處理法，費時一小時以溶解相當於該矽層之已曝露區域的該等區域內之氧化物層的全部厚度。
根據在該第一及第二實施例中所進行之氮化處理法的另一可採行的方法，可藉將低能氮植入該矽半導體層內而形成Six
Ny
遮罩。
在植入前，先以遮罩覆蓋該半導體層之表面，該遮罩之厚度足以對將該等氮離子植入其中並無意形成該遮罩之半導體層區域內的作用形成障礙。
植入該矽基質內之該等氮離子可以於半導體層之表面形成Six
Ny
。
為了在該遮罩之所欲厚度上形成氮化矽，熟悉本項技藝者可決定該等植入參數(劑量、能量)。
1．．．絕緣底半導體型結構
2．．．氧化物層
2a，3a．．．區域
3．．．矽層
3b．．．渠溝
4．．．遮罩
4a．．．基底
4b．．．上表面
5．．．保護樹脂
第1圖表示根據先前技藝，在局部化氧化物溶解處理後之絕緣底半導體型結構；
第2A至2D圖表示本發明第一實施例之步驟；
第3A至3D圖表示本發明第二實施例之步驟；
第4A至4B圖表示該第二實施例之另一可採行的方法。
1．．．絕緣底半導體型結構
2．．．氧化物層
3．．．矽層
3a．．．區域
4．．．遮罩
4a．．．基底
Claims (18)
- 一種用於處理絕緣底半導體型結構(semiconductor-on-insulator type structure)的方法，該絕緣底半導體型結構依次包含一承載基板、一氧化物層及一薄半導體層，該方法包括以下步驟：(a)在該薄半導體層上形成氮化矽或氮氧化矽遮罩，以界定於該層表面之所謂已曝露區域，該已曝露區域係未經該遮罩覆蓋且係以所欲圖案排列；(b)在中性或受控性還原氣氛內並在受控之溫度及時間條件下施加熱處理，以使該氧化物層之氧的至少一部份經由薄半導體層而擴散，藉此在相當於該所欲圖案之氧化物層之區域內的氧化物厚度產生受控性縮小作用，該方法之特徵在於：在步驟(a)內，該遮罩被形成以被至少部份包埋在該薄半導體層之厚度內。
- 如申請專利範圍第1項之方法，其特徵在於在步驟(a)內，該遮罩之形成涉及半導體層之厚度的至少一部份之消耗。
- 如申請專利範圍第1或2項之方法，其特徵在於該遮罩係藉半導體層之氮等離子體處理(nitrogen plasma treatment)而形成。
- 如申請專利範圍第1項之方法，其特徵在於該遮罩係藉氮化半導體層之材料以消耗該半導體層厚度之一部份而形成。
- 如申請專利範圍第2項之方法，其特徵在於該遮罩係藉 氮化半導體層之材料以消耗該半導體層厚度之一部份而形成。
- 如申請專利範圍第4項之方法，其特徵在於該遮罩之基底與已曝露區域之自由表面間所包含的遮罩部份之厚度經選擇以實質上等於該結構之氧化物層之厚度的1.5倍。
- 如申請專利範圍第5項之方法，其特徵在於該遮罩之基底與已曝露區域之自由表面間所包含的遮罩部份之厚度經選擇以實質上等於該結構之氧化物層之厚度的1.5倍。
- 如申請專利範圍第4至7項中任一項之方法，其特徵在於該遮罩之厚度在1與50奈米之間，且其特徵在於該氮化步驟係藉於介於700與1,000℃之間之溫度在氮氣氛中將該結構退火而進行。
- 如申請專利範圍第1或2項之方法，其特徵在於該遮罩係藉將氮植入半導體層之表面而形成。
- 如申請專利範圍第1項之方法，其特徵在於步驟(a)包括以下步驟：(i)蝕刻該薄半導體層以於預期用於該遮罩之位置形成渠溝；(ii)在該等渠溝內形成該遮罩。
- 如申請專利範圍第2項之方法，其特徵在於步驟(a)包括以下步驟：(i)蝕刻該薄半導體層以於預期用於該遮罩之位置形成渠 溝；(ii)在該等渠溝內形成該遮罩。
- 如申請專利範圍第10項之方法，其特徵在於步驟(i)內所形成之該等渠溝具有實質上等於該結構之氧化物層之厚度的1.5倍之深度。
- 如申請專利範圍第11項之方法，其特徵在於步驟(i)內所形成之該等渠溝具有實質上等於該結構之氧化物層之厚度的1.5倍之深度。
- 如申請專利範圍第10至13項中任一項之方法，其特徵在於所該遮罩被形成以使其表面與該半導體層之已曝露區域的表面同高。
- 如申請專利範圍第10至13項中任一項之方法，其特徵在於該遮罩之厚度在1與50奈米之間，且其特徵在於步驟(ii)包括氮等離子體處理或氮化該等渠溝或將氮植入該等渠溝之半導體材料的表面。
- 如申請專利範圍第10至13項中任一項之方法，其特徵在於該遮罩形成步驟(ii)包括以下步驟：-以大於該等渠溝之深度的厚度使氮化矽沈積在步驟(i)中所獲得之結構上；-使先前步驟內所沈積之氮化矽平面化，直到到達該半導體層之已曝露區域為止。
- 如申請專利範圍第1項之方法，其特徵在於該半導體層係由矽製成且其厚度小於5,000埃。
- 如申請專利範圍第1項之方法，其特徵在於該半導體層 係由矽製成且其厚度小於2,500埃。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0856383A FR2936356B1 (fr) | 2008-09-23 | 2008-09-23 | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201019396A TW201019396A (en) | 2010-05-16 |
| TWI514474B true TWI514474B (zh) | 2015-12-21 |
Family
ID=40585519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098131203A TWI514474B (zh) | 2008-09-23 | 2009-09-16 | 用於局部溶解位在絕緣底半導體型結構中的氧化物層之方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8324072B2 (zh) |
| EP (1) | EP2329523B1 (zh) |
| JP (1) | JP5351271B2 (zh) |
| KR (1) | KR101572070B1 (zh) |
| CN (1) | CN102119440B (zh) |
| FR (1) | FR2936356B1 (zh) |
| TW (1) | TWI514474B (zh) |
| WO (1) | WO2010034696A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2972564B1 (fr) * | 2011-03-08 | 2016-11-04 | S O I Tec Silicon On Insulator Tech | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| FR2987166B1 (fr) | 2012-02-16 | 2017-05-12 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
| FR2995444B1 (fr) * | 2012-09-10 | 2016-11-25 | Soitec Silicon On Insulator | Procede de detachement d'une couche |
| FR3003684B1 (fr) * | 2013-03-25 | 2015-03-27 | Soitec Silicon On Insulator | Procede de dissolution d'une couche de dioxyde de silicium. |
| US10026642B2 (en) | 2016-03-07 | 2018-07-17 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof |
| FR3057705B1 (fr) * | 2016-10-13 | 2019-04-12 | Soitec | Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant |
| US10896824B2 (en) * | 2018-12-14 | 2021-01-19 | Tokyo Electron Limited | Roughness reduction methods for materials using illuminated etch solutions |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118168A (en) * | 1995-09-29 | 2000-09-12 | Intel Corporation | Trench isolation process using nitrogen preconditioning to reduce crystal defects |
| US6350659B1 (en) * | 1999-09-01 | 2002-02-26 | Agere Systems Guardian Corp. | Process of making semiconductor device having regions of insulating material formed in a semiconductor substrate |
| US20060154442A1 (en) * | 2005-01-07 | 2006-07-13 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| US20070020877A1 (en) * | 2005-07-21 | 2007-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation structure and method of fabricating the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300218B1 (en) * | 2000-05-08 | 2001-10-09 | International Business Machines Corporation | Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process |
| JP4631347B2 (ja) * | 2004-08-06 | 2011-02-16 | 株式会社Ｓｕｍｃｏ | 部分ｓｏｉ基板およびその製造方法 |
| US8754446B2 (en) * | 2006-08-30 | 2014-06-17 | International Business Machines Corporation | Semiconductor structure having undercut-gate-oxide gate stack enclosed by protective barrier material |
| JP2008159811A (ja) * | 2006-12-22 | 2008-07-10 | Siltronic Ag | Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ |
| JP5368996B2 (ja) | 2006-12-26 | 2013-12-18 | ソイテック | 半導体オンインシュレータ構造体を製造する方法 |
| FR2910702B1 (fr) * | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
| WO2008114099A1 (en) * | 2007-03-19 | 2008-09-25 | S.O.I.Tec Silicon On Insulator Technologies | Patterned thin soi |
| JP2011504655A (ja) * | 2007-11-23 | 2011-02-10 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 精密な酸化物の溶解 |
| FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
-
2008
- 2008-09-23 FR FR0856383A patent/FR2936356B1/fr active Active
-
2009
- 2009-09-16 TW TW098131203A patent/TWI514474B/zh active
- 2009-09-21 WO PCT/EP2009/062219 patent/WO2010034696A1/en active Application Filing
- 2009-09-21 US US13/062,996 patent/US8324072B2/en active Active
- 2009-09-21 EP EP09815672.2A patent/EP2329523B1/en active Active
- 2009-09-21 JP JP2011527350A patent/JP5351271B2/ja active Active
- 2009-09-21 KR KR1020117006368A patent/KR101572070B1/ko active IP Right Grant
- 2009-09-21 CN CN2009801313388A patent/CN102119440B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118168A (en) * | 1995-09-29 | 2000-09-12 | Intel Corporation | Trench isolation process using nitrogen preconditioning to reduce crystal defects |
| US6350659B1 (en) * | 1999-09-01 | 2002-02-26 | Agere Systems Guardian Corp. | Process of making semiconductor device having regions of insulating material formed in a semiconductor substrate |
| US20060154442A1 (en) * | 2005-01-07 | 2006-07-13 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| US20070020877A1 (en) * | 2005-07-21 | 2007-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation structure and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US8324072B2 (en) | 2012-12-04 |
| FR2936356A1 (fr) | 2010-03-26 |
| CN102119440B (zh) | 2013-12-25 |
| KR101572070B1 (ko) | 2015-11-26 |
| KR20110055676A (ko) | 2011-05-25 |
| WO2010034696A1 (en) | 2010-04-01 |
| JP5351271B2 (ja) | 2013-11-27 |
| JP2012503322A (ja) | 2012-02-02 |
| US20120094496A1 (en) | 2012-04-19 |
| EP2329523A1 (en) | 2011-06-08 |
| CN102119440A (zh) | 2011-07-06 |
| EP2329523B1 (en) | 2013-09-11 |
| FR2936356B1 (fr) | 2010-10-22 |
| TW201019396A (en) | 2010-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI514474B (zh) | 用於局部溶解位在絕緣底半導體型結構中的氧化物層之方法 | |
| KR101373084B1 (ko) | 반도체 온 절연체 형태의 구조의 주변 링부분에서 산화물층을 용해하기 위한 공정 | |
| US20050224907A1 (en) | Isolation structure with nitrogen-containing liner and methods of manufacture | |
| JPH03171731A (ja) | 半導体装置における厚い酸化物領域を形成する方法 | |
| US20070228510A1 (en) | SHALLOW TRENCH ISOLATION FILL BY LIQUID PHASE DEPOSITION OF SiO2 | |
| US6436790B2 (en) | Method for fabrication semiconductor device having trench isolation structure | |
| JP5555269B2 (ja) | 半導体オンインシュレータの構造を処理するための方法 | |
| US20080157264A1 (en) | Shallow trench isolation devices and methods | |
| US20110193201A1 (en) | Method to fabricate and treat a structure of semiconductor-on-insulator type, enabling displacement of dislocations, and corresponding structure | |
| US6569741B2 (en) | Hydrogen anneal before gate oxidation | |
| JP2005079215A (ja) | 半導体装置の製造方法 | |
| JP5278132B2 (ja) | 半導体装置の製造方法 | |
| TW201246382A (en) | Process for treating a structure of semiconductor on insulator type | |
| KR20080061975A (ko) | 반도체소자의 트렌치 소자분리막 형성방법 |