JP2011504655A - 精密な酸化物の溶解 - Google Patents
精密な酸化物の溶解 Download PDFInfo
- Publication number
- JP2011504655A JP2011504655A JP2010534554A JP2010534554A JP2011504655A JP 2011504655 A JP2011504655 A JP 2011504655A JP 2010534554 A JP2010534554 A JP 2010534554A JP 2010534554 A JP2010534554 A JP 2010534554A JP 2011504655 A JP2011504655 A JP 2011504655A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- seoi
- wafer
- box
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Abstract
埋め込み酸化物層の厚さを減少させるためにSeOIウェーハの埋め込み酸化物層を溶解させるための方法であって、このSeOIウェーハは、1つ以上の半導体材料からなる薄い加工層と、支持層と、加工層と支持層との間に存在する埋め込み酸化物(BOX)層とを備え、埋め込み酸化物層の溶解速度が0.06Å/秒よりも小さくなるように制御および設定されることを特徴とする方法。
【選択図】 図1
【選択図】 図1
Description
本発明は、SeOI(半導体オンインシュレータ)ウェーハの埋め込み酸化物層の厚さを減少させるために、上記埋め込み酸化物層を溶解させる方法に関する。本発明は、また、初期SeOIウェーハの埋め込み酸化物をそのような方法によって溶解させた後に得られるSeOIウェーハに関する。
SeOIウェーハは、本明細書においては、以下のものを備えたウェーハと解釈される。すなわち、
−シリコンなど、1つ以上の半導体材料からなる薄い加工層(working layer)、
−支持層、
−加工層と支持層との間に存在する埋め込み酸化物(BOX)層。
−シリコンなど、1つ以上の半導体材料からなる薄い加工層(working layer)、
−支持層、
−加工層と支持層との間に存在する埋め込み酸化物(BOX)層。
本発明は、特に、BOXを有するSeOIウェーハを製造するのにうまく適合するものであり、このBOXは、超薄膜埋め込み酸化物(UTBOX)層である。本明細書においてUTBOX層は、500Åよりも薄い厚さを有する埋め込みBOXと解釈される。
UTBOX層を有するSeOIウェーハは、最先端CMOS用に選択される材料となりつつある。
UTBOX層を有するSeOIウェーハを製造するための有望な方法は、初期SeOIウェーハのBOXを所望の値にまで減少させた厚さにするために、上記BOXを溶解させることを必要とする。
SeOIウェーハのBOXを溶解させるためのいくつかの試みは、1300℃を超える温度で数時間にわたり初期ウェーハをアニーリングすることが必要であった。したがって、そのような試みは、ウェーハの工業的処理には適合しない。
国際公開第2006/059586号は、初期SeOIウェーハのBOXを完全に溶解させるための方法を開示している。この方法においては、SeOIウェーハは、例えばアルゴンまたは水素からなる雰囲気において、好ましくは1100℃を超える温度でアニーリングされる。初期SeOIは、ボイドとして知られている特定の種類の欠陥が過度に形成されるのを防止するために、150nm(1500Å)よりも厚いSi加工層を有する。したがって、この文献は、得られるウェーハの品質を改善するための興味のある潜在的な情報を開示している。
しかしながら、溶解によって薄くされたBOXを有するSeOIウェーハに関する品質問題は、いまだに解決されていない。
特に、得られたSeOIのDitは、得られたウェーハの電気的品質を代表する。Ditは、界面トラップ密度に関するものである。Ditは、加工層とBOX層との界面の特性を特徴付ける。
本発明の目的は、特に、UTBOX層を有する、良好なDit(すなわち、小さいDit)を有する品質の高いSeOIを提供することである。小さいDitは、本明細書においては、1E12cm−2eV−1よりも小さいDitと解釈されてもよい。
また、一般的な工業条件に適合する歩留まりを有するSeOIウェーハを得ることは、可能であれば、望ましいことである。
本発明の他の目的は、UTBOX層および小さいDitを備えた品質の高いSeOIを製造するための方法を提供することである。
本発明のさらに他の目的は、大量のSeOIウェーハ製造に適した方法を提供することである。
この目的を達成するために、本発明は、特許請求の範囲に記載された方法およびSeOIウェーハを提供する。
本発明のその他の特徴、目的、および利点が、図面に例示される以下の説明を読むことによってより詳細に理解されよう。
SeOIウェーハのアニーリングは、純粋なアルゴンまたは水素またはそれらの混合物からなる雰囲気などの実質的に酸素のない雰囲気中において、好ましくは、1ppmよりも少ない酸素含有量を伴う純粋なアルゴン中において、実行される。
薄い最上部層(約500nmよりも薄い)(例えば、Siからなる)を有するSeOIの場合、BOX溶解は、ベースウェーハ内への拡散によってではなく、最上部層を介しての酸素輸送と表面からの蒸発とによって、決定される。非酸化雰囲気を使用することは、溶解速度を増加させることができる。
図1を参照して、アルゴン雰囲気中および高い温度におけるBOX溶解のモデルが、以下で説明される。
いくつかのプロセスPiが存在し、これらのプロセスは、定常状態条件における酸化物溶解速度を規定する。すなわち、
P1:ベースウェーハからの格子間酸素Oiの拡散。これは、BOX/ベース界面において埋め込み酸化物の成長をもたらす。
P2:BOX/最上部Si界面におけるBOXのOiおよびSiへの分解。これは、最上部界面においてSiエピタキシャル再成長をもたらす。
P3:最上部Si層を介しての格子間酸素の拡散。
P4:最上部Si表面におけるOiのシリコンとの反応。揮発性SiOをもたらす。
Si+Oi→SiO(g) (1)
P5:アニーリング雰囲気中における残留酸素汚染による最上部Si層のエッチング。これは、反応(1)と競合する。
O2+Si→SiO2
SiO2+2Si→2SiO(g) (2)
P6:アルゴン雰囲気を介しての気相SiO輸送。
P1:ベースウェーハからの格子間酸素Oiの拡散。これは、BOX/ベース界面において埋め込み酸化物の成長をもたらす。
P2:BOX/最上部Si界面におけるBOXのOiおよびSiへの分解。これは、最上部界面においてSiエピタキシャル再成長をもたらす。
P3:最上部Si層を介しての格子間酸素の拡散。
P4:最上部Si表面におけるOiのシリコンとの反応。揮発性SiOをもたらす。
Si+Oi→SiO(g) (1)
P5:アニーリング雰囲気中における残留酸素汚染による最上部Si層のエッチング。これは、反応(1)と競合する。
O2+Si→SiO2
SiO2+2Si→2SiO(g) (2)
P6:アルゴン雰囲気を介しての気相SiO輸送。
より正確に言えば、定常状態条件において、酸化物溶解速度は、酸化物から酸素が輸送されるメカニズムの中の最も遅いものによって決定される。
酸素が、SiO2/Si界面において平衡状態にあるとみなされるならば、かつ、界面における格子間酸素濃度が、アニーリング温度における酸素固溶度に等しいならば、プロセスP1は無視されてもよい。実際に、ベース基板から発生する酸素原子の流量J1は時間tとともに減少し、
ここで、最上部Si層を介しての拡散流量J2は、一定であり、
ここで、CoおよびDはシリコン[14]における格子間酸素の溶解度および拡散率であり、δSiは最上部Si層の厚さであり、C*およびCsubはそれぞれ、最上部Si表面における格子間酸素濃度およびベースウェーハにおける格子間酸素濃度である。
ここで、最上部Si層を介しての拡散流量J2は、一定であり、
ここで、CoおよびDはシリコン[14]における格子間酸素の溶解度および拡散率であり、δSiは最上部Si層の厚さであり、C*およびCsubはそれぞれ、最上部Si表面における格子間酸素濃度およびベースウェーハにおける格子間酸素濃度である。
最上部Siの厚さが約0.1μmであるという推定は、流量J2は、1200℃での1秒のアニーリングの後にはすでにJ1よりも大きいことを示している。また、酸化物分解/エピタキシャルSi再成長は素早いものであり、かつ、酸化物溶解反応速度論の律速要因ではないと仮定することができる。この仮定は、酸素析出反応速度論に関する文献データによって支持されており、酸素析出溶解は反応律速プロセスではなく拡散律速プロセスであることが知られている。
アルゴン中における酸素の残留分圧の影響が無視されるならば、化学反応(1)は一次反応である。したがって、最上部表面における格子間酸素の濃度C*と最上部表面におけるアルゴン中のSiOの分圧P*との比例関係は、
C*=KP* (5)
と書くことができる。
C*=KP* (5)
と書くことができる。
アルゴンを介してのSi表面からのSiOの移動は、混合ガス拡散および強制対流によって表現されてもよい。物質移動係数Kは、系の幾何学的配置、ガスパラメータ、温度、および境界層の厚さに依存し、これは、局所的ガス速度に依存する。すなわち、
J3=kP* (6)
J3=kP* (6)
最後に、埋め込み酸化物の溶解された分子ごとに、1個のシリコン原子が、SiOの蒸発を介して、最上部Si層から除去される。したがって、Si最上部層は、BOXエッチング速度に比例した速度でエッチングされる。すなわち、
Δδbox=(NSi/NSiO2)ΔδSi (7)
ここで、NSi=5×1022cm−3、およびNSiO2=2.3×1022cm−3である。Si原子流量は最上部シリコン層の厚さによって以下の式のように表現されてもよいことを考慮に入れ、
かつ、式(4)〜(8)を組み合わせると、解を持つSi層の厚さに対する微分方程式、
が得られ、ここで、δoは、t=0における最上部Si層の初期厚さであり、K*は、k/Kに完全に等しい。この式は、典型的な線形放物線モデルの形式で書き直すことができる。すなわち、
ここで、
である。
Δδbox=(NSi/NSiO2)ΔδSi (7)
ここで、NSi=5×1022cm−3、およびNSiO2=2.3×1022cm−3である。Si原子流量は最上部シリコン層の厚さによって以下の式のように表現されてもよいことを考慮に入れ、
かつ、式(4)〜(8)を組み合わせると、解を持つSi層の厚さに対する微分方程式、
が得られ、ここで、δoは、t=0における最上部Si層の初期厚さであり、K*は、k/Kに完全に等しい。この式は、典型的な線形放物線モデルの形式で書き直すことができる。すなわち、
ここで、
である。
酸化物溶解を律速する2つの場合が存在する。ガス雰囲気を介しての物質輸送が素早い場合、溶解は、格子間酸素拡散によって律速され、溶解速度は最上部Si層の厚さに反比例する。ガス輸送律速の状態のもう一方の場合においては、拡散速度は温度および局所的物質輸送係数K*だけに依存する。このモデルによれば、BOXの溶解速度は、BOXの厚さにもベースウェーハ材料にも依存しない。
図2〜図9は、異なる条件下において処理されたSeOIウェーハを評価するために実行された様々な実験から得られた結果を示す。
スマートカット(商標)技術によって製造された、市販されている300mmのSOIウェーハが使用された。埋め込み酸化物は、H2Oを含む酸素雰囲気中におけるドナーSiウェーハの熱酸化によって製造され、接合界面がBOX/ベースウェーハ界面において得られた。ベースウェーハにおける格子間酸素濃度は、1.2×1018cm−3であり、4.8×1017cm−2の較正定数を備えたFTIR分光法によって測定された。ウェーハは、残留酸素ガス汚染を減少させるように特別に設計された垂直炉内のアルゴン雰囲気中でアニーリングされた。異なる4つの種類の炉が、同じ結果が得られるかどうか試された。排気中の酸素ガスの濃度は、アニーリング中に5ppmよりも小さかった。アニーリングは、1100℃〜1200℃で数分から数時間の期間にわたって実行された。高温におけるスリップ生成(slip generation)を最小限に抑制するために、すべての実験に対して同じ緩やかな温度勾配が使用された。最上部Si層およびBOX層の厚さは、それぞれ、500〜5000Åおよび150〜1500Åの範囲内において変化した。
図2は、それぞれ、1200℃で1時間アニーリングする前と後におけるBOX層の厚さの差(a)と最上部Si層の厚さの差(b)とを示すマップである。アニーリング前の層の厚さは、それぞれ、1450Åおよび500Åであった。
溶解の前と後の層の厚さは、分光偏光解析器によって測定された。5mmの端部除外領域(edge exclusion)を伴う49個のデータ点が、ウェーハごとに測定された。SiおよびSiO2のための標準的な分散関数を備えた3層モデルが使用され、そして、スペクトルのきわめて良好な一致が確認された。いくつかのサンプルは、偏光解析データを確認するためのXTEMおよびXRR(X線反射)によって分析された。これらの技術によって決定された層の厚さは、本技術の精度に良好に合致した。
基板における格子間酸素が過飽和である場合、埋め込み酸化物の溶解は、1200℃で発生することがはっきりとわかる。溶解されたBOX層および最上部シリコン層のパターンは、互いにきわめて良好に相関し、かつ、垂直炉内におけるガス流の分布ときわめて良好に相関している。酸化物の溶解速度およびSiのエッチング速度は、ガス速度が速ければより速くなり、これは、プロセスが、混合拡散/ガス輸送の状態において発生することを示している。
図3は、溶解されるBOXの厚さとエッチングされる最上部Si層の厚さとの間の比例関係を示す。それぞれの点は、一定半径の位置において平均化された、1200℃で異なる時間にわたりアニーリングされた様々なウェーハの厚さの測定値を表現する。データは、式(7)によって予測されたSiとSiO2との比容積である45%の傾きを有する直線にきわめて良好に一致する。これは、1200℃での反応(2)によるSiのさらなるエッチングは発生しないことを示しており、品質の高いアニーリング雰囲気を示している。
したがって、1150℃よりも高い温度は、BOX溶解に適したものであり、好ましくは、1200℃の温度である。
溶解されたBOXの厚さが最上部Si層の初期厚さに実験的に依存することが、1200℃および1150℃でのアニーリングに対応する図4および図5にそれぞれ示される。実線は、端部の点に対する式(10)および式(7)の理論的な一致であり、点線は、中央の点に対するものである。
溶解特性は、1150℃よりも1200℃のアニーリング温度の場合の方がより良好であることがわかる。また、1150℃よりも高い温度条件の場合におけるアニーリング時間は、SOIウェーハを大量に製造するのにより適したものであり、好ましくは、1200℃の温度である。
端部のデータと中央のデータとを一致させるために、それぞれのアニーリング条件ごとに、Bは同じ値が使用されたが、Aは異なる値が使用された。BおよびAは、式(10)に示される係数である。長時間にわたる温度勾配におけるBOX溶解を考慮に入れるために、それぞれのアニーリング時間およびアニーリング温度ごとのデータは、個々の有効係数AeffおよびBeffを当てはめたが、同じアニーリング条件に対する中央の点および端部の点は、同じ値のBeffを当てはめた。
すべてのアニーリングは同じ勾配プロフィールを有していたので、図4の挿入図に示されるように、Beff(およびBeff/Aeffのそれぞれ)のアニーリング温度における保持時間依存をプロットすることによって、係数BおよびAの等温値を抽出することができる。曲線の傾きは、Bの値を提供する(より正確には、この線形性はエッチングされるSiの厚さが小さい場合にのみ正しい)。Bの理論値とともにパラメータを当てはめた結果が、図8に示される。
1200℃で、ウェーハ端部におけるBOXの溶解は、最上部Si層における格子間酸素拡散によって律速され、実験値Bと式(11)から計算される理論値Bとは良好に一致する。
予想通りに、ウェーハ中央においては、ガス輸送は、溶解を鈍化させ、その結果として、より大きいA値をもたらす(1200℃および1150℃のそれぞれにおいて、30Åおよび1070Åの中央値に対して0Åおよび236Åの端部値)。温度が減少するにつれて、反応速度論的な溶解速度は、鈍化し、かつ、拡散律速の状態から大きく逸脱するが、依然としてガス速度パターンを示す。
また、Siの初期厚さは、溶解速度に影響を及ぼすと考えられる。Siの初期厚さが薄くなればなるほど、溶解速度はより速くなる。
図6は、アルゴン中において1200℃で1時間だけアニーリングされたSOIウェーハの最上部Si/BOX界面のTEM画像を示す。Si/SiO2界面の粗さは、2〜3枚の原子面であり、これは、アニーリングされる前のSOI界面の粗さとほぼ同じである(そして、熱酸化物に典型的な粗さでもある)。最上部Si層内または再成長Si層の境界においては、結晶学的欠陥は検出されなかった。
擬似MOSFET技術は、最上部SeOI界面の界面品質にきわめて敏感である。したがって、最上部Si層および最上部界面の電気的特性評価は、擬似MOSFET技術によって実行された。
この技術は、MOSFET型電流輸送特性を実現するために、特別の構造のSeOIウェーハを使用する。バイアス勾配が基板に適用され、トランジスタゲートとして動作する。
埋め込み酸化物は、ゲート酸化物の役割をなし、膜上に付加された2つの金属プローブは、ソースおよびドレインとして動作する。ソースおよびドレインはドーピングされていないので、デバイスは、nMOSトランジスタとしてもpMOSトランジスタとしても動作させることができる。同様に、完全に処理されたMOSFETに対して、典型的なパラメータ、すなわち、正孔移動度および電子移動度(μhおよびμe)、サブスレッショルド係数(S)、界面トラップ密度(DIT)、フラットバンド電圧およびしきい値電圧(VFBおよびVT)が抽出されてもよい。すべての測定値に対してソースは接地され、ドレインは、線形モード動作を保証するために小さい値(200mV)にバイアスされ、そして、ゲート電圧(VG)は、多数(少数)キャリア特性を(それぞれ)抽出するために、0Vから蓄積方向に(逆方向に)掃引される。界面および再成長Siの電気的品質を評価するために、様々な条件においてアニーリングされたサンプルの集合が、擬似MOSFET法によって測定された。正孔移動度および電子移動度の値は、曲線
対VGから抽出され、ここで、Gmは、記載されるように、相互コンダクタンス
である。Sは、Log(ID)対VG曲線のサブスレッショルド傾きの逆数と考えられる。界面トラップ密度は、式、
を用いてSから計算され、ここで、qは電気素量であり、kT/qは熱ポテンシャルであり、CSiおよびCOXはそれぞれ、膜キャパシタンスおよび埋め込み酸化物キャパシタンスである。図9は、擬似MOSFET測定の結果を簡単に示す図である。
を用いてSから計算され、ここで、qは電気素量であり、kT/qは熱ポテンシャルであり、CSiおよびCOXはそれぞれ、膜キャパシタンスおよび埋め込み酸化物キャパシタンスである。図9は、擬似MOSFET測定の結果を簡単に示す図である。
Si膜の上面は、測定中にパッシベーションされないので、抽出されたパラメータは、最上部Si膜の厚さに依存する。したがって、正しく比較するために、BOX溶解処理を施されていない等価なウェーハに対する結果も提供される。アニーリングされた最も薄いサンプルは、トランジスタ動作を現すことはなく、最も大きい溶解速度は界面の品質の低下をもたらすことを示した。
DitがBOX溶解速度に依存することの結果が、図7にプロットされる。図7において、正方形記号は、様々な厚さのSi層のサンプルの測定値を示し、菱形記号は、同じ厚さのSi層を有するがアニーリングされない比較対照サンプルの測定値を示す。
これらの実施例はアニーリングをまったく施されず、したがってBOX溶解速度は得られなかったので、比較対照サンプルの結果の横座標は仮想的なものである。これらの結果は、アニーリングを施されたサンプルとの比較を容易にするためにプロットされた。
図7および図9から、BOX溶解速度が増加するにつれて界面トラップ密度は増加し、キャリア移動度は減少することがはっきりとわかり、アニーリング時間または溶解されたBOXの量はほとんど、またはまったく影響を与えないようであった。速い速度の固相Si再成長は、Si/SiO2界面に欠陥を発生させることがあるが、0.06Å/秒よりも遅いBOX溶解速度の場合、アニーリングされたSOI構造の電気的な品質は、1E12cm−2eV−1よりも小さいDit値を備えた基準ウェーハとほぼ同じであると推測することができる。Dit値が小さければ小さいほど、ウェーハの電気的品質はより良好なものとなる。
したがって、本発明の一側面によれば、溶解速度は律速された値、つまり、0.06Å/秒よりも小さい値に維持されるように制御される。
本発明のこの側面は、プロセスを迅速化するために溶解速度を最大化しなければならないという自然な傾向に逆らうものである。
工業的利用に適合する溶解速度を維持するために、上述した最大値は尊重されるべきであるが、溶解速度はあまりにも小さい値に維持されるべきではない。例として、0.01Å/秒よりも小さい溶解速度は、大量生産には適さない。したがって、溶解速度は、好ましくは、この値よりも大きい値に維持されるべきである。
ウェーハ品質を低下させることなく埋め込み酸化物の厚さを相当に減少させることは、酸素のない雰囲気中においてSeOIウェーハをアニーリングすることによって達成されてもよい。酸化物溶解速度は、最上部Si層を介しての格子間酸素拡散によって決定され、最上部Siの厚さに反比例的に依存する。
一般的に言えば、本出願人は、そもそも、溶解速度の制御は、以下のパラメータを制御することによって達成されるという結論に到達した。すなわち、
−溶解が実行される雰囲気の制御、および/または、
−溶解が実行される温度の制御、および/または、
−当該加工層の厚さの選択。
−溶解が実行される雰囲気の制御、および/または、
−溶解が実行される温度の制御、および/または、
−当該加工層の厚さの選択。
アニーリングが、1ppmよりも少ない酸素を有するアルゴンのような非酸化雰囲気(または、より一般的には、1ppmよりも少ない酸素を有する雰囲気)中において実行される場合、速い速度の酸化物溶解が可能であり、温度と最上部Siの初期厚さとによって制御されてもよい。
より正確には、アルゴン雰囲気中における最適酸化物溶解速度は、1150℃よりも高いアニーリング温度を設定することによって、および550Å〜2300Åの範囲内にある最上部Siの初期厚さを選択することによって、制御される。
Claims (8)
- 埋め込み酸化物層の厚さを減少させるためにSeOIウェーハの前記埋め込み酸化物層を溶解させるための方法であって、
前記SeOIウェーハが、
1つ以上の半導体材料からなる薄い加工層と、
支持層と、
前記加工層と前記支持層との間に存在する埋め込み酸化物(BOX)層と、
を備え、
前記埋め込み酸化物層の溶解速度が、0.06Å/秒よりも小さくなるように制御および設定される、
ことを特徴とする、方法。 - 前記溶解速度が、0.01Å/秒よりも大きくなるようにさらに設定されることを特徴とする、請求項1に記載の方法。
- 前記溶解速度が、
溶解が実行される雰囲気の制御、および/または、
溶解が実行される温度の制御、および/または、
前記加工層の前記厚さの選択、
によって制御されることを特徴とする、請求項1又は2に記載の方法。 - 前記雰囲気が、1ppmよりも少ない酸素を含むように制御されることを特徴とする、請求項3に記載の方法。
- 前記温度が、1150℃よりも高くなるように制御されることを特徴とする、請求項3又は4に記載の方法。
- 前記加工層の前記厚さが、550Åから2300Åまでの範囲内にあるように選択されることを特徴とする、請求項3〜5のいずれか一項に記載の方法。
- 請求項1〜6のいずれか一項に記載の方法によって初期SeOIウェーハの前記埋め込み酸化物を溶解させた後に得られるSeOIウェーハであって、前記SeOIウェーハが、1E12cm−2eV−1よりも小さいDitを有することを特徴とする、SeOIウェーハ。
- 前記埋め込み酸化物層の前記厚さが、200Åよりも小さい値にまで減少させられることを特徴とする、請求項7に記載のSeOIウェーハ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2007/055392 WO2009066135A1 (en) | 2007-11-23 | 2007-11-23 | Precise oxide dissolution |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011504655A true JP2011504655A (ja) | 2011-02-10 |
Family
ID=39666193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010534554A Pending JP2011504655A (ja) | 2007-11-23 | 2007-11-23 | 精密な酸化物の溶解 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20100193899A1 (ja) |
JP (1) | JP2011504655A (ja) |
DE (1) | DE112007003685T5 (ja) |
TW (1) | TW200943479A (ja) |
WO (1) | WO2009066135A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160021785A (ko) * | 2013-06-18 | 2016-02-26 | 소이텍 | 복수개의 구조물을 생산하기 위한 프로세스 |
JP2016519432A (ja) * | 2013-03-25 | 2016-06-30 | ソイテック | 二酸化ケイ素層を分解する方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2936356B1 (fr) * | 2008-09-23 | 2010-10-22 | Soitec Silicon On Insulator | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant |
FR2998418B1 (fr) * | 2012-11-20 | 2014-11-21 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur sur isolant |
FR3034565B1 (fr) | 2015-03-30 | 2017-03-31 | Soitec Silicon On Insulator | Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme |
US10026642B2 (en) | 2016-03-07 | 2018-07-17 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004221198A (ja) * | 2003-01-10 | 2004-08-05 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
WO2004075298A1 (ja) * | 2003-02-19 | 2004-09-02 | Shin-Etsu Handotai Co., Ltd. | Soiウエーハの製造方法及びsoiウエーハ |
JP2006108404A (ja) * | 2004-10-06 | 2006-04-20 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
JP2007201429A (ja) * | 2006-01-23 | 2007-08-09 | Soi Tec Silicon On Insulator Technologies Sa | 複合基板の作製方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4683637A (en) * | 1986-02-07 | 1987-08-04 | Motorola, Inc. | Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing |
JP2921889B2 (ja) * | 1989-11-27 | 1999-07-19 | 株式会社東芝 | 半導体装置の製造方法 |
EP1852908A1 (en) * | 2000-05-03 | 2007-11-07 | Ibis Technology, Inc. | Implantation process using sub-stoichiometric, oxygen doses at diferent energies |
US20060105559A1 (en) * | 2004-11-15 | 2006-05-18 | International Business Machines Corporation | Ultrathin buried insulators in Si or Si-containing material |
JP4830290B2 (ja) | 2004-11-30 | 2011-12-07 | 信越半導体株式会社 | 直接接合ウェーハの製造方法 |
US8138061B2 (en) * | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
CN101124666B (zh) * | 2005-02-03 | 2011-09-21 | 硅绝缘体技术有限公司 | 降低半导体晶片中的陷阱密度的方法 |
US7598153B2 (en) * | 2006-03-31 | 2009-10-06 | Silicon Genesis Corporation | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species |
EP2095406A1 (en) * | 2006-12-26 | 2009-09-02 | S.O.I.Tec Silicon on Insulator Technologies | Method for producing a semiconductor-on-insulator structure |
-
2007
- 2007-11-23 JP JP2010534554A patent/JP2011504655A/ja active Pending
- 2007-11-23 US US12/677,083 patent/US20100193899A1/en not_active Abandoned
- 2007-11-23 WO PCT/IB2007/055392 patent/WO2009066135A1/en active Application Filing
- 2007-11-23 DE DE112007003685T patent/DE112007003685T5/de not_active Withdrawn
-
2008
- 2008-11-10 TW TW097143378A patent/TW200943479A/zh unknown
-
2012
- 2012-03-01 US US13/409,888 patent/US20120190170A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004221198A (ja) * | 2003-01-10 | 2004-08-05 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
WO2004075298A1 (ja) * | 2003-02-19 | 2004-09-02 | Shin-Etsu Handotai Co., Ltd. | Soiウエーハの製造方法及びsoiウエーハ |
JP2006108404A (ja) * | 2004-10-06 | 2006-04-20 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
JP2007201429A (ja) * | 2006-01-23 | 2007-08-09 | Soi Tec Silicon On Insulator Technologies Sa | 複合基板の作製方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016519432A (ja) * | 2013-03-25 | 2016-06-30 | ソイテック | 二酸化ケイ素層を分解する方法 |
KR20160021785A (ko) * | 2013-06-18 | 2016-02-26 | 소이텍 | 복수개의 구조물을 생산하기 위한 프로세스 |
KR102259876B1 (ko) | 2013-06-18 | 2021-06-02 | 소이텍 | 복수개의 구조물을 생산하기 위한 프로세스 |
Also Published As
Publication number | Publication date |
---|---|
TW200943479A (en) | 2009-10-16 |
DE112007003685T5 (de) | 2010-12-23 |
US20120190170A1 (en) | 2012-07-26 |
US20100193899A1 (en) | 2010-08-05 |
WO2009066135A1 (en) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Toko et al. | High-hole mobility polycrystalline Ge on an insulator formed by controlling precursor atomic density for solid-phase crystallization | |
US4661176A (en) | Process for improving the quality of epitaxial silicon films grown on insulating substrates utilizing oxygen ion conductor substrates | |
US9704758B2 (en) | Forming a semiconductor structure for reduced negative bias temperature instability | |
Brunco et al. | Germanium MOSFET devices: Advances in materials understanding, process development, and electrical performance | |
Allerstam et al. | A strong reduction in the density of near-interface traps at the SiO2∕ 4H‐SiC interface by sodium enhanced oxidation | |
JP2011504655A (ja) | 精密な酸化物の溶解 | |
McCandless et al. | Thermal stability of epitaxial α-Ga2O3 and (Al, Ga) 2O3 layers on m-plane sapphire | |
US20030155582A1 (en) | Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures | |
Langdo et al. | Strained Si on insulator technology: from materials to devices | |
Morita et al. | Characterization and control of native oxide on silicon | |
Merckling et al. | Molecular beam deposition of Al2O3 on p-Ge (001)/Ge0. 95Sn0. 05 heterostructure and impact of a Ge-cap interfacial layer | |
Heywang et al. | Silicon: the semiconductor material | |
Zhang et al. | Tunable Quantum Dots from Atomically Precise Graphene Nanoribbons Using a Multi‐Gate Architecture | |
De Frésart et al. | Boron surface segregation in silicon molecular beam epitaxy | |
WO2003046998A1 (en) | High temperature processing compatible metal gate electrode for pfets and method for fabrication | |
Yang et al. | Investigation of Lanthanum Silicate conditions on 4H-SiC MOSFET characteristics | |
JP6169182B2 (ja) | ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法 | |
US7560318B2 (en) | Process for forming an electronic device including semiconductor layers having different stresses | |
Mantl | Compound formation by ion beam synthesis and a comparison with alternative methods such as deposition and growth or wafer bonding | |
Huang et al. | Investigation of the oxidation kinetics of CoSi2 on (111) Si by transmission electron microscopy | |
CN107112238B (zh) | 具有作为沟道区域的锗层的半导体器件及其制造方法 | |
US8247313B2 (en) | Method for preparing a germanium layer from a silicon-germanium-on-isolator substrate | |
Perova et al. | Micro-Raman investigations of the degree of relaxation in thin SiGe buffer layers with high Ge content | |
Kelly et al. | Thin germanium–carbon layers deposited directly on silicon for metal–oxide–semiconductor devices | |
Arai et al. | Annealing reaction for Ni silicidation of Si nanowire |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131029 |