CN107112238B - 具有作为沟道区域的锗层的半导体器件及其制造方法 - Google Patents

具有作为沟道区域的锗层的半导体器件及其制造方法 Download PDF

Info

Publication number
CN107112238B
CN107112238B CN201580059170.XA CN201580059170A CN107112238B CN 107112238 B CN107112238 B CN 107112238B CN 201580059170 A CN201580059170 A CN 201580059170A CN 107112238 B CN107112238 B CN 107112238B
Authority
CN
China
Prior art keywords
region
oxygen concentration
substrate
oxygen
germanium layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580059170.XA
Other languages
English (en)
Other versions
CN107112238A (zh
Inventor
鸟海明
李忠贤
西村知纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Research Institute For Science And Technology
Original Assignee
National Research Institute For Science And Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Research Institute For Science And Technology filed Critical National Research Institute For Science And Technology
Publication of CN107112238A publication Critical patent/CN107112238A/zh
Application granted granted Critical
Publication of CN107112238B publication Critical patent/CN107112238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种半导体器件，包括：沟道区域50，形成在锗层30中并具有第一导电类型；以及源极区域36和漏极区域38，形成在锗层中并具有不同于第一导电类型的第二导电类型，其中沟道区域中的氧浓度小于结界面52中的氧浓度，所述结界面在源极区域和漏极区域的至少一个与围绕源极区域和漏极区域的至少一个并具有第一导电类型的区域之间。

Description

具有作为沟道区域的锗层的半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，具体地，涉及一种具有作为沟道区域的锗层的半导体器件及其制造方法。
背景技术
锗(Ge)是比硅(Si)具有更好的电子学性质的半导体。例如，通过将锗层用作沟道区域，已开发了金属氧化物半导体场效应晶体管(MOSFET)。专利文献1描述了在还原气体气氛或惰性气体气氛中对锗层进行热处理。
现有文献
专利文献
专利文献1：国际公布号No.2014/050187
发明内容
本发明要解决的问题
在MOSFET中，可以通过例如增加沟道迁移率来增加导通态电流。此外，可以通过例如减小源极区域和漏极区域中的结电流来减小截止态电流。然而，难以在减小截止态电流的同时增加导通态电流。因此，难以增加导通态电流与截止态电流的比(所谓的导通/截止(ON/OFF)比)。
本发明是鉴于上述问题而做出的，其目的在于提供一种能够增加导通态电流与截止态电流的比的半导体器件及其制造方法。
解决问题的手段
本发明是一种半导体器件，其特征在于包括：沟道区域，形成在锗层中并具有第一导电类型；以及源极区域和漏极区域，形成在锗层中并具有不同于第一导电类型的第二导电类型，其中沟道区域中的氧浓度小于结界面中的氧浓度，所述结界面在源极区域和漏极区域的至少一个与围绕源极区域和漏极区域的至少一个并具有第一导电类型的区域之间。
在上述构造中，沟道区域中的氧浓度可以被配置为1×1016cm-3或更小，且结界面中的氧浓度可以被配置为大于1×1016cm-3。
在上述构造中，沟道区域中的氧浓度可以被配置为5×1015cm-3或更小。
在上述构造中，第一导电类型可以被配置为p型，且第二导电类型可以被配置为n型。
本发明是一种用于制造半导体器件的方法，所述方法的特征在于包括：形成沟道区域，所述沟道区域形成在锗层中并具有第一导电类型；在锗层中形成源极区域和漏极区域，所述源极区域和漏极区域具有不同于第一导电类型的第二导电类型；以及设置氧浓度，使得沟道区域中的氧浓度小于结界面中的氧浓度，所述结界面在源极区域和漏极区域的至少一个与围绕源极区域和漏极区域的至少一个并具有第一导电类型的区域之间。
在上述构造中，设置氧浓度可以被配置为包括在还原气氛中对锗层进行热处理，同时暴露在锗层中要作为沟道区域的区域，并且不暴露要作为结界面的区域上的锗层的表面。
在上述构造中，热处理可以被配置为包括对以下锗层进行热处理：在其中的沟道区域和结界面中的氧浓度为1×1016cm-3或更大。
在上述构造中，所述方法可以被配置为进一步包括：在热处理之前将氧引入到要作为沟道区域的区域和要作为结界面的区域中。
在上述构造中，设置氧浓度可以被配置为包括选择性地将氧引入到要作为结界面的区域中，而不将氧引入到要作为沟道区域的区域中。
在上述构造中，设置氧浓度可以被配置为包括设置氧浓度，使得沟道区域中的氧浓度变为1×1016cm-3或更少，且结界面中的氧浓度变为大于1×1016cm-3。
本发明的效果
本发明可以提供一种能够增加导通态电流与截止态电流的比的半导体器件。
附图说明
图1(a)至图1(d)是示出了用于制造实验所用的MOS结构的方法的横截面视图；
图2是在衬底A和B中的电子迁移率μeff相对于表面电子密度NS的曲线图；
图3(a)和图3(b)分别是衬底A和B中的n-FET的源极电流IS和漏极电流ID相对于栅极电压VG的曲线图；
图4是衬底B中的氧浓度相对于深度的曲线图；
图5(a)和图5(b)是衬底B受到氢热处理的样品的迁移率μeff相对于表面密度NS的曲线图；
图6(a)和图6(b)是衬底B受到氢热处理的样品的漏极电流ID相对于栅极电压VG的曲线图；
图7是将氧离子离子注入到衬底A中的样品的电子迁移率μeff相对于表面电子密度NS的曲线图；
图8是将氧离子离子注入到衬底A中的样品的氧浓度相对于距表面的深度的曲线图；
图9(a)至图9(d)是示出了用于制造用于评估结电流的样品的方法的横截面视图；
图10是将氧离子注入到衬底A中的样品和不将氧离子注入到衬底A中的样品的氧浓度相对于距表面的深度的曲线图。
图11(a)是使用衬底A的FET的结电流相对于结电压的曲线图，图11(b)示出了反向电流；
图12是使用衬底A的FET的截止漏电流相对于热处理温度的曲线图；
图13示出了使用其中注入氧离子的衬底A的FET的结电流的温度依赖性；
图14是根据第一实施例的半导体器件的横截面视图；
图15(a)至图15(d)是示出了根据第二实施例的用于制造FET的方法的横截面视图；
图16(a)至图16(c)是示出了根据第三实施例的用于制造FET的方法的横截面视图；
图17(a)至图17(c)是示出了根据第四实施例的用于制造FET的方法的横截面视图；
图18是根据第五实施例的制造的FET的横截面视图；
图19是第五实施例中的源极电流IS和漏极电流ID相对于栅极电压VG的曲线图；以及
图20是第五实施例中的电子迁移率μeff相对于表面电子密度NS的曲线图。
具体实施方式
在下文中，将描述引导发明人到本发明的实验。
将通过不同生长方法生长的衬底A和衬底B用作单晶锗衬底来制造MOS结构。图1(a)至图1(d)是示出了用于制造实验所用的MOS结构的方法的横截面视图。如图1(a)所示，制备将(111)平面作为主平面的单晶锗衬底10。当锗衬底10为p型时，受主浓度NA是2×1016cm-3。当锗衬底10为n型时，施主浓度ND是1×1016cm-3。
如图1(b)所示，在锗衬底10上形成氧化锗膜12。通过在氧气气氛中对锗衬底10进行热处理，来形成氧化锗膜12。在氧气压力为70个大气压、衬底温度为500℃下形成氧化锗膜12。氧化锗膜12的膜厚度约为5至6nm。如图1(c)所示，在氧化锗膜12的表面上形成作为栅电极14的金属膜。栅电极14由金(Au)膜形成。上述工艺完成了用于测量迁移率的样本。
对于所制造的样品，通过分割CV法(split CV method)来测量室温下的载流子数和迁移率μeff。分割CV法是根据CV测量的积分来计算载流子数并根据载流子数和I-V测量来计算迁移率的方法。根据载流子数来计算表面载流子密度NS。
当制造FET时，如图1(d)所示，在锗衬底10中形成源极区域16和漏极区域18。通过离子注入法形成源极区域16和漏极区域18。在n-FET中，锗衬底10是p型，且源极区域16和漏极区域18是n型。在p-FET中，锗衬底10是n型，且源极区域16和漏极区域18是p型。此后，当活化退火时，在氮气气氛中对锗衬底10进行热处理。源极区域16和漏极区域18具有与围绕源极区域16和漏极区域18的区域的导电类型不同的导电类型，因此，形成了pn结。
在n-FET中，磷(P)被离子注入，以形成源极区域16和漏极区域18。磷(P)以50keV的注入能量和1×1015cm-2的注入剂量进行离子注入。在n-FET中，硼(B)被离子注入，以形成源极区域16和漏极区域18。硼(B)以20keV的注入能量和1×1015cm-2的注入剂量进行离子注入。
在锗衬底10上形成氧化锗膜12，作为图1(b)所示的栅极绝缘膜。栅电极14形成在氧化锗膜12上。栅电极14由铝(Al)膜形成。绝缘膜24形成在锗衬底10上。绝缘膜24由从锗衬底10侧依次堆叠的氧化钇膜和氧化硅膜形成。在源极区域16和漏极区域18上的绝缘膜24中形成孔。将源电极26形成为通过所述孔与源极区域16相接触，并且将漏电极28形成为通过所述孔与漏极区域18相接触。源电极26和漏电极28由铝膜形成。
对于所制造的FET样品，在室温下相对于栅极电压VG测量源极电流IS和漏极电流ID。
图2是在衬底A和B中的电子迁移率μeff相对于表面电子密度NS的曲线图。如图2所示，衬底A的电子迁移率μeff在NS的约0.2×1012cm-2处到达最大值，大约为1700cm2/Vs。衬底B的电子迁移率μeff的在NS的约1×1012cm-2处到达最大值，大约为300cm2/Vs。在所有NS处，衬底A的迁移率μeff高于衬底B的迁移率μeff。如上所述的衬底A和B之间的迁移率不同的原因是未知的。
图3(a)和图3(b)分别是衬底A和B中的n-FET的源极电流IS和漏极电流ID相对于栅极电压VG的曲线图。用衬底A制造的n-FET的栅极长度L为400μm，且栅极宽度W为90μm，而用衬底B制造的n-FET的栅极长度L为100μm，且栅极宽度W为120μm。源极区域16和漏极区域18的尺寸为130×100μm2。在500℃的温度下执行10分钟的活化退火。
如图3(a)和图3(b)所示，衬底A和B两者中的夹断电压(pinc h-off voltage)约为-1V。在栅极电压VG为正的区域内的源极电流IS和漏极电流ID对应于导通态电流。在栅极电压VG为-1V或更小的区域内的源极电流IS和漏极电流ID对应于截止态电流。具有较大导通态电流和较小截止态电流的FET具有更好的性能。
衬底A中的导通态电流大于衬底B中的导通态电流。这是因为如图2所示，衬底A中的迁移率高于衬底B中的迁移率。另一方面，衬底B中的截止态电流小于衬底A中的截止态电流。这被认为是由于衬底B中的pn结的漏电流小于衬底A中的pn结的漏电流。对于导通态电流而言，衬底A是更理想的，而对于截止态电流而言，衬底B是更理想的。如果可以实现导通态电流大致等于衬底A中的导通态电流且截止态电流大致等于衬底B中的截止态电流，则FET特性得以改善。本发明人研究了衬底A和B之间的导通态电流和截止态电流不同的原因。
对衬底A和B进行二次离子质谱(SIMS)分析。图4是衬底B中的氧浓度相对于深度的曲线图。在图1(a)之后且在图1(b)之前，在暴露衬底B的表面的同时在大气压下的氢气(100％)气氛中执行热处理。热处理温度为700℃和850℃，热处理时间为15分钟。在图4中，黑色方块表示在衬底B受到氢热处理之前的SIMS分析的结果，黑色三角形表示在700℃的氢热处理后的SIMS分析的结果，且黑色圆圈表示在850℃的氢热处理后的SIMS分析的结果。氧气的检测极限约为1×1015cm-3。在深度小于约0.3至0.4μm的区域中，氧浓度极高。这是由于观察到被吸附在锗衬底的表面上的氧。
如图4所示，在氢热处理之前的衬底B中，氧浓度为1×1016cm-3或更大，至少直到距该表面的深度达到5μm为止。另一方面，衬底A中的氧浓度等于或小于检测极限。如上所述，衬底B的氧浓度高于衬底A。从这个事实来看，估计衬底B中的低的迁移率和低的结漏电流由于某种原因与锗衬底10中的氧浓度有关。
当在700℃下对衬底B进行氢热处理时，衬底B中的氧浓度降低到1×1016cm-3或更小。在1.5μm或更小的深度下，氧浓度约为5×1015cm-3或更小，且在1μm或更小的深度下，氧浓度约为3×1015至4×1015cm-3。当在850℃下对衬底B进行热处理时，氧浓度进一步降低。在4μm或更小的深度下，氧浓度约为5×1015cm-3或更小。在1.5μm或更小的深度下，氧浓度约为2×1015cm-3。如上所述，随着氢热处理的温度升高，衬底10中的氧浓度降低。
对于衬底B，制造在各种热处理温度下进行氢热处理的样品，以测量迁移率。样品的制造工艺与图1(a)至图1(c)所示的制造工艺相同，除了在图1(b)的工艺之前在氢气气氛中执行15分钟的热处理。
图5(a)和图5(b)是衬底B受到氢热处理的样品的迁移率μeff相对于表面密度NS的曲线图。图5(a)的衬底B是p型，表面密度NS表示表面电子密度，且迁移率μeff表示电子迁移率。图5(b)的衬底B是n型，表面密度NS表示表面空穴密度，且迁移率μeff表示空穴迁移率。氢热处理温度为650℃(空心正方形)、700℃(空心三角形)和850℃(空心圆圈)，且热处理时间为15分钟。参考样品(黑色圆圈)未被热处理，氧化锗膜的膜厚为15nm，且氧化锗膜的成膜温度高于其它样品的成膜温度。
如图5(a)所示，在参考样品中，最大的电子迁移率μeff约为300cm2/Vs。当将热处理温度设置为650℃时，最大迁移率μeff改善为约600cm2/Vs。当将热处理温度设置为700℃时，最大迁移率μeff进一步改善为约800cm2/Vs。当将热处理温度设置为850℃时，最大迁移率μeff变为约1200cm2/Vs，与衬底A的迁移率大致相同。
如图5(b)所示，在每个样品中，最大空穴迁移率μeff为500至700cm2/Vs。随着热处理温度升高，最大空穴迁移率增加。通过氢热处理对空穴迁移率的改善不如对电子迁移率的改善那么明显。
对于衬底B，制造在各种热处理温度下进行氢热处理的FET样品。样品的制造工艺与图1(a)至图1(d)所示的制造工艺相同，除了在图1(b)的工艺之前在氢气气氛中执行15分钟的热处理。所制造的FE T的栅极长度L为200μm，且栅极宽度W为90μm。源极区域16和漏极区域18的尺寸为130×100μm2。
图6(a)和图6(b)是衬底B受到氢热处理的样品的漏极电流ID相对于栅极电压VG的曲线图。图6(a)呈现了n-FET，且图6(b)呈现了p-FET。漏极电压VD为0.5V。如图6(a)所示，在n-FET中，当执行氢热处理时，导通态电流(在VG约为2V下的ID)变得大于参考样品的导通态电流。然而，截止态电流(在VG约为-1V下的ID)也变得更大。如上所述，氢热处理使得FET特性变得与图3(b)所示的衬底A的特性相同。如图6(b)所示，在p-FET中，难以观察到由于氢热处理引起的FET特性的变化。
如上所述，氢热处理增加了导通态电流和截止态电流。这被认为是由于氢热处理改善了迁移率并增加了结漏电流。与p-FET相比，氢热处理影响n-FET。
图4与图5(a)和图5(b)之间的比较表明随着氢热处理的温度升高，衬底B中的氧浓度降低，且电子迁移率和空穴迁移率得到改善。当氢热处理的温度为850℃时，衬底B中的氧浓度变为约2×1015cm-3，且电子迁移率变为与图2所示的衬底A的电子迁移率相同。这表明锗衬底10中的氧浓度与迁移率相关。特别是在氧浓度和电子迁移率之间存在相关性。为了改善迁移率，热处理温度优选为750℃或更大；更优选地，为800℃或更大；进一步优选地，为850℃或更大。由于锗的熔点约为938℃，所以热处理温度优选为925℃或更小，更优选地，为900℃或更小。
图4与图6(a)和图6(b)之间的比较表明随着氢热处理的温度升高和衬底B中的氧浓度降低，导通态电流和截止态电流增大。当氢热处理的温度为850℃时，导通态电流和截止态电流变得与图3(a)所示的衬底A的导通态电流和截止态电流相同。导通态电流增加的原因是由于迁移率得到改善，且截止态电流增加的原因是由于结漏电流增大。这表明锗衬底10中的氧浓度与导通态电流和截止态电流之间存在相关性。特别是在氧浓度和n-FET的特性之间存在相关性。
在衬底B中，尽管不知道为什么随着氢热处理的热处理温度升高，氧浓度降低，但是可以认为例如通过还原气体去除了锗衬底10中的氧气。
为了确认由氢热处理降低了锗衬底中的氧浓度，将氧离子离子注入到衬底A的锗衬底10中，然后执行热处理。在热处理气氛为氮气气氛下制造了样品，并在热处理气氛为氢气气氛下制造了样品。除了离子注入和热处理之外，制造工艺与图1(a)至图1(c)所示的工艺相同。在图1(a)的状态下，以100keV的注入能量和1×1013cm-2的注入剂量将氧离子注入到锗衬底10中。然后，为了通过离子注入修复损伤，使用氧化硅膜作为盖层执行在750℃的氮气氛中的热处理。然后，去除盖层，并在暴露锗衬底10的表面的同时执行在氮气气氛或氢气气氛中的热处理。热处理中的热处理温度为700℃，且热处理时间为15分钟。然后，执行图1(b)和图1(c)的工艺。
图7是将氧离子离子注入到衬底A中的样品的电子迁移率μeff相对于表面电子密度NS的曲线图。在参考样品中，并未进行氧离子注入，并且没有执行热处理。如图7所示，在参考样品中，最大的迁移率约为1200cm2/Vs。在氧离子注入之后在氮气气氛中受到热处理的样品中，最大迁移率约为500cm2/Vs。相反，在氧离子注入之后在氢气气氛中受到热处理的样品中，最大迁移率约为800cm2/Vs。如上所述，当注入氧离子时，迁移率降低。氧离子注入后的氮热处理对迁移率的改善较差，但是氢热处理改善了迁移率。
对在700℃下受到氢热处理的样品进行SIMS分析。图8是将氧离子离子注入到衬底A中的样品中的氧浓度相对于距表面的深度的曲线图。实线表示氢热处理之前的参考样品的SIMS分析结果，短划线表示在700℃的氢热处理之后的样品的SIMS分析结果，且点线表示离子注入的氧离子的计算结果。在深度小于150nm的区域中，观察到被吸附在锗衬底表面上的氧。由于测量速度不同，所以在深度浅的区域中的检测极限和行为与图4中的那些不同。
如图8所示，在参考样品中，注入氧离子之前的衬底A中的氧浓度约为8×1015cm-3，其为检测极限。氧离子被离子注入到锗衬底10中，使得氧浓度在约150nm的深度处达到5×1017cm-3的峰值，如由点线所示计算结果所呈现的。
由于在700℃下进行氢热处理，在150至600nm的深度处，氧浓度高达3×1016cm-3。在600nm或更大的深度处，氧浓度为检测极限。图8揭示了通过对注入氧的锗衬底10进行氢热处理，来降低锗衬底10中的氧浓度。如图7所示，通过氢热处理比通过氮热处理更多地增大迁移率。因此，认为氢热处理去除衬底10中的氧并改善迁移率。
从图4至图8所呈现的实验结果可以看出，当在约700℃或更大温度下在还原气体气氛中对衬底B进行热处理时，去除衬底B内的氧，从而氧浓度降低。衬底B中的氧浓度的降低使衬底B的迁移率大致等于如图5(a)所示的衬底A的迁移率。如图6(a)所示，衬底B中的导通态电流和截止态电流大致等于衬底A中的导通态电流和截止态电流。因此，认为衬底中的氧浓度与衬底A和B之间的迁移率和结漏电流中的差异相关。
为了检查锗衬底中的氧浓度与结漏电流之间的关系，在注入氧离子的衬底A中形成pn结，以评估结电流和FET特性。
图9(a)至图9(c)是示出了用于制造用于评估结电流的样品的方法的横截面视图。如图9(a)所示，将氧离子注入到将(111)平面作为主平面的p型单晶锗衬底10中，以形成氧离子注入区域20。氧离子以100keV的注入能量和1×1013cm-3的注入剂量进行注入。在注入氧离子之后，为了修复损伤，将氧化硅膜形成为盖层，且在750℃下执行在氮气气氛中的热处理。该工艺形成深度约为300nm的氧离子注入区域20。
如图9B所示，在氧离子注入区域20中形成n型区域22。通过离子注入磷离子来形成n型区域22。磷离子以30keV的注入能量和1×1013cm-2或1×1014cm-2的注入剂量进行注入。在离子注入之后，当活化退火时，在600℃下，在氮气气氛中执行30秒的热处理。该工艺形成深度约为50nm的n型区域22。n型区域22的尺寸为80×80μm2。
如图9(c)所示，绝缘膜24形成在锗衬底10中的氧离子注入区域20上。绝缘膜24由从衬底10侧依次堆叠的氧化钇膜和氧化硅膜形成。在n型区域22上的绝缘膜24中形成孔。形成通过所述孔与n型区域22相接触的源电极26和漏电极28。源电极26和漏电极28由铝膜形成。
图9(d)是用于评估FET特性的样品的横截面视图。如图9(d)所示，氧离子注入的区域20形成在如图9(a)中的锗衬底10中。将图9(c)的n型区域22形成为源极区域16和漏极区域18。其他结构与图1(d)的结构相同，因此省略其描述。
对以1×1013cm-3的剂量将氧离子注入到衬底A中的样品以及未注入氧的样品进行SIMS分析。图10是将氧离子注入到衬底A中的样品和未注入氧的样品中的氧浓度相对于距表面的深度的曲线图。如图10所示，没有注入氧的样品中的氧浓度大约等于测量极限(1×1015cm-3)。在注入氧的样品中，在深度约250nm处的氧浓度约为5×1017cm-3。
图11(a)是使用衬底A的FET的结电流相对于结电压的曲线图，图11(b)示出了反向电流。呈现了没有离子注入氧的样品(剂量为0的样品)、氧剂量为1×1013cm-2的样品以及氧剂量为1×1014cm-2的样品的结电流的测量结果。如图11(a)所示，在注入氧的样品中的反向结电流比没有注入氧的样品中的反向结电流小两个数量级。如图11(b)所示，在注入氧的样品中的反向击穿电压VBV大于没有注入氧的样品中的反向击穿电压VBV。
图12是使用衬底A的FET的截止漏电流相对于热处理温度的曲线图。热处理温度是用于在图9B中的磷注入之后的活化退火的热处理温度。截止漏电流是FET样品中栅极电压为-1V处的漏极电流。如图12所示，在注入氧的样品中的反向漏电流比没有注入氧的样品中的反向漏电流小约两个数量级。
如上所述，在离子注入氧的样品中的结电流比没有离子注入氧的样品中的结电流小两个数量级，离子注入氧的样品中的击穿电压比没有离子注入氧的样品中的击穿电压大，且离子注入氧的样品中的截止漏电流比没有离子注入氧的样品中的截止漏电流小两个数量级。
图13示出了使用其中注入氧离子的衬底A的FET的结电流的温度依赖性。所测量的样品是氧气剂量为1×1015cm-2的样品。在600℃下执行30秒的活化退火。将所测量的温度设置为300K、250K、200K和15OK，并测量结电流。如图13所示，随着温度降低，反向结电流减小到足以改变若干位数(the number of digits)。这表明反向结电流不仅仅是由隧道电流引起的。
认为当将缺陷引入到半导体中时，产生了通过缺陷的隧道电流并且反向结漏电流增加。然而，如图11(a)和图11(b)所示，已经揭示了由于与锗衬底10中的氧相关的缺陷增加，所以这种漏电流减小。因此，反向击穿电压增加。此外，截止态电流减小。这个原因是不清楚的。图13示出了反向结电流不是隧道电流并具有活化能。
基于上述实验结果，描述了导通态电流大且截止态电流小的实施例。
第一实施例
图14是根据第一实施例的半导体器件的横截面视图。如图14所示，源极区域36和漏极区域38形成在锗层30中。在源极区域36和漏极区域38之间的锗层30上形成栅极绝缘膜32。在栅极绝缘膜32上形成栅电极34。除了栅电极34之外，在锗层30上形成绝缘膜40。在源极区域36和漏极区域38上的绝缘膜40中形成孔。将源电极42形成为通过所述孔与源极区域36相接触，并且将漏电极44形成为通过所述孔与漏极区域38相接触。
在栅极绝缘膜32下方的锗层30中的栅电极34和沟道区域50的导电类型与源极区域36和漏极区域38的导电类型不同。源极区域36和锗层30形成pn结，且漏极区域38和锗层30形成pn结。在沟道区域中形成氧浓度低的低氧浓度区域48。在pn结界面52中，形成高氧浓度区域46，其中所述高氧浓度区域中的氧浓度高于低氧浓度区域48中的氧浓度。
锗层30可以是形成在衬底(例如，硅衬底)上的单晶锗衬底、单晶或多晶锗膜。例如，锗层30由n型或p型锗制成。此外，锗层30可以含有硅，只要能够获得上述实验效果即可。要求硅的组成比大约为总量的10％或更少。锗层30的主平面可以是任何平面，且例如可以是(100)平面、(111)平面或(110)平面。(100)平面、(111)平面或(110)平面包括与这些平面等同的晶面。此外，主平面可以从这些平面偏离若干度。也就是说，主平面的法线方向可以从<111>方向和<110>方向倾斜若干度，优选为，一度或更少。
栅极绝缘膜32可以是氧化锗膜、高介电常数绝缘膜或氧化锗膜和高介电常数绝缘膜的多层膜。高介电常数绝缘膜可以是由氧化铪、氧化锆或氧化钇制成的稀土金属氧化膜。优选地，栅极绝缘膜32的膜厚为2nm或更小，更优选为1.5nm或更小，进一步优选地为1.Onm或更小。栅电极34可以由通过金属或半导体制成的导电层形成。氧化锗膜可以含有氧势(oxygen potential)比氧化锗的氧势低的物质，诸如，氧化钇或氧化钪。氧势小于氧化锗的氧势的物质可以是氮化锗或氧化铝。此外，氧化锗膜可以含有碱土元素、稀土元素和铝中的至少一种的氧化材料。这种构造可以在锗层30和栅极绝缘膜32之间提供良好的界面。此外，栅极绝缘膜32可以变薄。例如，等效氧化物厚度(EOT)可以为1nm或更小。
在n-FET中，锗层30为p型，且源极区域36和漏极区域38为n型。在p-FET中，锗层30为n型，且源极区域36和漏极区域38为p型。在n-FET中，使用将(111)平面作为主平面的锗层30可以改善性能。在p-FET中，使用将(100)平面或(110)平面作为主平面的锗层30可以改善性能。
绝缘膜40是保护锗层30的表面的膜。绝缘膜40可以是含有例如氧化硅膜或氮化硅膜的膜。源电极42和漏电极44分别是与源极区域36和漏极区域38欧姆接触的电极。源电极42和漏电极44可以由例如通过铝等制成的金属膜形成。
在第一实施例中，在锗层30中形成具有第一导电类型的沟道区域50。在锗层30中形成具有第二导电类型(不同于第一导电类型)的源极区域36和漏极区域38。沟道区域50中的氧浓度小于源极区域36和漏极区域38与围绕锗层30中的源极区域36和漏极区域38的区域之间的结界面52中的氧浓度。由于沟道区域50中的氧浓度是低的，所以能够改善沟道区域50中的迁移率。因此，可以增加导通态电流。由于结界面52中的氧浓度是高的，所以可以减小结漏电流。因此，可以减小截止态电流。因此，可以提高导通态电流与截止态电流的比。因此，可以改善FET特性。
仅需要高氧浓度区域46以包括结界面52，且高氧浓度区域46可以包括源极区域36和漏极区域38的整体。仅需要沟道区域中的氧浓度小于源极区域36和漏极区域38中的至少一个的结界面中的氧浓度。
如图4所示，为了使导通态电流变大，沟道区域50中的氧浓度优选为1×1016cm-3或更小，更优选为5×1015cm-3或更小，进一步优选为3×1015cm-3或更小。
为了减小截止态电流，结界面52中的氧浓度优选为大于1×1016cm-3，更优选为2×1016cm-3或更大，进一步优选为5×1016cm-3或更大。
如图6(a)和图6(b)所示，为了改善FET特性，第一导电类型优选为p型，第二导电类型优选地为n型。
第二实施例
图15(a)至图15(d)是示出了根据第二实施例的用于制造FET的方法的横截面视图。如图17(a)所示，制备锗层30。锗层30的氧浓度为1×1016cm-3或更少，例如，衬底A的锗层30具有这样的氧浓度。如图15(b)所示，将氧引入到锗层30的表面附近，以形成高氧浓度区域46。例如通过氧离子的离子注入而形成高氧浓度区域46。
如图15(c)所示，在锗层30上形成具有孔56的盖层54。盖层54由例如氧化硅膜形成。当通过孔56暴露锗层30的表面时，执行在还原气体气氛中的热处理。该工艺去除孔56下方的高氧浓度区域46中的氧，并形成低氧浓度区域48。盖层54所覆盖的高氧浓度区域46中的氧未被去除。
仅需要还原气体含有诸如氢气的气体。例如，还原气体可以是例如100％氢气的气体，或氢气和惰性气体的混合气体。惰性气体例如是非氧化性气体，且是稀有气体或氮气。还原气体可以不必含有氢气。例如，仅需要还原气体是含有少量氧的气体、几乎不会通过热处理与锗层30发生反应的气体、以及通过热处理去除锗层30中的氧的气体。例如，还原气体可以是含有少量氧的氮气。如上所述，在热处理中使用的气体优选地含有少量的氧。热处理温度优选地为700℃或更高，更优选地为800℃或更高，如图4和图6(a)所示。热处理时间优选地为1分钟或更长，更优选地为5分钟或更长，进一步优选地为15分钟或更长。
如图15(d)所示，源极区域36和漏极区域38形成在高氧浓度区域46中。形成栅极绝缘膜32和栅电极34，使得沟道区域50(参见图14)被包含在低氧浓度区域48内。绝缘膜40形成在锗层30中的高氧浓度区域46上。将源电极42形成为通过绝缘膜40的孔与源极区域36相接触，并且将漏电极44形成为通过绝缘膜40的孔与漏极区域38相接触。该工艺形成与第一实施例的FET相似的FET。
在第二实施例中，如图15(b)和15(c)所示，设置氧浓度，使得在要作为沟道区域50的区域中的氧浓度变得小于在要作为结界面52的区域中的氧浓度(参见图14)。如在第一实施例中，该结构也可以改善F ET特性。
此外，如图15(c)所示，在还原气氛中对锗层30进行热处理，同时暴露锗层30中要作为沟道区域50的区域并且不暴露要作为结界面52(参见图14)的区域上的锗层30的表面。该工艺允许容易地形成低氧浓度区域48。
如图15(b)所示，在热处理之前，可以将氧引入要作为沟道区域50的区域以及要作为结界面52的区域。该工艺允许容易地形成高氧浓度区域46。
第三实施例
图16(a)至图16(c)是示出了根据第三实施例的用于制造FET的方法的横截面视图。如图17(a)所示，制备锗层30。锗层30的氧浓度大于1×1016cm-3，例如，衬底B的锗层30具有这样的氧浓度。如图16B所示，与第二实施例的图15(c)相同，去除要作为沟道区域50的区域中的氧，以形成低氧浓度区域48。如图16(c)所示，接着执行与第二实施例的图15(d)中的工艺相同的工艺。其他工艺与第二实施例的工艺相同，因此省略其描述。
如第三实施例所述，可以通过使用氧浓度高的锗层30(例如，衬底B)，省略引入氧的工艺。
第四实施例
图17(a)至图17(c)是示出了根据第四实施例的用于制造FET的方法的横截面视图。如图17(a)所示，制备锗层30。锗层30的氧浓度为1×1016cm-3或更少，例如，衬底A的锗层30具有这样的氧浓度。如图17(b)所示，不将氧引入要作为沟道区域50的区域，并且将氧引入要作为结界面52的区域。如图17(c)所示，接着执行与第二实施例的图15(d)的工艺相同的工艺。其他工艺与第一实施例的工艺相同，因此省略其描述。
在第四实施例中，氧被选择性地引入到要作为结界面52的区域中，而不被引入到要作为沟道区域50的区域中。该工艺允许省略第二实施例的图15(c)所示的在还原气体气氛中的热处理。
第五实施例
第五实施例通过使用第二实施例的图15(a)至图15(d)所示的方法来制造n-FET。图18是根据第五实施例的制造的FET的横截面视图。将(100)平面作为主平面且受主浓度为2×1016cm-3的p型衬底A用作锗层30。氧离子以100keV的注入能量和1×1013cm-2的剂量进行注入。用于在氢气气氛中进行热处理的盖层是氧化硅膜。在750℃的热处理温度下执行氢热处理，热处理时间为15分钟。使用50keV的注入能量且1×1015cm-2的剂量的磷离子执行用于形成源极区域36和漏极区域38的离子注入。在氮气气氛中执行活化退火，热处理温度为600℃，且热处理时间为30秒。
将EOT为4nm的氧化锗膜用作栅极绝缘膜32。将铝膜用作栅电极34、源电极42和漏电极44。将氧化钇膜40a和氧化硅膜40b用作绝缘膜40。试验FET的栅极长度L为200μm，且栅极宽度W为90μm。
图19是第五实施例中的源极电流IS和漏极电流ID相对于栅极电压VG的曲线图。如图19所示，在室温下，当漏-源电压VDS为0.5V和1V时，导通态电流ION与截止态电流IOFF的比约为105。亚阈值系数SS为74mV/de c。
图20是第五实施例中的电子迁移率μeff相对于表面电子密度NS的曲线图。除了不执行在氢气气氛中的热处理之外，通过与第五实施例的方法相同的方法来制造比较示例。线Si表示硅MOSFET中的典型迁移率。如图20所示，比较示例的迁移率小于SiMOSFET的迁移率。第五实施例的迁移率大于SiMOSFET的迁移率，直到NS达到1×1012cm-2。最大迁移率为1412cm2/Vs。105的导通/截止比，74mV/dec的亚阈值系数和1412cm2/Vs的电子迁移率是至今报道的锗MOSFET的那些当中的最高值。
尽管第一至第五实施例描述了作为示例的MOSFET，但是可以应用于除了MOSFET之外的半导体器件。
第一至第五实施例已经描述了几乎整个沟道区域50被包括在低氧浓度区域48中以及几乎整个pn结界面52被包括在高氧浓度区域46中的示例情况，但是一部分沟道区域50可以不必被包括在低氧浓度区域48中，且一部分pn结界面52可以不必被包括在高氧浓度区域46中。例如，可以在高氧浓度区域46中包括一部分沟道区域50，所述部分位于pn结界面52附近。可以在低氧浓度区域48中包括一部分pn结界面52，所述部分位于沟道区域50附近。优选地，所述沟道区域50的有助于增加导通态电流的区域被包含在低氧浓度区域48中。优选地，所述pn结界面52的有助于减小截止态电流的区域被包含在高氧浓度区域46中。
作为FET的结构，已经将在锗层30中形成源极区域36和漏极区域38的简单结构描述为示例，但是FET可以具有其它结构。例如，可以采用轻掺杂漏极(LDD)结构或Fin-FET结构。备选地，可以使用绝缘体上锗(GOI)结构。
当根据第三实施例的制造方法来制造FET时，难以检测在锗衬底表面附近的沟道区域中的氧浓度。然而，认为氧浓度近似等于在栅极绝缘膜32下约1μm的深度处的氧浓度。此外，如图4所示，在栅极绝缘膜32下方的锗层中，距表面1μm处的氧浓度变得小于距表面5μm处的氧浓度，并变得小于1×1016cm-3。
尽管迄今为止已经描述了本发明的优选实施例，但是本发明不限于这些具体实施例，并且可以在本文所要求保护的本发明的范围内对它们进行各种改变和修改。
附图标记说明
10 锗衬底
12 氧化锗膜
14 栅电极
16 源极区域
18 漏极区域
20 氧离子注入区域
24 绝缘膜
26 源电极
28 漏电极
30 锗层
32 栅极绝缘膜
34 栅电极
36 源极区域
38 漏极区域
40 绝缘膜
42 源电极
44 漏电极
46 高氧浓度区域
48 低氧浓度区域
50 沟道区域
52 结界面
54 盖层
56 孔

Claims (10)

1.一种半导体器件，其特征在于包括：
沟道区域，形成在锗层中并具有第一导电类型；以及
源极区域和漏极区域，形成在锗层中并且具有不同于第一导电类型的第二导电类型，其中
沟道区域中的氧浓度小于p-n结界面中的氧浓度，所述p-n结界面在源极区域和漏极区域中的至少一个与围绕源极区域和漏极区域中的所述至少一个的区域之间，所述区域具有第一导电类型。
2.根据权利要求1所述的半导体器件，其特征在于：
沟道区域中的氧浓度为1×1016cm-3或更少，以及
p-n结界面中的氧浓度大于1×1016cm-3。
3.根据权利要求2所述的半导体器件，其特征在于：
沟道区域中的氧浓度为5×1015cm-3或更少。
4.根据权利要求1到3中的任一权利要求所述的半导体器件，其特征在于：
所述第一导电类型是p型，以及
所述第二导电类型是n型。
5.一种用于制造半导体器件的方法，所述方法的特征在于包括：
形成沟道区域，所述沟道区域形成在锗层中并具有第一导电类型；
在锗层中形成源极区域和漏极区域，所述源极区域和漏极区域具有不同于第一导电类型的第二导电类型；以及
设置氧浓度，使得沟道区域中的氧浓度小于p-n结界面中的氧浓度，所述p-n结界面在源极区域和漏极区域中的至少一个与围绕源极区域和漏极区域中的所述至少一个的区域之间，所述区域具有第一导电类型。
6.根据权利要求5所述的用于制造半导体器件的方法，其特征在于：
设置氧浓度包括在还原气氛中对锗层进行热处理，同时暴露在锗层中要作为沟道区域的区域，而不暴露要作为p-n结界面的区域上的锗层的表面。
7.根据权利要求6所述的用于制造半导体器件的方法，其特征在于：
热处理包括对以下锗层进行热处理：在其中的沟道区域和p-n结界面中的氧浓度为1×1016cm-3或更大。
8.根据权利要求6或7所述的用于制造半导体器件的方法，其特征在于还包括：
在热处理之前将氧引入到要作为沟道区域的区域和要作为p-n结界面的区域中。
9.根据权利要求5所述的用于制造半导体器件的方法，其特征在于：
设置氧浓度包括选择性地将氧引入到要作为p-n结界面的区域中，而不将氧引入到要作为沟道区域的区域中。
10.根据权利要求5、6、7和9中的任一权利要求所述的用于制造半导体器件的方法，其特征在于：
设置氧浓度包括：设置氧浓度，使得沟道区域中的氧浓度变为1×1016cm-3或更少，且p-n结界面中的氧浓度变为大于1×1016cm-3。
CN201580059170.XA 2014-11-05 2015-11-02 具有作为沟道区域的锗层的半导体器件及其制造方法 Active CN107112238B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014225622 2014-11-05
JP2014-225622 2014-11-05
PCT/JP2015/080954 WO2016072398A1 (ja) 2014-11-05 2015-11-02 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN107112238A CN107112238A (zh) 2017-08-29
CN107112238B true CN107112238B (zh) 2020-10-02

Family

ID=55909123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580059170.XA Active CN107112238B (zh) 2014-11-05 2015-11-02 具有作为沟道区域的锗层的半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US10109710B2 (zh)
JP (1) JP6316981B2 (zh)
KR (1) KR101911764B1 (zh)
CN (1) CN107112238B (zh)
TW (1) TWI650820B (zh)
WO (1) WO2016072398A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854612B2 (en) * 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693367A (en) 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4885618A (en) 1986-03-24 1989-12-05 General Motors Corporation Insulated gate FET having a buried insulating barrier
JP2564275B2 (ja) 1986-05-09 1996-12-18 株式会社日立製作所 状態適応型内燃機関制御システム
JPH0342872A (ja) 1989-07-10 1991-02-25 Seiko Instr Inc 半導体装置の製造方法
JP2735407B2 (ja) 1990-08-30 1998-04-02 株式会社東芝 半導体装置およびその製造方法
US5463237A (en) 1993-11-04 1995-10-31 Victor Company Of Japan, Ltd. MOSFET device having depletion layer
JPH09306904A (ja) 1996-05-20 1997-11-28 Mitsubishi Electric Corp 半導体装置
US6596593B2 (en) 2000-12-05 2003-07-22 Seiko Instruments Inc. Method of manufacturing semiconductor device employing oxygen implantation
JP4146121B2 (ja) 2000-12-05 2008-09-03 セイコーインスツル株式会社 半導体装置の製造方法
US7704896B2 (en) 2005-01-21 2010-04-27 Asm International, N.V. Atomic layer deposition of thin films on germanium
US7666721B2 (en) 2006-03-15 2010-02-23 International Business Machines Corporation SOI substrates and SOI devices, and methods for forming the same
JP2010103296A (ja) 2008-10-23 2010-05-06 Hiroshima Univ 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法
US8367517B2 (en) * 2010-01-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9691620B2 (en) * 2012-08-24 2017-06-27 Japan Science And Technology Agency Semiconductor structure having film including germanium oxide on germanium layer and method of fabricating the same
JPWO2014050187A1 (ja) 2012-09-28 2016-08-22 国立研究開発法人科学技術振興機構 ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法
JP6169182B2 (ja) 2013-10-31 2017-07-26 国立研究開発法人科学技術振興機構 ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20170065581A (ko) 2017-06-13
TWI650820B (zh) 2019-02-11
CN107112238A (zh) 2017-08-29
TW201630076A (zh) 2016-08-16
KR101911764B1 (ko) 2018-10-26
US20170317170A1 (en) 2017-11-02
WO2016072398A1 (ja) 2016-05-12
JPWO2016072398A1 (ja) 2017-08-03
JP6316981B2 (ja) 2018-04-25
US10109710B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
Zeng et al. Ga 2 O 3 MOSFETs using spin-on-glass source/drain doping technology
US9704758B2 (en) Forming a semiconductor structure for reduced negative bias temperature instability
US9299837B2 (en) Integrated circuit having MOSFET with embedded stressor and method to fabricate same
Kuzum et al. Ge (100) and (111) N-and P-FETs with high mobility and low-$ T $ mobility characterization
US7838887B2 (en) Source/drain carbon implant and RTA anneal, pre-SiGe deposition
CA2830801C (en) Silicon carbide semiconductor device with a gate electrode
US8901616B2 (en) Gate stack including a high-K gate dielectric that is optimized for low voltage applications
US10263107B2 (en) Strain gated transistors and method
Wu et al. Ultra-low specific contact resistivity (1.4× 10− 9 Ω· cm2) for metal contacts on in-situ Ga-doped Ge0. 95Sn0. 05 film
US20160372551A1 (en) Silicon germanium fin formation via condensation
US20150333152A1 (en) Vertical structure and method of forming the same
CN107112238B (zh) 具有作为沟道区域的锗层的半导体器件及其制造方法
JP6169182B2 (ja) ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法
Simoen et al. On the low-frequency noise of pMOSFETs with embedded SiGe source/drain and fully silicided metal gate
Young et al. Investigation of critical interfaces in few-layer MoS2 field effect transistors with high-k dielectrics
Wong et al. Cryogenic Electron Mobility and Subthreshold Slope of Oxygen-Inserted (OI) Si Channel nMOSFETs
Jeon et al. Experimental study on quantum mechanical effect for insensitivity of threshold voltage against temperature variation in strained SOI MOSFETs
CN104064467B (zh) 鳍式场效应晶体管的形成方法
Vandoore et al. 3D sequential CMOS top tier devices demonstration using a low temperature Smart Cut™ Si layer transfer
US9064963B2 (en) Semiconductor structure
Koh et al. Channel-proximate silicon-carbon source/drain stressors for performance boost in strained n-channel field-effect transistors
Simoen et al. pMOSFET off-state leakage and junction leakage current in Ge-based devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant