JPWO2014050187A1 - ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法 - Google Patents

ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法 Download PDF

Info

Publication number
JPWO2014050187A1
JPWO2014050187A1 JP2014501329A JP2014501329A JPWO2014050187A1 JP WO2014050187 A1 JPWO2014050187 A1 JP WO2014050187A1 JP 2014501329 A JP2014501329 A JP 2014501329A JP 2014501329 A JP2014501329 A JP 2014501329A JP WO2014050187 A1 JPWO2014050187 A1 JP WO2014050187A1
Authority
JP
Japan
Prior art keywords
germanium
germanium layer
substrate
plane
gas atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014501329A
Other languages
English (en)
Inventor
鳥海 明
明 鳥海
知紀 西村
知紀 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of JPWO2014050187A1 publication Critical patent/JPWO2014050187A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28255Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Abstract

ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程を含むゲルマニウム層の表面の平坦化方法。ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程と、前記熱処理された前記ゲルマニウム層の表面に、酸化ゲルマニウム膜を形成する工程と、を含む半導体構造の製造方法。表面の1μm×1μm内のRMSが0.2nm以下であるゲルマニウム層を具備する半導体構造。

Description

本発明は、ゲルマニウム層の表面を平坦化する方法並びに半導体構造およびその製造方法に関する。
ゲルマニウム(Ge)は、シリコン(Si)に比べ優れた電子物性を有する半導体である。例えば、ゲルマニウムを用いたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が開発されている。
例えば、MOSFETにおいては、ゲルマニウム層の表面の平坦性が重要である。非特許文献1には、ゲルマニウムMOSFETにおいて、ゲルマニウム層の表面の粗さ(言い換えれば平坦性)がFET中のキャリアの移動度に影響することが記載されている。なお、以下では主に平坦性との用語を用いるが、平坦性がよいとは、表面の粗さが小さい意味として用いる。
Extended Abstract of the 2011 International Conference on Solid State Devices and Materials, Nagoya, 2011, pp925-926
しかしながら、ゲルマニウム層の表面の平坦性を原子層レベルで向上させることは容易ではない。本発明は、ゲルマニウム層表面が平坦化した半導体構造、またはゲルマニウム層の表面を平坦化することが可能な半導体構造の製造方法を提供することを目的とする。
本発明は、ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程を含むことを特徴とするゲルマニウム層の表面の平坦化方法である。本発明によれば、ゲルマニウム層の表面を平坦化することが可能な半導体構造の製造方法を提供することができる。
上記構成において、前記ゲルマニウム層は(111)面、(110)面または(100)面が主面である構成とすることができる。
上記構成において、前記還元性ガスまたは不活性ガス雰囲気は、還元性ガス雰囲気または不活性ガスで希釈された還元性ガス雰囲気である構成とすることができる。
上記構成において、前記還元性ガスまたは不活性ガス雰囲気は水素ガス雰囲気である構成とすることができる。
上記構成において、前記熱処理する工程は、前記ゲルマニウム層の表面の1μm×1μm内のRMSを0.3nmより小さく平坦化する工程を含む構成とすることができる。
上記構成において、前記熱処理する工程は、前記ゲルマニウム層の表面の20μm×20μm内のRMSが0.3nmより小さく平坦化する工程を含む構成とすることができる。
上記構成において、前記熱処理する工程により、前記ゲルマニウム層の表面に1原子層に相当するステップ・アンド・テラス構造が形成される構成とすることができる。
上記構成において、前記ゲルマニウム層は単結晶ゲルマニウム基板である構成とすることができる。
本発明は、ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程と、前記熱処理された前記ゲルマニウム層の表面に、酸化ゲルマニウム膜を形成する工程と、を含むことを特徴とする半導体構造の製造方法である。
上記構成において、前記ゲルマニウム層は(111)面、(110)面または(100)面が主面である構成とすることができる。
上記構成において、前記還元性ガスまたは不活性ガス雰囲気は、還元性ガス雰囲気または不活性ガスで希釈された還元性ガス雰囲気である構成とすることができる。
上記構成において、前記酸化ゲルマニウム層上にゲート金属を形成する工程を含む構成とすることができる。
上記構成において、前記還元性ガスまたは不活性ガス雰囲気は水素ガス雰囲気である構成とすることができる。
上記構成において、前記ゲルマニウム層は単結晶ゲルマニウム基板である構成とすることができる。
本発明は、表面の1μm×1μm内のRMSが0.2nm以下であるゲルマニウム層を具備することを特徴とする半導体構造である。
上記構成において、前記ゲルマニウム層は(111)面、(110)面または(100)面が主面である構成とすることができる。
上記構成において、前記ゲルマニウム層は単結晶ゲルマニウム基板である構成とすることができる。
本発明によれば、ゲルマニウム層表面が平坦化した半導体構造、またはゲルマニウム層の表面を平坦化することが可能な半導体構造の製造方法を提供することができる。
図1は、酸化前のゲルマニウム基板のRMSに対する酸化ゲルマニウム膜を除去した後のRMSを示す図である。 図2(a)から図2(c)は、実験の方法を示す断面図である。 図3(a)から図3(f)は、(111)基板のAFM観察結果を示す図である。 図4は、基板面方向に対する基板膜厚方向の断面を示す図である。 図5(a)から図5(f)は、(110)基板のAFM観察結果を示す図である。 図6(a)および図6(b)は、(100)基板のAFM観察結果を示す図である。 図7は、水素雰囲気熱処理温度に対する1μm□のRMSを示す図である。 図8(a)から図8(e)は、ゲルマニウム基板のAFM観察結果を示す図である。 図9(a)から図9(c)は、ゲルマニウム基板のAFM観察結果を示す図である 図10(a)および図10(b)は、ゲルマニウム基板のAFM観察結果を示す図である。 図11(a)および図11(b)は、ゲルマニウム基板のAFM観察結果を示す図である。 図12は、初期RMSに対する処理後RMSを示す図である。 図13(a)から図13(f)は、ゲルマニウム基板のAFM観察結果を示す図である。 図14は、浸漬時間に対する1μm□のRMSを示す図である。 図15(a)から図15(d)は、実験の方法を示す断面図である。 図16(a)から図16(f)は、図15(b)における酸化ゲルマニウム膜のAFM観察結果を示す図である。 図17は、酸化ゲルマニウム膜の膜厚に対する1μm□のRMSを示す図である。 図18(a)から図18(f)は、図15(d)におけるゲルマニウム基板のAFM観察結果を示す図である。 図19は、酸化ゲルマニウム膜の膜厚に対する1μm□のRMSを示す図である。 図20(a)から図20(c)は、実施例1に係る半導体構造の製造方法を示す断面図である。 図21は、実施例1の半導体構造を用いたトランジスタの断面図である。
シリコン層表面を平坦化する際に、シリコン層表面を酸化させ、酸化膜を除去することによりシリコン層表面を平坦化する方法がある。そこで、ゲルマニウム層の表面を酸化させ、酸化膜を除去することにより、ゲルマニウム層の表面を平坦化させる方法を検討した。それぞれ(100)および(111)面を主面とするゲルマニウム基板を準備した。ゲルマニウム基板表面を高温純水を用い処理することにより、意図的に凹凸を形成した。ゲルマニウム基板の表面のRMS(Root Mean Square:二乗平均の平方根)を測定した。ゲルマニウム基板表面を、HPO(High Pressure Oxidation)法を用い温度が550℃かつ時間が10分の熱酸化を行なった。次にLOA(Low Temperature O2 Annealing)法を用い、温度が400℃かつ時間が30分の熱酸化を行なった。これにより、膜厚が約19nmの酸化ゲルマニウム膜を形成した。その後、希フッ酸を用い酸化ゲルマニウム膜を除去した。その後、ゲルマニウム基板の表面のRMSを測定した。RMSの測定にはAFM(Atomic Force Microscope:原子間力顕微鏡)法を用いた。
図1は、酸化前(意図的な凹凸形成後)のゲルマニウム基板のRMSに対する酸化ゲルマニウム膜を除去した後のRMS(1μm□)を示す図である。黒四角は、(100)面を主面とするゲルミニウム基板、白四角は、(111)面を主面とするゲルマニウム基板の測定結果である。ドットが測定点、縦横のバーは誤差を示す。図1に示すように、(100)および(111)面を主面とするゲルミニウム基板いずれにおいても、ゲルマニウム基板表面を酸化させた後、酸化ゲルマニウム膜を除去してもゲルマニウム基板表面の平坦性は向上しない。
発明者らは、還元性ガスまたは不活性ガス雰囲気において、熱処理することにより、ゲルマニウム基板の表面を平坦化できることを見出した。以下に発明者らの実験について説明する。
図2(a)から図2(c)は、実験の方法を示す断面図である。図2(a)に示すように、単結晶ゲルマニウム基板10を準備する。図2(b)に示すように、ゲルマニウム基板10を熱処理する。図2(c)に示すように、ゲルマニウム基板10の表面の平坦性をAFM法を用い観察する。
まず、ゲルマニウム基板の主面(表面)の結晶面による平坦性の違いについて実験した。図2(a)において、結晶面は、(111)面、(110)面および(100)面を主面とするゲルマニウム基板10を準備した。これらのゲルマニウム基板10をそれぞれ(111)基板、(110)基板および(100)基板という。ゲルマニウム基板10は、ドーパントがGa(ガリウム)であり、ドーパント濃度が1×1016cm−3から約1×1017cm−3のp型である。図2(b)において、ゲルマニウム基板10を水素(H)ガス雰囲気(100%水素ガス雰囲気)、1気圧において、5分から15分間熱処理した。図2(c)において、ゲルマニウム基板10の表面をAMF法を用い観察した。熱処理する前のゲルマニウム基板10の表面のAFM観察では、ステップ・アンド・テラス構造は観察されない。ステップ・アンド・テラス構造が観察された表面は平坦性が高いことを意味する。
図3(a)から図3(f)は、(111)基板のAFM観察結果を示す図である。図3(a)から図3(c)は、それぞれ500℃、650℃および850℃において水素雰囲気中で熱処理した後の(111)基板の表面のAFM観察画像である。画像の範囲は1μm□である。図3(d)から図3(f)は、それぞれ。図3(a)から図3(c)の一部領域における基板の面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。
図3(a)から図3(c)に示すように、熱処理温度が500℃から850℃において、ステップ・アンド・テラス構造が観察される。図3(d)から図3(f)に示すように、ステップの高さは、約0.3nmまたは約0.3nmの2倍のステップとなっている。図4は、基板面内方向に対する基板膜厚方向の断面を示す図である。図4に示すように、ステップは階段状になっていることがわかる。ゲルマニウムはダイアモンド構造をとり、その格子定数は0.567nmである。(111)面において、ダイアモンド構造を構成する正四面体結合構造を単位とした原子一層の厚みは、0.567×3−1/2nmであり、約0.33nmである。なお、この厚みは、Ge原子同士の結合の意味では結合2個分に相当する。よって、図3(d)から図3(f)および図4のように、ステップの高さはほぼ1原子層に対応する。このように、(111)基板においては、水素雰囲気の熱処理温度が500℃から850℃において、ゲルマニウム基板10の表面にステップ・アンド・テラス構造が形成されている。すなわち、水素雰囲気における熱処理により(111)ゲルマニウム基板10の表面が平坦化できる。
図5(a)から図5(f)は、(110)基板のAFM観察結果を示す図である。図5(a)から図5(c)は、それぞれ500℃、600℃および800℃において水素雰囲気中で熱処理した後の(110)基板の表面のAFM観察画像である。画像の範囲は1μm□である。図5(d)から図5(f)は、それぞれ。図5(a)から図5(c)の一部領域における基板面内方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図5(a)から図5(c)に示すように、熱処理温度が500℃から800℃において、ステップ・アンド・テラス構造が観察される。図5(d)から図5(f)に示すように、ステップ構造が観察できる。このように、(110)基板においては、水素雰囲気の熱処理温度が500℃から800℃において、ゲルマニウム基板10の表面にステップ・アンド・テラス構造が形成されている。すなわち、水素雰囲気における熱処理により(110)基板の表面が平坦化できる。
図6(a)および図6(b)は、(100)基板のAFM観察結果を示す図である。図6(a)は、850℃において水素雰囲気中で熱処理した後の(100)基板の表面のAFM観察画像である。画像の範囲は1.5μm□である。図6(b)は、図6(a)の白実線における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図6(a)に示すように、ステップ・アンド・テラス構造が観察される。図6(b)に示すように、高さが約0.14nmのステップ構造が観察される。このように、(100)基板においても、水素雰囲気の熱処理を行なることによりステップ・アンド・テラス構造が形成される。
図7は、水素雰囲気熱処理温度に対する1μm□のRMSを示す図である。ドットは測定点、線は近似線である。なお、水素雰囲気において熱処理する前の基板のRMSは、0.3nm程度である。図7を参照し、(111)および(110)基板は、500℃から850℃の50℃刻みの全ての温度においてステップ・アンド・テラス構造が観測された。(100)基板において、黒丸はステップ・アンド・テラス構造が観測されたことを示し、白丸はステップ・アンド・テラス構造が観測されないことを示す。(100)基板において、熱処理温度が700℃以上の場合、ステップ・アンド・テラス構造が観測される。(111)、(110)および(100)基板において、500℃から850℃の温度範囲において基板表面のRMSを約0.3nmより小さくすることができる。RMSは0.25nm以下が好ましく、0.20nm以下がより好ましい。(110)基板においては、500℃から850℃の温度範囲でRMSは0.2nm以下である。(111)基板においては、550℃から750℃の温度範囲でRMSは0.2nm以下である。(100)基板においては、700℃以上の温度範囲でRMSは0.2nm以下である。なお、熱処理温度が400℃以上において、平坦化の効果があると考えられる。
次に、熱処理の雰囲気による平坦性の違いについて実験した。(111)基板を用い水素ガスおよび窒素(N)ガス雰囲気で熱処理を行なった。熱処理温度は750℃とした。図8(a)から図8(e)は、ゲルマニウム基板のAFM観察結果を示す図である。図8(a)および図8(b)は、それぞれ水素ガスおよび窒素ガス雰囲気中で熱処理した後の(111)基板の表面のAFM観察画像である。画像の範囲は1μm□である。図8(c)は、図8(b)の一部領域における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図8(d)および図8(f)は、それぞれ水素ガスおよび窒素ガス雰囲気中で熱処理した後の(111)基板の表面のAFM観察画像(斜視図)である。画像の範囲は20μm□である。
図8(b)および図8(c)を参照し、窒素雰囲気において熱処理した場合において、ステップ・アンド・テラス構造が観察される。水素雰囲気における1μm□のRMSは約0.2nmであるのに対し、窒素雰囲気における1μm□のRMSは約0.2nmから0.5nmである。
このように、熱処理は水素ガス雰囲気でなくとも窒素ガス等の不活性ガス雰囲気でもゲルマニウム基板表面は平坦化する。これは、ゲルマニウム基板10の表面を酸化させずに熱処理することにより、ゲルマニウム基板10の表面が平坦化することを示している。すなわち、熱処理する際のガスは還元性ガスまたは不活性ガスであればよい。
図8(d)および図8(e)を参照し、水素ガス雰囲気においては、20μm□でも平坦性が確保されRMSは約0.2nmである。一方、窒素ガス雰囲気においては、20μm□において平坦性が悪くなりRMSは約1nmである。このように、還元性ガスまたは不活性ガスの中でも特に水素ガスを熱処理雰囲気とすることにより、広範囲における平坦性を確保することができる。
次に、水素ガス(50体積%)を窒素ガス(50体積%)で希釈させたガスを用い熱処理をおこなった。(111)基板を用い、熱処理温度は650℃、熱処理時間は15分とした。図9(a)から図9(c)は、ゲルマニウム基板のAFM観察結果を示す図である。図9(a)および図9(b)は、熱処理した後の(111)基板の表面のAFM観察画像であり、それぞれ画像の範囲は1μm□および10μm□である。図9(c)は、図9(a)の一部領域における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。
図9(a)および図9(c)を参照し、水素ガスおよび窒素ガスの混合ガスにおいても高さが約0.3nmのステップ・アンド・テラス構造が観察される。このように、還元性ガスは不活性ガスにより希釈されたガスでもよい。
次に、ゲルマニウム基板10のベンダーによる平坦性の違いについて実験した。ベンダーの異なる(111)基板を用い水素ガス雰囲気の熱処理を行なった。熱処理温度は700℃とした。図10(a)および図10(b)は、ゲルマニウム基板のAFM観察結果を示す図である。画像の範囲は1μm□である。図10(a)および図10(b)は、それぞれベンダーAおよびベンダーBの(111)基板の観察結果である。ベンダーAおよびベンダーBの基板は、主面の法線方向が<111>からオフするオフ角が異なり、ベンダーAおよびBのオフ角はそれぞれ0.3°および0.1°である。
図10(a)および図10(b)を参照し、ベンダーAおよびBいずれにおいてもステップ・アンド・テラス構造が観察される。以上のように、ゲルマニウム基板のベンダーが異なっても水素ガス雰囲気の熱処理によりゲルマニウム基板表面の平坦性が向上する。また、ゲルマニウム基板10の主面の法線方向が<111>方向から数°以内でオフしていても水素雰囲気の熱処理によりゲルマニウム基板10表面の平坦性が向上する。
ベンダーBのオフ角が0.07°の(111)基板を用い水素ガス雰囲気の熱処理を行なった。熱処理温度は650℃、熱処理時間は15分とした。図11(a)および図11(b)は、ゲルマニウム基板のAFM観察結果を示す図である。図11(a)を参照し、300nm程度の幅を有するテラスが観察される。図11(b)は、図11(a)の300nm□の範囲Aを拡大した図である。図11(b)の範囲におけるRMSは0.03nmから0.05nmである。これは、AFMの測定精度程度である。このように、テラスにおいては原子レベルで平坦である。このように、オフ角を小さくすることにより、テラスの幅を大きくし、より平坦性を向上できる。オフ角は、0.1°以下が好ましい。
図12は、初期RMS(1μm□)に対する処理後RMS(1μm□)を示す図である。図1と同様の方法を用い意図的に凹凸を形成したゲルマニウム基板のRMSを初期RMSとした。図12を参照し、黒四角は(111)基板を水素ガス雰囲気において温度が650℃の熱処理を行なう前後のRMSである。白四角はゲルマニウム基板を熱酸化し酸化ゲルマニウム膜を剥離する前後のRMSであり、図1の白四角と同じデータである。点線は近似曲線、バーは誤差を示す。
酸化膜形成および除去によってもRMSは改善されない。一方、水素雰囲気における熱処理によりRMSが改善し、0.2nm以下となる。
次に、熱処理後のウエット処理による平坦性の変化を調べた。ウエット処理としては純水(DIW)への浸漬、および希フッ酸(HF)への浸漬を行なった。(111)基板を水素ガス雰囲気において熱処理温度700℃で10分間の熱処理を行なった。その後、ゲルマニウム基板10を純水または希フッ酸(HFが純水に対し約1体積%)に浸漬した。
図13(a)から図13(f)は、ゲルマニウム基板のAFM観察結果を示す図である。図13(a)から図13(c)は、それぞれ熱処理直後、純水浸漬後および希フッ酸浸漬後のゲルマニウム基板10の表面のAFM観察画像である。ゲルマニウム基板10の純水または希フッ酸への浸漬時間は3分である。画像の範囲は1μm□である。図13(d)から図13(f)は、それぞれ図13(a)から図13(c)の一部領域における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図13(a)から図13(f)に示すように、熱処理後、純水または希フッ酸に浸漬してもゲルマニウム基板の表面にはステップ段差が約0.3nmのステップ・アンド・テラス構造が形成されている。
図14は、浸漬時間に対する1μm□のRMSを示す図である。図14を参照し、純水または希フッ酸への浸漬時間を増やしてもRMSは約0.2nmでありほとんど変化しない。浸漬時間が1時間を越え15時間になると、希フッ酸ではRMSが悪化する。純水ではRMSがやや悪化する。純水または希フッ酸等の薬液への浸漬は、後処理および/または前処理等として半導体製造工程において用いられている。図14のように、平坦化されたゲルマニウム基板10の表面は、これらの薬液処理を経ても平坦性が確保される。
次に、ゲルマニウム基板上に酸化ゲルマニウム膜を形成し平坦性を調査した。図15(a)から図15(d)は、実験の方法を示す断面図である。図15(a)に示すように、図2(b)において、ゲルマニウム基板10の表面を平坦化した後、ゲルマニウム基板10上に酸化ゲルマニウム膜12を形成した。酸化ゲルマニウム膜12の形成は、ゲルマニウム基板10を酸素ガス雰囲気中で熱処理することにより行なった。図15(b)に示すように、酸化ゲルマニウム膜12の表面をAFM法により観察した。図15(c)に示すように、純水に5分間浸漬することにより、酸化ゲルマニウム膜12を剥離した。図15(d)に示すように、ゲルマニウム基板10表面をAFM法を用い観察した。この観察は、ゲルマニウム基板10と酸化ゲルマニウム膜12との界面の平坦性を評価していることに対応する。
図2(b)における熱処理条件は、水素ガス雰囲気、熱処理温度が700℃、熱処理時間が10分である。図15(a)における酸化ゲルマニウム膜12の形成条件は以下である。
酸化条件A:酸化温度400℃、時間30分、膜厚2.4nm
酸化条件B:酸化温度450℃、時間5分、膜厚1.6nm
酸化条件C:酸化温度500℃、時間30秒、膜厚1.6nm
図16(a)から図16(f)は、図15(b)における酸化ゲルマニウム膜のAFM観察結果を示す図である。図16(a)から図16(c)は、それぞれ酸化条件がAからCで形成した酸化ゲルマニウム膜12の表面のAFM観察画像である。画像の範囲は1μm□である。図16(d)から図16(f)は、それぞれ図16(a)から図16(c)の一部領域における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図16(a)から図16(f)に示すように、酸化条件Aにおいては、ステップ・アンド・テラス構造が観察され、ステップ段差も1原子層の0.3nmである。一方、酸化条件BおよびCにおいては、ステップ・アンド・テラス構造であるか否か不明瞭であり、ステップ段差も不明瞭である。以上のように、少なくとも酸化条件Aにおいては、ステップ・アンド・テラス構造が観察された。
図17は、酸化ゲルマニウム膜の膜厚に対する1μm□のRMSを示す図である。図17を参照し、酸化ゲルマニウム膜12の膜厚を厚くしても膜厚が10nmまでは、RMSは約0.2nmである。このように、酸化ゲルマニウム膜12の表面の平坦性は良好である。ゲルマニウム基板10上にゲート絶縁膜として酸化ゲルマニウム膜12を形成する場合、酸化ゲルマニウム膜12の表面の平坦性は重要である、図17のように、酸化ゲルマニウム膜12の表面の平坦性は、ゲルマニウム基板10の平坦性を維持できる。
図18(a)から図18(f)は、図15(d)におけるゲルマニウム基板のAFM観察結果を示す図である。図18(a)から図18(c)は、それぞれ酸化条件がAからCで形成した酸化ゲルマニウム膜12の剥離後の表面のAFM観察画像である。画像の範囲は1μm□である。図18(d)から図18(f)は、それぞれ図18(a)から図18(c)の一部領域における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図18(a)から図18(f)に示すように、いずれの酸化条件においても、ステップ・アンド・テラス構造が観察され、ステップ段差も1原子層の約0.3nmである。
図19は、酸化ゲルマニウム膜の膜厚に対する1μm□のRMSを示す図である。図19は、図17において作製したサンプルの酸化ゲルマニウム膜12を剥離して、ゲルマニウム基板10の表面のRMSを測定した図である。図19を参照し、酸化ゲルマニウム膜12を剥離した後のゲルマニウム基板10の表面のRMSは約0.2nmである。以上のように、ゲルマニウム基板10と酸化ゲルマニウム膜12との界面の平坦性は、酸化ゲルマニウム膜12を形成する前のゲルマニウム基板10の平坦性を維持している。ゲルマニウム基板10上にゲート絶縁膜として酸化ゲルマニウム膜12を形成する場合、ゲルマニウム基板10と酸化ゲルマニウム膜12との界面の平坦性は重要である。図19のように、ゲルマニウム基板10と酸化ゲルマニウム膜12との界面の平坦性は、ゲルマニウム基板10の平坦性を維持できる。
以下に、上記実験結果に基づく本発明の実施例について説明する。
図20(a)から図20(c)は、実施例1に係る半導体構造の製造方法を示す断面図である。図20(a)に示すように、ゲルマニウム層30を準備する。ゲルマニウム層30は、単結晶ゲルマニウム基板でもよいし、基板(例えばシリコン基板)上に形成されたゲルマニウム膜でもよい。また、ゲルマニウム層30は、高純度ゲルマニウムでもよいが、不純物が含まれていてもよい。例えばn型またはp型ゲルマニウムでもよい。さらに、ゲルマニウム層30には、上記実験の効果が得られる程度にシリコンが含まれていてもよい。シリコンの組成比は、全体の10%程度以下であればよい。ゲルマニウム層30の主面は、いずれの面でもよく、例えば(100)面、(111)面または(110)面とすることができる。
図20(b)に示すように、ゲルマニウム層30の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する。還元性ガスおよび不活性ガスは、ゲルマニウム層30の表面を酸化させないガスである。還元性ガスとしては、例えば水素ガスを用いることができる。不活性ガスとしては、例えば窒素ガス、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)またはラドン(Rn)等の第18族元素のガスを用いることができる。上記ガスの混合ガスでもよい。熱処理するガスには酸素はほとんど含まれないことが好ましい。熱処理のガス圧力は、1気圧または1気圧以外の圧力でもよい。
実施例1によれば、ゲルマニウム層30の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する。これにより、図3(a)から図12において説明したように、ゲルマニウム層30の表面を平坦化できる。すなわち、ゲルマニウム層30の表面粗さを小さくできる。熱処理温度は、450℃以上が好ましく、500℃以上がより好ましく、550℃以上がさらに好ましい。また、熱処理温度は、800℃以下が好ましく、750℃以下がより好ましく、700℃以下がさらに好ましい。
図3(a)から図5(f)のように、ステップ・アンド・テラス構造が形成される程度に表面を平坦化するため、ゲルマニウム層30の主面は、(111)面、(110)面または(100)面であることが好ましい。また、図7に示したように、ゲルマニウム層30の主面は、(111)面、(110)面または(100)面の場合、ゲルマニウム層30の表面のRMSを改善させることができる。ここで、(111)面、(110)面または(100)面は、これらに等価な結晶面も含まれる。また、主面は、これらの面から数度程度オフしていてもよい。すなわち、主面の法線方向は<111>方向、<110>方向または<100>方向から数度以下、好ましくは1度以下の範囲で傾いていてもよい。
また、図7において説明したように、ゲルマニウム層30を熱処理することにより、ゲルマニウム層30の表面の1μm×1μm内のRMSを0.3nmより小さく平坦化することができる。
さらに、図8(d)において説明したように、ゲルマニウム層30を熱処理することにより、ゲルマニウム層30の表面の20μm×20μm内のRMSを0.3nmより小さく平坦化することができる。
さらに、ゲルマニウム層30を熱処理することにより、ゲルマニウム層30の表面に1原子層に相当するステップ・アンド・テラス構造が形成される程度に平坦化することができる。
熱処理する際の還元性ガスまたは不活性ガス雰囲気は還元性ガスを含むガスを用い熱処理することが好ましい。これにより、さらに、還元性ガスまたは不活性ガス雰囲気は水素ガス雰囲気であることが好ましい。これにより、図8(a)から図8(e)のように、ゲルマニウム層30の表面の平坦性をより向上させることができる。
図10(c)に示すように、熱処理されたゲルマニウム層30の表面に酸化ゲルマニウム膜32を形成する。酸化ゲルマニウム膜32は、例えばゲルマニウム層30の表面を酸素ガス雰囲気中で熱酸化することにより形成する。熱酸化の温度は、例えば400℃以上かつ550℃以下である。好ましくは、420℃以上かつ500℃以下である。酸化ゲルマニウム膜32をゲート絶縁膜として用いる場合は、酸化ゲルマニウム膜32の膜厚は、2nm以下が好ましく、1.5nm以下がより好ましく、1.0nm以下がさらに好ましい。
図16(a)から図19において説明したように、ゲルマニウム層30の表面を平坦化した後に酸化ゲルマニウム膜32を形成することにより、酸化ゲルマニウム膜32の表面、および、ゲルマニウム層30と酸化ゲルマニウム膜32との界面を平坦化することができる。
図21は、実施例1の半導体構造を用いたトランジスタの断面図である。ゲルマニウム層30上に酸化ゲルマニウム膜32を介しゲート電極34を形成する。酸化ゲルマニウム膜32の代わりにゲート絶縁膜として、高誘電率絶縁膜または酸化ゲルマニウム膜と高誘電率絶縁膜との積層膜を用いることができる。高誘電率絶縁膜としては、酸化ハフニウム、酸化ジルコニウムまたは希土類金属酸化膜を用いることができる。ゲート電極34の両側のゲルマニウム層30内にソースまたはドレイン領域36を形成する。ゲルマニウム層30をp型、ソースまたはドレイン領域36をn型とする。ゲルマニウム層30をn型、ソースまたはドレイン領域36をp型としてもよい。図21のトランジスタのように、ゲルマニウム層30の表面を平坦化することにより、高性能なMOSFETを実現できる。
nチャネルFETにおいては、(111)面を主面とするゲルマニウム層30を用いることにより性能を向上させることができる。pチャネルFETにおいては、(100)面または(110)面を主面とするゲルマニウム層30を用いることにより性能を向上できる。実施例1においては、(111)面を主面とするゲルマニウム層30を用いることにより、ゲルマニウム層30の表面を平坦化でき、かつnチャネルFETの性能を向上できる。一方、(100)面を主面とするゲルマニウム層30を用いることにより、(111)面ほどではないがゲルマニウム層30の表面を平坦化でき、かつpチャネルFETの性能を向上できる。
MOSFET以外の半導体装置に実施例1の半導体構造を適用することもできる。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 ゲルマニウム基板
12、32 酸化ゲルマニウム膜
30 ゲルマニウム層
34 ゲート電極
本発明は、(111)面または(110)面が主面であるゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程を含むことを特徴とするゲルマニウム層の表面の平坦化方法である。本発明によれば、ゲルマニウム層の表面を平坦化することが可能な半導体構造の製造方法を提供することができる。
本発明は、(100)面が主面であるゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程を含み、前記熱処理する工程により、前記ゲルマニウム層の表面に1原子層に相当するステップ・アンド・テラス構造が形成されることを特徴とするゲルマニウム層の表面の平坦化方法である
本発明は、(111)面または(110)面が主面であるゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程と、前記熱処理された前記ゲルマニウム層の表面に、酸化ゲルマニウム膜を形成する工程と、を含むことを特徴とする半導体構造の製造方法である。
本発明は、(100)面が主面であるゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程と、前記熱処理された前記ゲルマニウム層の表面に、酸化ゲルマニウム膜を形成する工程と、を含み、前記熱処理する工程により、前記ゲルマニウム層の表面に1原子層に相当するステップ・アンド・テラス構造が形成されることを特徴とする半導体構造の製造方法である。
上記構成において、前記酸化ゲルマニウム層上にゲート電極を形成する工程を含む構成とすることができる。
本発明は、表面の1μm×1μm内のRMSが0.2nm以下であり、(111)面または(110)面が主面であるゲルマニウム層を具備することを特徴とする半導体構造である。
本発明は、表面の1μm×1μm内のRMSが0.2nm以下であり、(100)面が主面であり、表面に1原子層に相当するステップ・アンド・テラス構造が形成されるゲルマニウム層を具備することを特徴とする半導体構造である。
本発明は、(111)面(110)面または(100)面が主面である単結晶ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程を含み、前記熱処理する工程により、前記ゲルマニウム層の表面に1原子層に相当するステップ・アンド・テラス構造が形成されることを特徴とするゲルマニウム層の表面の平坦化方法である。本発明によれば、ゲルマニウム層の表面を平坦化することが可能な半導体構造の製造方法を提供することができる。
上記構成において、前記ゲルマニウム層の主面は(100)面であり、前記熱処理する工程は、前記ゲルマニム層を700℃以上において熱処理する工程ある構成とすることができる
本発明は、(111)面(110)面または(100面)が主面である単結晶ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程と、前記熱処理された前記ゲルマニウム層の表面に、酸化ゲルマニウム膜を形成する工程と、を含み、前記熱処理する工程により、前記ゲルマニウム層の表面に1原子層に相当するステップ・アンド・テラス構造が形成されることを特徴とする半導体構造の製造方法である。
上記構成において、前記ゲルマニウム層の主面は(100)面であり、前記熱処理する工程は、前記ゲルマニム層を700℃以上において熱処理する工程ある構成とすることができる
本発明は、表面の1μm×1μm内のRMSが0.2nm以下であり、(111)面(110)面または(100)面が主面であり、表面に1原子層に相当するステップ・アンド・テラス構造が形成される単結晶ゲルマニウム層を具備することを特徴とする半導体構造である。

Claims (18)

  1. ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程を含むことを特徴とするゲルマニウム層の表面の平坦化方法。
  2. 前記ゲルマニウム層は(111)面、(110)面または(100)面が主面であることを特徴とする請求項1記載のゲルマニウム層の表面の平坦化方法。
  3. 前記還元性ガスまたは不活性ガス雰囲気は、還元性ガス雰囲気または不活性ガスで希釈された還元性ガス雰囲気であることを特徴とする請求項1または2記載のゲルマニウム層の表面の平坦化方法。
  4. 前記還元性ガスまたは不活性ガス雰囲気は水素ガス雰囲気であることを特徴とする請求項1から3のいずれか一項記載のゲルマニウム層の表面の平坦化方法。
  5. 前記熱処理する工程は、前記ゲルマニウム層の表面の1μm×1μm内のRMSを0.3nmより小さく平坦化する工程を含むことを特徴とする請求項1から4のいずれか一項記載のゲルマニウム層の表面の平坦化方法。
  6. 前記熱処理する工程は、前記ゲルマニウム層の表面の20μm×20μm内のRMSが0.3nmより小さく平坦化する工程を含むことを特徴とする請求項1から4のいずれか一項記載のゲルマニウム層の表面の平坦化方法。
  7. 前記熱処理する工程により、前記ゲルマニウム層の表面に1原子層に相当するステップ・アンド・テラス構造が形成されることを特徴とする請求項1から4のいずれか一項記載のゲルマニウム層の表面の平坦化方法。
  8. 前記ゲルマニウム層は単結晶ゲルマニウム基板であることを特徴とする請求項1から7のいずれか一項記載のゲルマニウム層の表面の平坦化方法。
  9. 前記ゲルマニウム層は単結晶ゲルマニウム基板であることを特徴とする請求項1から8のいずれか一項記載のゲルマニウム層の表面の平坦化方法。
  10. ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、400℃以上かつ850℃以下において熱処理する工程と、
    前記熱処理された前記ゲルマニウム層の表面に、酸化ゲルマニウム膜を形成する工程と、
    を含むことを特徴とする半導体構造の製造方法。
  11. 前記ゲルマニウム層は(111)面、(110)面または(100)面が主面であることを特徴とする請求項10記載の半導体構造の製造方法。
  12. 前記還元性ガスまたは不活性ガス雰囲気は、還元性ガス雰囲気または不活性ガスで希釈された還元性ガス雰囲気であることを特徴とする請求項10または11記載の半導体構造の製造方法。
  13. 前記酸化ゲルマニウム層上にゲート金属を形成する工程を含むことを特徴とする請求項10から12のいずれか一項記載の半導体構造の製造方法。
  14. 前記還元性ガスまたは不活性ガス雰囲気は水素ガス雰囲気であることを特徴とする請求項10から13のいずれか一項記載の半導体構造の製造方法。
  15. 前記ゲルマニウム層は単結晶ゲルマニウム基板であることを特徴とする請求項10から14のいずれか一項記載の半導体構造の製造方法。
  16. 表面の1μm×1μm内のRMSが0.2nm以下であるゲルマニウム層を具備することを特徴とする半導体構造。
  17. 前記ゲルマニウム層は(111)面、(110)面または(100)面が主面であることを特徴とする請求項16記載の半導体構造。
  18. 前記ゲルマニウム層は単結晶ゲルマニウム基板であることを特徴とする請求項16または17記載の半導体構造。
JP2014501329A 2012-09-28 2013-04-18 ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法 Pending JPWO2014050187A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012217629 2012-09-28
JP2012217629 2012-09-28
PCT/JP2013/061543 WO2014050187A1 (ja) 2012-09-28 2013-04-18 ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2014050187A1 true JPWO2014050187A1 (ja) 2016-08-22

Family

ID=50387607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014501329A Pending JPWO2014050187A1 (ja) 2012-09-28 2013-04-18 ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法

Country Status (3)

Country Link
JP (1) JPWO2014050187A1 (ja)
TW (1) TW201413784A (ja)
WO (1) WO2014050187A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109710B2 (en) 2014-11-05 2018-10-23 Japan Science And Technology Agency Semiconductor device having germanium layer as channel region and method for manufacturing the same
JP2018160585A (ja) * 2017-03-23 2018-10-11 東京エレクトロン株式会社 加熱方法、成膜方法、半導体装置の製造方法、および成膜装置
WO2023008454A1 (ja) * 2021-07-30 2023-02-02 株式会社Flosfia 結晶性酸化物膜および半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177167A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス
JP2009177169A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板および半導体基板の製造方法
JP2009177170A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス
JP2010103296A (ja) * 2008-10-23 2010-05-06 Hiroshima Univ 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177167A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス
JP2009177169A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板および半導体基板の製造方法
JP2009177170A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス
JP2010103296A (ja) * 2008-10-23 2010-05-06 Hiroshima Univ 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6013034802; Kobayashi, S. et al.: '"Effect of isochronal hydrogen annealing on surface roughness and threading dislocation density of e' Thin Solid Films Vol. 518, No. 6 SUPPL. 1, 20100101, pp. S136-S139 *
JPN6013034805; Hartmann, J. M., et al.: '"Impact of the H2 anneal on the structural and optical properties of thin and thick Ge layers on Si;' Journal of Crystal Growth Vol. 312, No. 4, 20100201, pp. 532-541 *
JPN6013034808; Hoshi, Y., et al.: '"Formation of tensilely strained germanium-on-insulator"' Applied Physics Express [online] Vol. 5, No. 1, 20111219, pp. 015701-1〜015701-3 *
JPN6014028233; Klesse, W.M., et al.: '"Preparation of the Ge(001) surface towards fabrication of atomic-scale germanium devices"' Nanotechnology Vol. 22, No. 14, 20110408, pp. 145604-1〜145604-7 *

Also Published As

Publication number Publication date
WO2014050187A1 (ja) 2014-04-03
TW201413784A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
JP5499225B1 (ja) ゲルマニウム層上に窒化酸化アルミニウム膜を備える半導体構造およびその製造方法
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
WO2009116664A1 (ja) Soiウェーハの製造方法
JP2010045204A (ja) 半導体基板、半導体装置およびその製造方法
WO2014050187A1 (ja) ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法
TWI413185B (zh) 一種形成鍺半導體表面保護層的方法
JP6169182B2 (ja) ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法
JP5581464B2 (ja) ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法
TWI440082B (zh) 鍺次氧化物移除方法
JP5256444B2 (ja) 絶縁膜の形成方法、半導体装置の製造方法および半導体装置の製造装置
JP2006324527A (ja) 半導体装置およびその製造方法
JP2002343800A (ja) シリコン半導体装置及びその製造方法
JP2005142549A (ja) 半導体装置の製造方法
JP2005079215A (ja) 半導体装置の製造方法
JP5278132B2 (ja) 半導体装置の製造方法
US9231062B2 (en) Method for treating the surface of a silicon substrate
JP2020526046A (ja) 結晶材料の表面における非晶質パッシベーション層を除去するための洗浄化学組成物
Yeh Effects of Annealing Temperature and Pressure on the Nitride-based Precursor Conversion Behaviors
US8728941B2 (en) Semiconductor apparatus and manufacturing method of same
CN103839983B (zh) 半导体器件及其制作方法
JPS6360550A (ja) 半導体装置およびその製造方法
JP5083252B2 (ja) 半導体装置の製造方法
Baine et al. Germanium bonding to Al2O3
JP2009099613A (ja) 半導体装置の製造方法
JP2006269882A (ja) 浅溝分離型の素子分離層の熱処理方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140708