JP5499225B1 - ゲルマニウム層上に窒化酸化アルミニウム膜を備える半導体構造およびその製造方法 - Google Patents

ゲルマニウム層上に窒化酸化アルミニウム膜を備える半導体構造およびその製造方法 Download PDF

Info

Publication number
JP5499225B1
JP5499225B1 JP2013543456A JP2013543456A JP5499225B1 JP 5499225 B1 JP5499225 B1 JP 5499225B1 JP 2013543456 A JP2013543456 A JP 2013543456A JP 2013543456 A JP2013543456 A JP 2013543456A JP 5499225 B1 JP5499225 B1 JP 5499225B1
Authority
JP
Japan
Prior art keywords
oxide film
aluminum nitride
nitride oxide
heat treatment
germanium layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013543456A
Other languages
English (en)
Other versions
JPWO2014030371A1 (ja
Inventor
明 鳥海
俊行 田畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2013543456A priority Critical patent/JP5499225B1/ja
Application granted granted Critical
Publication of JP5499225B1 publication Critical patent/JP5499225B1/ja
Publication of JPWO2014030371A1 publication Critical patent/JPWO2014030371A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ゲルマニウム層３０と、前記ゲルマニウム層上に形成された窒化酸化アルミニウム膜３２と、を具備し、前記窒化酸化アルミニウム膜のＥＯＴが２ｎｍ以下であり、前記窒化酸化アルミニウム膜上に金属膜としてＡｕを形成した際の前記金属膜の前記ゲルマニウム層に対する電圧を反転領域側に０．５Ｖ印加したときの前記ゲルマニウム層と前記金属膜との周波数が１ＭＨｚにおける容量値をＣｉｔ、蓄積領域における前記ゲルマニウム層と前記金属膜との容量値をＣａｃｃとしたとき、Ｃｉｔ／Ｃａｃｃは０．４以下である半導体構造。

Description

本発明は、半導体構造およびその製造方法に関し、ゲルマニウム層上に窒化酸化アルミニウム膜を備える半導体構造およびその製造方法に関する。
ゲルマニウム（Ｇｅ）は、シリコン（Ｓｉ）に比べ優れた電子物性を有する半導体である。しかしながら、酸化ゲルマニウム（例えばＧｅＯ２）が不安定であるため、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を形成する半導体材料としてほとんど用いられていない。
例えば、非特許文献１および２においては、ゲート絶縁膜の一部として窒化アルミニウム(例えばＡｌＮ)膜を用いることが記載されている。窒化アルミニウム膜は酸化シリコン（ＳｉＯ２）膜に比べ誘電率が高く、ＥＯＴ（等価酸化膜厚：Equivalent Oxide Thickness）を薄くできる。ゲート長の微細化が進むと、ＥＯＴを薄くすることが重要である。
ECS Transactions, 25(6) (2009) pp301-306 Japanese Journal of Applied Physics 51 (2012) 02BF07
窒化アルミニウム膜を成膜後、熱処理を行なうと、ゲルマニウム層と窒化アルミニウム膜との界面状態が劣化してしまう。本発明は、ゲルマニウム層と窒化酸化アルミニウム膜との界面状態の劣化を抑制することを目的とする。
本発明は、ゲルマニウム層と、前記ゲルマニウム層上に形成された窒化酸化アルミニウム膜と、を具備し、前記窒化酸化アルミニウム膜のＥＯＴが２ｎｍ以下であり、前記ゲルマニウム層と前記窒化酸化アルミニウム膜との界面は、前記窒化酸化アルミニウム膜上に金属膜としてＡｕを形成した際の前記金属膜の前記ゲルマニウム層に対する電圧を反転領域側に０．５Ｖ印加したときの前記ゲルマニウム層と前記金属膜との周波数が１ＭＨｚにおける容量値をＣｉｔ、蓄積領域における前記ゲルマニウム層と前記金属膜との容量値をＣａｃｃとしたとき、Ｃｉｔ／Ｃａｃｃが０．４以下であり、かつ、前記窒化酸化アルミニウム膜の熱処理前の初期膜厚（ｎｍ）をＴとしたとき、Ｃｉｔ／Ｃａｃｃ＜０．０５×Ｔである界面状態であることを特徴とする半導体構造である。本発明によれば、ゲルマニウム層と窒化酸化アルミニウム膜との界面状態の劣化を抑制することができる。
上記構成において、前記ゲルマニウム層と前記窒化酸化アルミニウム膜との間に形成された、窒化酸化ゲルマニウム膜、および窒化酸化ゲルマニウムと窒化酸化アルミニウムとの化合物膜の少なくとも一方を具備する構成とすることができる。
上記構成において、前記窒化酸化アルミニウム膜のＥＯＴが１ｎｍ以下である構成とすることができる。
上記構成において、前記窒化酸化アルミニウム膜上に形成されたゲート電極を具備する構成とすることができる。
本発明は、ゲルマニウム層上に窒化酸化アルミニウム膜を形成する工程と、前記窒化酸化アルミニウム膜を、不活性ガス雰囲気、室温での前記不活性ガスの圧力が大気圧より大きくなるような圧力、および前記窒化酸化アルミニウム膜を形成する際の温度より高い熱処理温度において熱処理する工程と、を含むことを特徴とする半導体構造の製造方法である。本発明によれば、ゲルマニウム層と窒化酸化アルミニウム膜との界面状態の劣化を抑制することができる。
上記構成において、前記不活性ガスは窒素ガスである構成とすることができる。
上記構成において、前記熱処理する工程における熱処理温度は４００℃以上であり、かつ前記圧力は２気圧以上である構成とすることができる。
上記構成において、前記熱処理する工程における熱処理温度は４００℃以上であり、前記圧力は１０気圧以上である構成とすることができる。
上記構成において、前記窒化酸化アルミニウム膜上にゲート電極を形成する工程を含む構成とすることができる。
上記構成において、前記窒化酸化アルミニウム膜上にゲート電極を形成する工程を含み、前記不活性ガスは窒素ガスであり、前記熱処理する工程における熱処理温度は４００℃以上であり、前記圧力は１０気圧以上である構成とすることができる。
本発明によれば、ゲルマニウム層と窒化酸化アルミニウム膜との界面状態の劣化を抑制することができる。
図１（ａ）から図１（ｄ）は、半導体構造の作製方法を示す断面図である。 図２（ａ）および図２（ｂ）は、各サンプルにおけるＣ−Ｖ特性とＩ−Ｖ特性を示す図である。 図３（ａ）および図３（ｂ）は、Ｃ−Ｖ特性を示す図である。 図４は、電圧Ｖに対する規格化された容量値を示す模式図である。 図５（ａ）および図５（ｂ）は、それぞれ初期膜厚に対するリーク電流密度およびＣｉｔ／Ｃａｃｃを示す図である。 図６（ａ）および図６（ｂ）は、各サンプルにおけるＣ−Ｖ特性とＩ−Ｖ特性を示す図である。 図７は、各サンプルのＣ−Ｖ特性を示す図である。 図８は、界面準位密度Ｄｉｔを示す図である。 図９（ａ）から図９（ｃ）はそれぞれサンプルＡからＣの断面図である。 図１０（ａ）は、各サンプルの熱処理温度に対する窒素ガスのＱ−Ｍａｓｓ電流を示す図である。図１０（ｂ）は、各サンプルを真空中で熱処理した際に、各サンプルから放出されるガスをＱ−Ｍａｓｓを用い測定した結果である。 図１１（ａ）から図１１（ｃ）は、実施例１に係る半導体構造の製造方法を示す断面図である。 図１２（ａ）は、Ｃ−Ｖ特性、図１２（ｂ）はＩ−Ｖ特性を示す図である。 図１３は、実施例１の半導体構造を用いたトランジスタの断面図である。
ゲルマニウム基板上に形成するゲート絶縁膜として窒化酸化アルミニウム（ＡｌＯＮ）膜を用いることを検討した。窒化酸化アルミニウム膜を用いることにより、ＥＯＴを薄くできる。しかしながら、窒化酸化アルミニウム膜の膜質を改善するため、窒化酸化アルミニウム膜を熱処理すると、ゲルマニウム基板と窒化酸化アルミニウム膜との間の界面状態が劣化してしまう。そこで、熱処理によってもゲルマニウム基板と窒化酸化アルミニウム膜との間の界面状態が劣化しない条件を検討した。
まず、発明者が行なった実験について説明する。図１（ａ）から図１（ｄ）は、半導体構造の作製方法を示す断面図である。図１（ａ）に示すように、ゲルマニウム基板１０を準備する。ゲルマニウム基板１０は（１００）面を主面とし、ドーパントがＧａ（ガリウム）であり、ドーパント濃度が約１×１０１６ｃｍ−３のｐ型である。図１（ｂ）に示すように、ゲルマニウム基板１０上に窒化酸化アルミニウム膜１２を形成する。窒化酸化アルミニウム膜１２は、窒化アルミニウムをターゲットとし、窒素ガスを含むガスを用いた反応性スパッタリング法を用い形成する。ターゲットである窒化アルミニウムは、窒素とアルミニウムの組成比がほぼ１：１であるが、数原子％から数１０原子％の酸素が含まれている。このため、形成された窒化酸化アルミニウム膜１２には、数原子％から数１０原子％の酸素が含まれる。
図１（ｃ）に示すように、不活性ガス中において、ゲルマニウム基板１０を熱処理する。この熱処理は、窒化酸化アルミニウム膜１２を形成した後の後処理であり、窒化酸化アルミニウム膜１２中の欠陥密度を減少させることを目的とする。図１（ｄ）に示すように、ゲルマニウム基板１０の裏面に金属膜１６としてアルミニウム（Ａｌ）膜を、窒化酸化アルミニウム膜１２の表面に金属膜１４として金（Ａｕ）膜を形成する。金属膜１４としてＡｕ以外を用いた場合に金属膜１４に印加される電圧は、金属膜１４の仕事関数を用い金属膜１４としてＡｕを用いた場合の電圧に補正することが可能である。
窒化酸化アルミニウム膜１２の膜厚を３ｎｍとし、図１（ｂ）における熱処理を窒素ガス雰囲気において５分間行なった。
各サンプルの熱処理条件は以下の４種類である。
ガス圧力：１気圧、熱処理温度：５００℃
ガス圧力：１気圧、熱処理温度：６００℃
ガス圧力：５０気圧、熱処理温度：５００℃
ガス圧力：５０気圧、熱処理温度：６００℃
なお、ガス圧力は、室温（約２５℃）での圧力である。すなわち、室温において上記ガス圧力でサンプルを密閉後、温度を上げ熱処理を行なっている。このため、熱処理時のガスの圧力は、上記ガス圧力より大きい。以下の実験においても同様である。
図２（ａ）および図２（ｂ）は、各サンプルにおけるＣ−Ｖ特性とＩ−Ｖ特性を示す図である。測定温度は室温である。図２（ａ）および図２（ｂ）において、各ドットは測定点を示している。図２（ａ）は、金属膜１６に対する金属膜１４の電圧Ｖに対する金属膜１６と１４との間の容量値Ｃを示している。容量値を測定する周波数は１ＭＨｚである。図２（ａ）を参照し、ガス圧力が１気圧のサンプルは、５００℃および６００℃いずれの熱処理においても、電圧Ｖが大きくなるとステップを有しながら容量値Ｃが減少する。さらに、Ｃ−Ｖ特性にヒステリシスが生じている。一方、ガス圧力が５０気圧のサンプルは、５００℃および６００℃いずれの熱処理においても、Ｃ−Ｖ特性は良好であり、ヒステリシスも小さい。なお、図２（ａ）から５０気圧、５００℃のサンプルの飽和容量値は１．５μＦ／ｃｍ２から１．６μＦ／ｃｍ２であり、これは、ＥＯＴが１．８５ｎｍから２ｎｍに相当する。このように、ＥＯＴは飽和容量値から換算できる。
図２（ｂ）は、金属膜１６に対する金属膜１４の電圧Ｖに対する金属膜１６と１４との間のリーク電流密度Ｊを示している。図２（ｂ）を参照し、ガス圧力が１気圧のサンプルは、５００℃および６００℃いずれの熱処理においても、リーク電流が大きい。一方、ガス圧力が５０気圧のサンプルは、５００℃および６００℃いずれの熱処理においても、リーク電流は小さい。図２（ａ）を参照し、これらのサンプルのフラットバンド電圧は、約−０．５Ｖである。図２（ｂ）を参照し、ガス圧力が１気圧の５００℃および６００℃サンプルの（フラットバンド電圧−１Ｖ）におけるリーク電流密度は、それぞれ約５×１０−２Ａ／ｃｍ２および約１×１０１Ａ／ｃｍ２である。ガス圧力が５０気圧の５００℃および６００℃サンプルの（フラットバンド電圧−１Ｖ）におけるリーク電流密度は、それぞれ約１×１０−５Ａ／ｃｍ２および約１×１０−２Ａ／ｃｍ２である。
このように、図２（ａ）および図２（ｂ）は、１気圧のサンプルにおいては、ゲルマニウム基板１０と窒化酸化アルミニウム膜１２との界面に界面準位が多く形成されており、５０気圧のサンプルでは、界面準位が少なく、界面状態が良好であることを示している。
図３（ａ）および図３（ｂ）は、Ｃ−Ｖ特性を示す図である。図３（ａ）は、ガス圧力が１気圧の６００℃のサンプル、図３（ｂ）はガス圧力が５０気圧の６００℃のサンプルのＣ−Ｖ特性である。測定温度は室温である。周波数を１０ｋＨｚ、１００ｋＨｚおよび１ＭＨｚとしている。図３（ａ）においては、周波数が１０ｋＨｚでは、反転領域近くの容量値Ｃが大きくなっている。図３（ｂ）においては、周波数によらず、Ｃ−Ｖ特性はほぼ同じである。このことは、５０気圧のサンプルでは、界面準位が少なく、界面状態が良好であることを示している。さらに、周波数が１ＭＨｚにおいても５０気圧のサンプルは、１気圧のサンプルに比べ、反転領域近くの容量値が小さい。
図４は、電圧Ｖに対する飽和容量値で規格化された容量値を示す模式図である。図４を参照し、規格化された容量値は、周波数が１ＭＨｚにおいて測定された容量値を蓄積領域（電圧Ｖが小さい領域）の容量値で規格化したものである。ゲルマニウム基板が同一で測定温度が室温のとき、曲線４０、４２および４４の順に界面状態が悪いことを示している。反転領域に近くなると、曲線４０、４２および４４になるにつれ、規格化された容量値が大きくなる。例えば電圧ＶがＶ０のときの規格化された容量値により、界面準位密度の相対的大小関係を評価することができる。
図５（ａ）および図５（ｂ）は、それぞれ初期膜厚に対するリーク電流密度ＪおよびＣｉｔ／Ｃａｃｃを示す図である。測定温度は室温である。各ドットは測定点をバーは誤差を示している。初期膜厚Ｔは、図１（ｂ）のようにゲルマニウム基板１０上に窒化酸化アルミニウム膜１２を形成したときの窒化酸化アルミニウム膜１２の膜厚である。すなわち、図１（ｃ）の熱処理前の窒化酸化アルミニウム膜１２の膜厚である。リーク電流密度Ｊは電圧Ｖがフラットバンド電圧−１Ｖのときのリーク電流密度である。Ｃｉｔ／Ｃａｃｃは、電圧Ｖが０．５Ｖ（図４のＶ０に相当する）のときの周波数が１ＭＨｚにおける容量値Ｃｉｔを蓄積領域の容量値Ｃａｃｃ（飽和容量値に対応する）で規格化したものである。
図５（ａ）に示すように、リーク電流密度Ｊは、１気圧のサンプルに対し５０気圧のサンプルはやや小さい。図５（ｂ）に示すように、１気圧のサンプルに対し５０気圧のサンプルはＣｉｔ／Ｃａｃｃが小さい。これは、５０気圧のサンプルは界面準位密度が小さく界面状態が良好であることを示している。図５（ｂ）のように、５０気圧のサンプルにおいては、Ｃｉｔ／Ｃａｃｃを０．４以下とすることができる。図５（ｂ）の実線は、Ｃｉｔ／Ｃａｃｃ＝０．０５×Ｔを示す。５０気圧のサンプルは、実線以下である。すなわち、Ｃｉｔ／Ｃａｃｃ＜０．０５×Ｔである。
以上のように、ガス圧力を５０気圧として窒化酸化アルミニウム膜１２を熱処理することにより、ゲルマニウム基板１０と窒化酸化アルミニウム膜１２との良好な界面を形成できる。
次に、窒化酸化アルミニウム膜１２の膜厚を３ｎｍとし、図１（ｂ）における熱処理を、熱処理温度が５００℃、熱処理時間が５分、ガス圧力が５０気圧において行なった。各サンプルのガス雰囲気は、ヘリウム（Ｈｅ）ガス、アルゴン（Ａｒ）ガスおよび窒素（Ｎ２）ガスである。
図６（ａ）および図６（ｂ）は、各サンプルにおけるＣ−Ｖ特性とＩ−Ｖ特性を示す図である。測定温度は室温である。図６（ａ）および図６（ｂ）において、各ドットは測定点、直線はドットをつなぐ線を示している。測定方法は図２（ａ）および図２（ｂ）と同じである。図６（ａ）を参照し、ヘリウムガス、アルゴンガスを熱処理のガスに用いた場合、図２（ａ）のガス圧力が１気圧、熱処理温度が５００℃のサンプルに比べ、Ｃ−Ｖ特性のステップおよびヒステリシスが小さい。図６（ａ）を参照し、図２（ｂ）のガス圧力が１気圧、熱処理温度が５００℃のサンプルに比べ、リーク電流が小さい。図６（ａ）を参照し、これらのサンプルのフラットバンド電圧は、約−０．５Ｖである。図６（ｂ）を参照し、ヘリウムガス、窒素ガスおよびアルゴンガスを熱処理のガスに用いた場合、（フラットバンド電圧−１Ｖ）におけるリーク電流は、それぞれ約５×１０−３Ａ／ｃｍ２、約１×１０−４Ａ／ｃｍ２および約１×１０−５Ａ／ｃｍ２である。このように、ヘリウムガスおよびアルゴンガスを用いた場合もゲルマニウム基板１０と窒化酸化アルミニウム膜１２との界面を良好に形成できる。特に、アルゴンガスを用いた場合は、窒素ガスと同程度とすることができる。
以上のように、熱処理する雰囲気は窒素ガスによらず、希ガスでもよいことがわかる。
次に、図１（ｂ）における熱処理を、熱処理温度が５００℃、熱処理時間が５分、窒素ガス雰囲気、ガス圧力が５０気圧において行なった。各サンプルの窒化酸化アルミニウム膜１２の膜厚は、２４ｎｍおよび３ｎｍである。
図７は、各サンプルのＣ−Ｖ特性を示す図である。図７において、容量値Ｃを最大容量値Ｃｍａｘで規格化している。その他の測定方法は図２（ａ）と同じである。図７に示すように、窒化酸化アルミニウム膜１２の膜厚が２４ｎｍの場合、反転層が形成されない。このように、窒化酸化アルミニウム膜１２の膜厚は薄いことが好ましい。
次に、図１（ｂ）における熱処理を、熱処理温度が６００℃、熱処理時間が５分、窒素ガス雰囲気、ガス圧力が５０気圧において行なった。各サンプルの窒化酸化アルミニウム膜１２の膜厚は、５ｎｍおよび３ｎｍである。
図８は、界面準位密度Ｄｉｔを示す図である。図８において、縦軸は界面準位密度Ｄｉｔ、横軸は、エネルギーギャップの中心ＥＭからのエネルギーを示している。Ｄｉｔは、２００ＫにおけるＣ−Ｖ測定により算出した。ドットは測定点、上下のバーは測定誤差を示している。図８のように、窒化酸化アルミニウム膜１２の膜厚が５ｎｍ、３ｎｍでは、界面準位密度が４×１０１１ｅＶ−１ｃｍ−２程度と小さい。そこで、不活性ガス雰囲気における高圧の熱処理により、界面準位密度を抑制できる原因を調べた。
図９（ａ）から図９（ｃ）はそれぞれサンプルＡからＣの断面図である。図９（ａ）に示すように、サンプルＡにおいては、ゲルマニウム基板１０上に膜厚が１０ｎｍの窒化酸化ゲルマニウム膜２２がスパッタリング法を用い形成されている。窒化酸化ゲルマニウム膜２２上に、膜厚が３ｎｍの窒化酸化アルミニウム膜１２が図１（ｂ）と同じ方法により形成されている。
図９（ｂ）に示すように、サンプルＢにおいては、ゲルマニウム基板１０上に膜厚が３ｎｍの窒化酸化アルミニウム膜１２が図１（ｂ）と同じ方法を用い形成されている。窒化酸化アルミニウム膜１２を成膜する際は、スパッタリング法に用いる窒素ガスおよび残留酸素等により、ゲルマニウム基板１０表面に薄い窒化酸化ゲルマニウム膜２４が形成されている。
図９（ｃ）に示すように、サンプルＣにおいては、シリコン基板２８上に膜厚が１０ｎｍの酸化シリコン膜２６が熱酸化法を用い形成されている。酸化シリコン膜２６上に、膜厚が３ｎｍの窒化酸化アルミニウム膜１２が図１（ｂ）と同じ方法により形成されている。
図１０（ａ）は、各サンプルの熱処理温度に対する窒素ガスのＱ−Ｍａｓｓ電流を示す図である。図１０（ｂ）は、各サンプルを真空中で熱処理した際に、各サンプルから放出されるガスをＱ−Ｍａｓｓを用い測定した結果である。縦軸は窒素ガスのＱ−Ｍａｓｓ電流、横軸は熱処理温度を示している。ドットは測定点、直線はドットをつなぐ線を示している。図１０（ａ）を参照し、サンプルＣにおいては、８００℃以上まで窒素ガスは放出されない。サンプルＢにおいては、約７８０℃において、窒素ガスが放出されている。サンプルＡにおいては、約７７０℃において、窒素ガスがサンプルＢより多く放出されている。
図１０（ｂ）は、窒化酸化アルミニウム膜厚に対するピーク温度を示す図である。図１０（ｂ）においては、サンプルＡの窒化酸化アルミニウム膜厚を変え、窒素ガスが放出されるピーク温度をプロットしている。ドットは測定点、直線は近似線を示している。窒化酸化アルミニウム膜１２の膜厚が大きくなるとピーク温度がやや高温にシフトする。
以上の結果を踏まえ、発明者は、１気圧においてゲルマニウム基板１０上の窒化酸化アルミニウム膜１２を熱処理することにより、ゲルマニウム基板１０と窒化酸化アルミニウム膜１２との界面特性が劣化する原因を以下のように推察した。
図９（ｂ）のように、ゲルマニウム基板１０上に窒化酸化アルミニウム膜１２を形成すると、ゲルマニウム基板１０と窒化酸化アルミニウム膜１２との間に窒化酸化ゲルマニウム膜２４が形成される。これにより、ゲルマニウム基板１０と窒化酸化アルミニウム膜１２との界面特性は良好である。
図１０（ａ）のように、サンプルＢを熱処理すると窒素ガスが放出される。サンプルＣからは窒素ガスは放出されず、サンプルＡからは大量に窒素ガスが放出される。このことから、窒化酸化アルミニウム膜１２からは窒素は放出されず、窒化酸化ゲルマニウム膜２４から窒化酸化アルミニウム膜１２を介し窒素ガスが放出されていることがわかる。すなわち、サンプルＢにおいて放出される窒素ガスは窒化酸化ゲルマニウム膜２４の窒素である。
図２（ａ）および図２（ｂ）に示すように、高圧の窒素ガス雰囲気中において、熱処理を行なうと、窒化酸化ゲルマニウム膜２４の喪失が抑制され、界面特性が良好である。一方、低圧の窒素ガス雰囲気中において熱処理を行なうと窒化酸化ゲルマニウム膜２４が喪失または薄膜化し、界面特性が劣化すると考えられる。
図６（ａ）および図６（ｂ）に示すように、高圧の希ガス雰囲気における熱処理においても界面特性の劣化が抑制される。これにより、熱処理の雰囲気は、窒化ガスでなくとも不活性ガスであればよい。これは、熱処理する際の雰囲気の全圧により、窒化の放出が抑制されるためと考えられる。よって、熱処理の雰囲気は、窒化酸化アルミニウム膜１２およびゲルマニウム基板１０と反応しないようなガスであればよい。
なお、窒化酸化ゲルマニウム膜２４は、窒化酸化アルミニウムと相互拡散することもある。よって、ゲルマニウム基板１０と窒化酸化アルミニウム膜１２との間には、窒化酸化ゲルマニウム膜、および窒化酸化ゲルマニウムと窒化酸化アルミニウムとの化合物膜の少なくとも一方の膜が形成されている。また、上記膜の膜厚は、ＥＯＴを薄くする観点から１ｎｍ以下が好ましく、０．５ｎｍ以下がより好ましい、０．３ｎｍ以下がさらに好ましい。上記膜の膜厚は、ゲルマニウム基板１０と窒化酸化アルミニウム膜１２との界面状態を良好に保つため、０．１ｎｍ以上が好ましい。
以下に、上記実験結果に基づく本発明の実施例について説明する。
図１１（ａ）から図１１（ｃ）は、実施例１に係る半導体構造の製造方法を示す断面図である。図１１（ａ）のように、ゲルマニウム層３０を準備する。ゲルマニウム層３０は、単結晶ゲルマニウム基板でもよいし、基板（例えばシリコン基板）上に形成されたゲルマニウム膜でもよい。また、ゲルマニウム層３０は、高純度ゲルマニウムでもよいが、不純物が含まれていてもよい。例えばｎ型またはｐ型ゲルマニウムでもよい。さらに、ゲルマニウム層３０には、上記実験の効果が得られる程度にシリコンが含まれていてもよい。シリコンの組成比は、全体の１０原子％程度以下であればよい。ゲルマニウム層３０の主面は、例えば（１１１）面とすることができるが、（１１０）面または（１００）面等他の結晶面でもよい。
図１１（ｂ）のように、ゲルマニウム層３０上に窒化酸化アルミニウム膜３２を形成する。窒化酸化アルミニウム膜３２は、例えばスパッタリング法により形成される。ターゲットとしては例えば窒化アルミニウムまたはアルミニウムを用いることができる。スパッタリングガスとして窒素ガスを含むことにより、反応性スパッタリング法を用い窒化酸化アルミニウム膜３２を形成することができる。窒化酸化アルミニウム膜３２には、意図的に酸素を含有させなくてもよい。しかしながら、アルミニウムは酸化しやすいため、窒化アルミニウム膜には酸素が含有し、窒化酸化アルミニウム膜３２となる。窒化酸化アルミニウム膜３２中の酸素の含有量は数原子％から数１０原子％である。さらに、酸素含有量は数原子％以下でもよい。
図１１（ｃ）のように、ゲルマニウム層３０および窒化酸化アルミニウム膜３２を不活性ガス雰囲気の高圧下で熱処理する。これにより、窒化酸化アルミニウム膜３２の膜質を改善することができる。さらに、ゲルマニウム層３０と窒化酸化アルミニウム膜３２との界面特性が劣化することを抑制することができる。熱処理は、窒化酸化アルミニウム膜３２を形成する際の温度より高い熱処理温度で行なう。例えば、窒化酸化アルミニウム膜３２の膜質が改善する程度の温度として、４００℃以上の熱処理温度が好ましい。より好ましくは５００℃以上である。熱応力等を抑制するため、熱処理温度は７００℃以下であることが好ましい。不活性ガスは、熱処理温度において窒化酸化アルミニウム膜３２およびゲルマニウム層３０と反応しないガスであり、例えば窒素ガス、ヘリウム、ネオン（Ｎｅ）、アルゴン、クリプトン（Ｋｒ）、キセノン（Ｘｅ）またはラドン（Ｒｎ）等の第１８族元素のガス、またはこれらの混合ガスである。熱処理のガス圧力は、室温での不活性ガスの圧力が大気圧より大きくなるような圧力であり、窒化酸化アルミニウム膜３２の膜厚および熱処理温度等に応じ決定される。ゲルマニウム層３０と窒化酸化アルミニウム膜３２との界面特性が劣化することを抑制するためには、例えば、室温でのガス圧力が２気圧以上である好ましく、５気圧以上、１０気圧以上または２０気圧以上が好ましい。室温でのガス圧力は１００気圧以下が好ましい。
絶縁膜を薄くすると、リーク電流が増大するが、実施例１の製造方法で製造した半導体構造は、図２（ｂ）のように、窒化酸化アルミニウム膜３２のＥＯＴが２ｎｍ以下であり、かつ窒化酸化アルミニウム膜３２上に金属膜を形成した際の金属膜（図１（ｄ）の金属膜１４参照）のゲルマニウム層３０に対する電圧がフラットバンド電圧−１Ｖのときのリーク電流を１×１０−２Ａ／ｃｍ３以下とすることができる。また、図５（ｂ）に示すように、金属膜のゲルマニウム層３０に対する電圧が０．５Ｖのときのゲルマニウム層３０と金属膜との容量値をＣｉｔ、蓄積領域におけるゲルマニウム層３０と金属膜との容量値をＣａｃｃとしたとき、Ｃｉｔ／Ｃａｃｃを０．４以下とすることができる。さらに、Ｃｉｔ／Ｃａｃｃを好ましくは０．３以下、より好ましくは０．２以下、特に好ましくは０．１５以下とすることができる。このように、界面準位密度を小さくすることができる。さらに、窒化酸化アルミニウム膜３２の初期膜厚（ｎｍ）をＴとしたとき、Ｃｉｔ／Ｃａｃｃ＜０．０５×Ｔとすることができる。好ましくはＣｉｔ／Ｃａｃｃ＜０．０４×Ｔとすることができる。窒化酸化アルミニウム膜３２のＥＯＴは、１．５ｎｍ以下が好ましく、１．０ｎｍ以下がより好ましい。リーク電流密度は、１×１０−３Ａ／ｃｍ３以下が好ましく、１×１０−４Ａ／ｃｍ３以下がより好ましい。
なお、図５（ｂ）は、ｐ型ゲルマニウム基板を用いたため、金属膜のゲルマニウム層３０に対する電圧が０．５Ｖのときの容量値をＣｉｔとしたが、ｎ型ゲルマニウム層を用いた場合は、金属膜のゲルマニウム層３０に対する電圧が−０．５Ｖのときの容量値がＣｉｔとなる。すなわち、Ｃｉｔは金属膜のゲルマニウム層３０に対する電圧を反転領域側に０．５Ｖ印加したときの容量値である。また、例えば金属膜のゲルマニウム層３０に対する電圧がフラットバンド電圧から−１Ｖは、フラットバンド電圧から蓄積領域側に１Ｖ印加したときに対応する。
さらに、室温、周波数が１ＭＨｚにおいてＣ−Ｖ特性を測定したとき、Ｃ＝Ｃｍａｘ／２（Ｃｍａｘは最大の容量値）における電圧差をヒステリシスの指標とする。実施例１の製造方法で製造した半導体構造は、ＥＯＴが２ｎｍ以下において、ヒステリシスの指標を５０ｍＶ以下にすることができる。また、ヒステリシスの指標を３０ｍＶ以下とすることもできる。このように、ゲルマニウム層３０と窒化酸化アルミニウム膜３２との界面状態を改善できる。
図１１（ａ）において、ゲルマニウム層３０としてゲルマニウム基板を用いた。図１１（ｂ）において、窒化アルミニウムをターゲットにし、窒素ガスを用いスパッタリング法で膜厚が２ｎｍの窒化酸化アルミニウム膜３２を形成した。図１１（ｃ）において、熱処理温度が６００℃、熱処理時間が５分、窒素ガス雰囲気、室温での圧力が５０気圧の条件で熱処理した。このようにして作製したサンプルのＣ−Ｖ特性およびＩ−Ｖ特性を測定した。このサンプルのＥＯＴは約０．９ｎｍである。
図１２（ａ）は、Ｃ−Ｖ特性、図１２（ｂ）はＩ−Ｖ特性を示す図である。図１２（ａ）を参照し、Ｃ−Ｖ測定の周波数は、１ＭＨｚ、１００ｋＨｚおよび１０ｋＨｚである。Ｃ−Ｖ特性は良好である。図１２（ｂ）を参照し、リーク電流は、順方向が１×１０Ａ／ｃｍ２以下、逆方向が１×１０−２Ａ／ｃｍ２以下である。このように、ＥＯＴを１ｎｍ以下としてもリーク電流（特に逆方向）は１×１０−２Ａ／ｃｍ２以下と小さい。
図１３は、実施例１の半導体構造を用いたトランジスタの断面図である。ゲルマニウム層３０上に窒化酸化アルミニウム膜３２を介しゲート電極３４を形成する。ゲート電極３４の両側のゲルマニウム層３０内にソースまたはドレイン領域３６を形成する。ゲルマニウム層３０をｐ型、ソースまたはドレイン領域３６をｎ型とする。ゲルマニウム層３０をｎ型、ソースまたはドレイン領域３６をｐ型としてもよい。図１３のトランジスタのように、窒化酸化アルミニウム膜３２をゲート絶縁膜として用いることにより、ゲート絶縁膜のＥＯＴが薄く、かつゲート絶縁膜と半導体層との界面状態のよいＭＯＳＦＥＴを実現できる。
ＭＯＳＦＥＴと以外の半導体装置に実施例１の半導体構造を適用することもできる。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ ゲルマニウム基板
１２、３２ 窒化酸化アルミニウム膜
２４ 窒化酸化ゲルマニウム膜
３０ ゲルマニウム層
３４ ゲート電極

Claims (10)

  1. ゲルマニウム層と、
    前記ゲルマニウム層上に形成された窒化酸化アルミニウム膜と、
    を具備し、
    前記窒化酸化アルミニウム膜のＥＯＴが２ｎｍ以下であり、
    前記ゲルマニウム層と前記窒化酸化アルミニウム膜との界面は、
    前記窒化酸化アルミニウム膜上に金属膜としてＡｕを形成した際の前記金属膜の前記ゲルマニウム層に対する電圧を反転領域側に０．５Ｖ印加したときの前記ゲルマニウム層と前記金属膜との周波数が１ＭＨｚにおける容量値をＣｉｔ、蓄積領域における前記ゲルマニウム層と前記金属膜との容量値をＣａｃｃとしたとき、Ｃｉｔ／Ｃａｃｃが０．４以下であり、
    かつ、前記窒化酸化アルミニウム膜の熱処理前の初期膜厚（ｎｍ）をＴとしたとき、
    Ｃｉｔ／Ｃａｃｃ＜０．０５×Ｔ
    である界面状態であることを特徴とする半導体構造。
  2. 前記ゲルマニウム層と前記窒化酸化アルミニウム膜との間に形成された、窒化酸化ゲルマニウム膜、および窒化酸化ゲルマニウムと窒化酸化アルミニウムとの化合物膜の少なくとも一方を具備することを特徴とする請求項１記載の半導体構造。
  3. 前記窒化酸化アルミニウム膜のＥＯＴが１ｎｍ以下であることを特徴とする請求項１または２記載の半導体構造。
  4. 前記窒化酸化アルミニウム膜上に形成されたゲート電極を具備することを特徴とする請求項１から３のいずれか一項記載の半導体構造。
  5. ゲルマニウム層上に窒化酸化アルミニウム膜を形成する工程と、
    前記窒化酸化アルミニウム膜を、不活性ガス雰囲気、室温での前記不活性ガスの圧力が大気圧より大きくなるような圧力、および前記窒化酸化アルミニウム膜を形成する際の温度より高い熱処理温度において熱処理する工程と、
    を含むことを特徴とする半導体構造の製造方法。
  6. 前記不活性ガスは窒素ガスであることを特徴とする請求項５記載の半導体構造の製造方法。
  7. 前記熱処理する工程における熱処理温度は４００℃以上であり、かつ前記圧力は２気圧以上であることを特徴とする請求項５または６記載の半導体構造の製造方法。
  8. 前記熱処理する工程における熱処理温度は４００℃以上であり、前記圧力は１０気圧以上であることを特徴とする請求項５または６記載の半導体構造の製造方法。
  9. 前記窒化酸化アルミニウム膜上にゲート電極を形成する工程を含むことを特徴とする請求項５から８のいずれか一項記載の半導体構造の製造方法。
  10. 前記窒化酸化アルミニウム膜上にゲート電極を形成する工程を含み、
    前記不活性ガスは窒素ガスであり、
    前記熱処理する工程における熱処理温度は４００℃以上であり、前記圧力は１０気圧以上であることを特徴とする請求項５記載の半導体構造の製造方法。
JP2013543456A 2012-08-24 2013-03-11 ゲルマニウム層上に窒化酸化アルミニウム膜を備える半導体構造およびその製造方法 Active JP5499225B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013543456A JP5499225B1 (ja) 2012-08-24 2013-03-11 ゲルマニウム層上に窒化酸化アルミニウム膜を備える半導体構造およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012185276 2012-08-24
JP2012185276 2012-08-24
JP2013543456A JP5499225B1 (ja) 2012-08-24 2013-03-11 ゲルマニウム層上に窒化酸化アルミニウム膜を備える半導体構造およびその製造方法
PCT/JP2013/056678 WO2014030371A1 (ja) 2012-08-24 2013-03-11 ゲルマニウム層上に窒化酸化アルミニウム膜を備える半導体構造およびその製造方法

Publications (2)

Publication Number Publication Date
JP5499225B1 true JP5499225B1 (ja) 2014-05-21
JPWO2014030371A1 JPWO2014030371A1 (ja) 2016-07-28

Family

ID=50149695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013543456A Active JP5499225B1 (ja) 2012-08-24 2013-03-11 ゲルマニウム層上に窒化酸化アルミニウム膜を備える半導体構造およびその製造方法

Country Status (4)

Country Link
US (1) US9306026B2 (ja)
JP (1) JP5499225B1 (ja)
KR (1) KR101680152B1 (ja)
WO (1) WO2014030371A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI127415B (en) * 2015-04-16 2018-05-31 Turun Yliopisto Preparation of foreign oxide in a semiconductor
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP7190450B2 (ja) 2017-06-02 2022-12-15 アプライド マテリアルズ インコーポレイテッド 炭化ホウ素ハードマスクのドライストリッピング
US10269571B2 (en) 2017-07-12 2019-04-23 Applied Materials, Inc. Methods for fabricating nanowire for semiconductor applications
US10234630B2 (en) 2017-07-12 2019-03-19 Applied Materials, Inc. Method for creating a high refractive index wave guide
US10179941B1 (en) 2017-07-14 2019-01-15 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US10096516B1 (en) 2017-08-18 2018-10-09 Applied Materials, Inc. Method of forming a barrier layer for through via applications
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
JP7112490B2 (ja) 2017-11-11 2022-08-03 マイクロマテリアルズ エルエルシー 高圧処理チャンバのためのガス供給システム
KR102622303B1 (ko) 2017-11-16 2024-01-05 어플라이드 머티어리얼스, 인코포레이티드 고압 스팀 어닐링 프로세싱 장치
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
KR102649241B1 (ko) 2018-01-24 2024-03-18 어플라이드 머티어리얼스, 인코포레이티드 고압 어닐링을 사용한 심 힐링
EP3762962A4 (en) 2018-03-09 2021-12-08 Applied Materials, Inc. HIGH PRESSURE ANNEALING PROCESS FOR METAL-BASED MATERIALS
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
WO2020092002A1 (en) 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
KR20210077779A (ko) 2018-11-16 2021-06-25 어플라이드 머티어리얼스, 인코포레이티드 강화된 확산 프로세스를 사용한 막 증착
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737221B2 (ja) 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置
JP4372021B2 (ja) 2005-01-28 2009-11-25 株式会社東芝 半導体装置の製造方法
JP4891667B2 (ja) 2005-08-22 2012-03-07 株式会社東芝 半導体装置の製造方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP2011054872A (ja) 2009-09-04 2011-03-17 Panasonic Corp 半導体装置及びその製造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
CSNC201208002613; 田畑 俊行 Ｔ． Ｔａｂａｔａ Ｔ． Ｔａｂａｔａ: 'ＡＩＮ／Ｇｅ ＭＩＳゲートスタックにおける高圧窒素アニールの効果 Ｅｆｆｅｃｔｓ ｏｆ Ｈｉｇｈ Ｐｒｅｓｓｕｒｅ Ｎｉｔ' 応用物理学関係連合講演会講演予稿集 第５９回 , 20120229, ｐｐ．１３-０６４ *
JPN6013016871; Ｊ．Ｐ．Ｘｕ　ｅｔ　ａｌ．: 'Ｃｏｍｐａｒａｔｉｖｅ　Ｓｔｕｄｙ　ｏｆ　ＨｆＴａ-ｂａｓｅｄ　ｇａｔｅ-ｄｉｅｌｅｃｔｒｉｃ　Ｇｅ　ｍｅｔａｌ-ｏｘｉｄｅ-ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｃａｐａｃｉｔｏｒｓ　ｗｉｔｈ　ａｎｄ　ｗｉｔ' Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ａ Ｖｏｌｕｍｅ　９９，　Ｉｓｓｕｅ　１, 20091125, ｐｐ．１７７-１８０ *
JPN6013016872; Ｔｏｍｏｎｏｒｉ　Ｎｉｓｈｉｍｕｒａ　ｅｔ　ａｌ．: 'Ｈｉｇｈ-Ｅｌｅｃｔｒｏｎ-Ｍｏｂｉｌｉｔｙ　Ｇｅ　ｎ-Ｃｈａｎｎｅｌ　Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ-Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒｓ　ｗｉｔｈ　Ｈｉｇｈ-Ｐｒｅ' Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｅｘｐｒｅｓｓ Ｖｏｌｕｍｅ　４，　Ｉｓｓｕｅ　６, 20110602, ｐｐ．０６４２０１ *
JPN6014009878; 田畑 俊行 Ｔ． Ｔａｂａｔａ Ｔ． Ｔａｂａｔａ: 'ＡＩＮ／Ｇｅ ＭＩＳゲートスタックにおける高圧窒素アニールの効果 Ｅｆｆｅｃｔｓ ｏｆ Ｈｉｇｈ Ｐｒｅｓｓｕｒｅ Ｎｉｔ' 応用物理学関係連合講演会講演予稿集 第５９回 , 20120229, ｐｐ．１３-０６４ *
JPN6014009880; Ｔｏｓｈｉｙｕｋｉ　Ｔａｂａｔａ　ｅｔ　ａｌ．: 'Ｅｆｆｅｃｔ　ｏｆ　Ｈｉｇｈ-Ｐｒｅｓｓｕｒｅ　Ｉｎｅｒｔ　Ｇａｓ　Ａｎｎｅａｌｉｎｇ　ｏｎ　ＡｌＯＮ／Ｇｅ　Ｇａｔｅ　Ｓｔａｃｋｓ' Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｅｘｐｒｅｓｓ Ｖｏｌｕｍｅ　５　（２０１２）／Ｎｏ．９, 20120822, ｐｐ．０９１００２ *

Also Published As

Publication number Publication date
JPWO2014030371A1 (ja) 2016-07-28
US9306026B2 (en) 2016-04-05
US20150171185A1 (en) 2015-06-18
KR101680152B1 (ko) 2016-11-28
KR20150036714A (ko) 2015-04-07
WO2014030371A1 (ja) 2014-02-27

Similar Documents

Publication Publication Date Title
JP5499225B1 (ja) ゲルマニウム層上に窒化酸化アルミニウム膜を備える半導体構造およびその製造方法
JP5105627B2 (ja) 複数のアニールステップを用いた酸窒化シリコンゲート誘電体の形成
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
US20160155641A1 (en) System and Method for Mitigating Oxide Growth in a Gate Dielectric
JP3954015B2 (ja) 改善された超薄型ゲート誘電体のプラズマ窒化物形成方法
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
US20080164581A1 (en) Electronic device and process for manufacturing the same
Watanabe et al. La–silicate gate dielectrics fabricated by solid phase reaction between La metal and SiO 2 underlayers
KR101786439B1 (ko) 게르마늄층 상에 산화 게르마늄을 포함하는 막을 구비하는 반도체 구조 및 그 제조방법
JP3148982B2 (ja) 半導体装置及びその製造方法
JP5030172B2 (ja) 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス
US8691636B2 (en) Method for removing germanium suboxide
US9691620B2 (en) Semiconductor structure having film including germanium oxide on germanium layer and method of fabricating the same
WO2014050187A1 (ja) ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法
Liu et al. Effect of O 2 plasma surface treatment on gate leakage current in AlGaN/GaN HEMT
US20230064865A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR102102609B1 (ko) 유전체막의 형성 방법, 반도체 소자의 제조방법 및 그에 따라 제조된 반도체 소자
KR102056312B1 (ko) 고유전율 절연막이 구비된 저마늄 반도체 소자 및 이의 제조방법
Lee et al. Electrical Characteristics of Metal-Oxide-Semiconductor Capacitor with High-κ/Metal Gate Using Oxygen Scavenging Process
JP4408787B2 (ja) 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス
JPH09266304A (ja) ゲート絶縁膜の形成方法
KR20000003915A (ko) 반도체 소자의 게이트 절연막 형성방법
TWI249841B (en) Fabrication of high dielectric constant and low leakage current InP MOS capacitor
Misra et al. Dielectric-semiconductor interface for high-k gate dielectrics for sub-16nm CMOS technology
Chang et al. Effects of the Inductively Coupled Plasma Nitridation Process on the Reliability of HfAlOx Thin Films

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5499225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250