TW201413784A - 鍺層表面平坦化方法以及半導體結構及其製造方法 - Google Patents

鍺層表面平坦化方法以及半導體結構及其製造方法 Download PDF

Info

Publication number
TW201413784A
TW201413784A TW102115282A TW102115282A TW201413784A TW 201413784 A TW201413784 A TW 201413784A TW 102115282 A TW102115282 A TW 102115282A TW 102115282 A TW102115282 A TW 102115282A TW 201413784 A TW201413784 A TW 201413784A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
ruthenium
plane
heat treatment
Prior art date
Application number
TW102115282A
Other languages
English (en)
Inventor
Akira Toriumi
Tomonori Nishimura
Original Assignee
Japan Science & Tech Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science & Tech Agency filed Critical Japan Science & Tech Agency
Publication of TW201413784A publication Critical patent/TW201413784A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種鍺層表面平坦化方法，包含在還原性氣體或惰性氣體環境中，在400℃以上且850℃以下熱處理鍺層表面之步驟。一種半導體結構之製造方法，包含：在還原性氣體或惰性氣體環境中，在400℃以上且850℃以下熱處理鍺層表面之步驟；及在經前述熱處理之前述鍺層表面，形成氧化鍺膜之步驟。一種半導體結構，具備有一表面之1μm×1μm內之RMS為0.2nm以下之鍺層。

Description

鍺層表面平坦化方法以及半導體結構及其製造方法 技術領域
本發明係有關於一種鍺層表面平坦化方法以及半導體結構及其製造方法。
背景技術
鍺(Ge)係具有比矽(Si)優異之電子物性之半導體。例如，已開發使用MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金屬氧化物半導體場效電晶體)。
例如，在MOSFET中，鍺層表面平坦性是重要的。非專利文獻1記載在鍺MOSFET中，鍺層表面之粗糙度(換言之，平坦性)影響FET中之載子移動度。又，雖然以下主要使用平坦性之用語，但是平坦性宜作為表面粗糙度小之意味使用。
先前技術文獻 非專利文獻
非專利文獻1：Extended Abstract of the 2011 International Conference on Solid State Devices and Materials, Nagoya, 2011, pp925-926
發明概要
但是，以原子層級提高鍺層表面平坦性不容易。本發明之目的在於提供一種鍺層表面平坦化之半導體結構，或一種可平坦化鍺層表面之半導體結構之製造方法。
本發明係一種鍺層表面平坦化方法，其特徵在於包含於還原性氣體或惰性氣體環境中，在400℃以上且850℃以下熱處理鍺層表面之步驟。依據本發明，可提供一種平坦化鍺層表面之半導體結構之製造方法。
在上述構成中，可作成前述鍺層之(111)面、(110)面或(100)面係主面之構成。
在上述構成中，可作成前述還原性氣體或惰性氣體環境係還原性氣體環境或經以惰性氣體稀釋之還原性氣體環境之構成。
在上述構成中，可作成前述還原性氣體或惰性氣體環境係氫氣環境之構成。
在上述構成中，可作成前述熱處理步驟包含將前述鍺層表面平坦化，使其1μm×1μm內之RMS小於0.3nm之步驟之構成。
在上述構成中，可作成前述熱處理步驟包含將前述鍺層表面平坦化，使其20μm×20μm內之RMS小於0.3nm之步驟之構成。
在上述構成中，可作成其係藉由前述熱處理步 驟，而於前述鍺層表面上形成相當於1原子層之階部與平台(step and terrace)結構之構成。
在上述構成中，可作成前述鍺層係單結晶鍺基板 之構成。
本發明係一種半導體結構之製造方法，其特徵在 於包含以下步驟：於還原性氣體或惰性氣體環境中，在400℃以上且850℃以下熱處理鍺層表面；及於經前述熱處理後之前述鍺層表面形成氧化鍺膜。
在上述構成中，可作成前述鍺層之(111)面、(110) 面或(100)面係主面之構成。
在上述構成中，可作成前述還原性氣體或惰性氣 體環境係還原性氣體環境或經以惰性氣體稀釋之還原性氣體環境之構成。
在上述構成中，可作成其包含於前述氧化鍺層上 形成閘極金屬之步驟之構成。
在上述構成中，可作成前述還原性氣體或惰性氣 體環境係氫氣環境之構成。
在上述構成中，可作成前述鍺層係單結晶鍺基板 之構成。
本發明係一種半導體結構，其特徵在於具備有表 面之1μm×1μm內的RMS為0.2nm以下之鍺層。
在上述構成中，可作成前述鍺層之(111)面、(110) 面或(100)面係主面之構成。
在上述構成中，可作成前述鍺層係單結晶鍺基板 之構成。
依據本發明，可提供一種鍺層表面平坦化之半導體結構，或一種可平坦化鍺層表面之半導體結構之製造方法。
10‧‧‧鍺基板
12‧‧‧氧化鍺膜
30‧‧‧鍺層
32‧‧‧氧化鍺膜
34‧‧‧閘極電極
36‧‧‧源極或汲極區域
圖1係顯示去除氧化鍺膜後之RMS對氧化前之鍺基板之RMS之圖。
圖2(a)至圖2(c)係顯示實驗方法之截面圖。
圖3(a)至圖3(f)係顯示(111)基板之AFM觀察結果之圖。
圖4係顯示基板膜厚方向對基板面方向之截面之圖。
圖5(a)至圖5(f)係顯示(110)基板之AFM觀察結果之圖。
圖6(a)及圖6(b)係顯示(100)基板之AFM觀察結果之圖。
圖7係顯示1μm□之RMS對氫氣環境熱處理溫度之圖。
圖8(a)至圖8(e)係顯示鍺基板之AFM觀察結果之圖。
圖9(a)至圖9(c)係顯示鍺基板之AFM觀察結果之圖。
圖10(a)及圖10(b)係顯示鍺基板之AFM觀察結果之圖。
圖11(a)及圖11(b)係顯示鍺基板之AFM觀察結果之圖。
圖12係顯示處理後RMS對初始RMS之圖。
圖13(a)至圖13(f)係顯示鍺基板之AFM觀察結果之圖。
圖14係顯示1μm□之RMS對浸漬時間之圖。
圖15(a)至圖15(d)係顯示實驗方法之截面圖。
圖16(a)至圖16(f)係顯示圖15(b)中氧化鍺膜之AFM觀察結果之圖。
圖17係顯示1μm□之RMS對氧化鍺膜之膜厚度之圖。
圖18(a)至圖18(f)係顯示圖15(d)中鍺基板之AFM觀察結果之圖。
圖19係顯示1μm□之RMS對氧化鍺膜之膜厚度之圖。
圖20(a)至圖20(c)係顯示實施例1之半導體結構之製造方法之截面圖。
圖21係使用實施例1之半導體結構之電晶體之截面圖。
用以實施發明之形態
使矽層表面平坦化時，包括使矽層表面氧化，且去除氧化膜，藉此使矽層表面平坦化之方法。因此，檢討使鍺層表面氧化，且去除氧化膜，藉此使鍺層表面平坦化之方法。準備分別以(100)及(111)面作為主面之鍺基板。使用高溫純水處理鍺基板表面，藉此刻意地形成凹凸。測量鍺基板表面之RMS(Root Mean Square：均方根)。使用HPO High Pressure Oxidation：高壓氧化)法進行溫度550℃且時間10分之鍺基板之熱氧化。接著，使用LOA(Low Temperature O2 Annealing：低溫O2退火)，進行溫度400℃且時間30分之熱氧化。藉此形成膜厚度大約19nm之氧化鍺膜。然後，使用稀氟酸去除氧化鍺膜。然後，測量鍺基板表面之RMS。使用AFM(Atomic Force Microscope：原子力顯微鏡)測量RMS。
圖1係顯示去除氧化鍺膜後之RMS(1μm□)對氧化前(刻意地形成凹凸後)之鍺基板之RMS之圖。黑四角係以 (100)面為主面之鍺基板，白四角係以(111)面為主面之鍺基板之測量結果。點表示測量點，且縱橫短線表示誤差。如圖1所示，在以(100)及(111)面為主面之鍺基板中，都使鍺基板表面氧化後，即使去除氧化鍺膜亦無法提高鍺基板表面之平坦性。
本發明人發現藉由在還原性氣體或惰性氣體環 境中熱處理，可使鍺基板之表面平坦化。以下說明本發明人之實驗。
圖2(a)至圖2(c)係顯示實驗方法之截面圖。如圖 2(a)所示，準備單結晶鍺基板10。如圖2(b)所示，熱處理鍺基板10。如圖2(c)所示，使用AFM法觀察鍺基板10之表面之平坦性。
首先，就鍺基板主面(表面)之結晶面之平坦性不 同進行實驗。在圖2(a)中，準備結晶面係以(111)面、(110)面及(100)面為主面之鍺基板10。該等鍺基板10分別稱為(111)基板、(110)基板及(100)基板。鍺基板10係摻雜物為Ga(鎵)，且摻雜物濃度為1×1016cm-3至1×1017cm-3之p型。在圖2(b)中，在氫(H2)氣環境(100%氫氣環境)，1大氣壓中，熱處理5分至15分鍺基板10。在圖2(c)中，使用AMF觀察鍺基板10之表面。在熱處理前之鍺基板10之表面之AFM觀察中，未觀察到階部與平台結構。觀察到階部與平台結構之表面意味平坦性高。
圖3(a)至圖3(f)係顯示(111)基板之AFM觀察結果 之圖。圖3(a)至圖3(c)係分別在500℃、650℃及850℃、在 氫氣環境中熱處理後之(111)基板之表面之AFM觀察影像。影像之範圍係1μm□。圖3(d)至圖3(f)分別是顯示圖3(a)至圖3(c)之一部份區域中基板膜厚方向對基板面方向之表面之圖，且相當於截面之圖。
如圖3(a)至圖3(c)所示，在熱處理溫度係500℃至850℃時，觀察到階部與平台結構。如圖3(d)至圖3(f)所示，呈階部之高度約0.3nm或約0.3nm之2倍之階部。圖4係顯示基板膜厚方向對基板面方向之截面之圖。如圖4所示，可了解階部呈階段狀。鍺係鑽石結構，且其晶格常數係0.567nm。在(111)面中，以構成鍺結構之正四面體結合結構為單位之原子一層之厚度係0.567×3-1/2nm，且係約0.33nm。又，該厚度係以Ge原子彼此結合之意味而言相當於結合2個原子。因此，如圖3(d)至圖3(f)及圖4所示，階部之高度對應於大致1原子層。如此，就(111)基板而言，在氫氣環境之熱處理溫度500℃至850℃，於鍺基板10之表面形成階部與平台結構。即，藉由氫氣環境之熱處理，(111)鍺基板10之表面可平坦化。
圖5(a)至圖5(f)係顯示(110)基板之AFM觀察結果之圖。圖5(a)至圖5(c)係分別在500℃、600℃及800℃、在氫氣環境中熱處理後之(110)基板之表面之AFM觀察影像。影像之範圍係1μm□。圖5(d)至圖5(f)分別是顯示圖5(a)至圖5(c)之一部份區域中基板膜厚方向對基板面方向之表面之圖，且相當於截面之圖。如圖5(a)至圖5(c)所示，在熱處理溫度係由500℃至800℃時，觀察到階部與平台結構。 如圖5(d)至圖5(f)所示，可觀察到階部與平台結構。如此，就(110)基板而言，在氫氣環境之熱處理溫度500℃至800℃，於鍺基板10之表面形成階部與平台結構。即，藉由氫氣環境之熱處理，(110)基板之表面可平坦化。
圖6(a)及圖6(b)係顯示(100)基板之AFM觀察結 果之圖。圖6(a)係在850℃在氫氣環境中熱處理後之(100)基板之表面之AFM觀察影像。影像之範圍係1.5μm□。圖6(b)係顯示圖6(a)之白實線中基板膜厚方向對基板面方向之表面之圖，且相當於截面之圖。如圖6(a)所示，觀察到階部與平台結構。且如圖6(b)所示，觀察到高度約0.14nm之階部結構。如此，在(100)基板中，亦藉進行氫氣環境之熱處理形成階部與平台結構。
圖7係顯示1μm□之RMS對氫氣環境熱處理溫度 之圖。點係測量點，且線係近似線。又，在氫氣環境中熱處理前之基板之RMS係0.3nm左右。參照圖7，(111)及(110)基板係在500℃至850℃之每50℃之全部溫度均觀測到階部與平台結構。就(100)基板而言，黑圓表示觀測到階部與平台結構，且白圓表示未觀測到階部與平台結構。就(100)基板而言，熱處理溫度為700℃以上時，觀測到階部與平台結構。就(111)、(110)及(100)基板而言，在500℃至850℃之溫度範圍中，可使基板表面之RMS小於大約0.3nm。RMS宜為0.25nm以下，且0.20nm以下更佳。就(110)基板而言，在500℃至850℃之溫度範圍中，RMS係0.2nm以下。就(111)基板而言，在550℃至750℃之溫度範圍中，RMS係0.2nm以下。 就(100)基板而言，在700℃以上之溫度範圍中，RMS係0.2nm以下。又，在熱處理溫度係400℃以上時，可考慮具有平坦化之效果。
接著，就熱處理之環境氣體造成之平坦性之不同 進行實驗。用(111)基板在氫氣及氮(N2)氣環境中進行熱處理。熱處理溫度為750℃。圖8(a)至圖8(e)係顯示鍺基板之AFM觀察結果之圖。圖8(a)及圖8(b)係分別在氫氣及氮氣環境中熱處理後之(111)基板之表面之AFM觀察影像。影像之範圍係1μm□。圖8(c)係顯示圖8(b)之一部份區域中基板膜厚方向對基板面方向之表面之圖，且相當於截面之圖。圖8(d)及圖8(f)係係分別在氫氣及氮氣環境中熱處理後之(111)基板之表面之AFM觀察影像(立體圖)。影像之範圍係20μm□。
參照圖8(b)及圖8(c)，在氮氣環境中熱處理時， 觀察到階部與平台結構。相對於氫氣環境之1μm□之RMS係大約0.2nm，氮氣環境之1μm□之RMS係大約0.2nm至0.5nm。
如此，當熱處理不是在氫氣環境中而是在氮氣等 惰性氣體環境中，鍺基板表面表面亦可平坦化。這表示藉由不使鍺基板10之表面氧化且熱處理，鍺基板10之表面平坦化。即，熱處理時之氣體可為還原性氣體或惰性氣體。
參照圖8(d)及圖8(e)，在氫氣環境中，即使20μm □亦可確保平坦性且RMS係大約0.2nm。另一方面，在氮氣環境中，就20μm□而言平坦性不佳且RMS係大約1nm。如 此，藉由在還原性氣體或惰性氣體中亦特別以氫氣作為熱處理環境氣體，可確保大範圍之平坦性。
接著，使用以氮氣(50體積%)稀釋氫氣(50體積 %)之氣體進行熱處理。使用(111)基板，熱處理溫度係650℃，且熱處理時間為15分。圖9(a)至圖9(c)係顯示鍺基板之AFM觀察結果之圖。圖9(a)及圖9(b)係熱處理後之(111)基板之表面之AFM觀察影響，且影像之範圍分別是1μm□及10μm□。圖9(c)係顯示圖9(a)之一部份區域中基板膜厚方向對基板面方向之表面之圖，且相當於截面之圖。
參照圖9(a)及圖9(c)，亦在氫氣及氮氣之混合氣 體中觀察高度大約0.3nm之階部與平台結構。如此，還原性氣體亦可為經以惰性氣體稀釋之氣體。
接著，就鍺基板10之彎曲模之平坦性不同進行實 驗。使用彎曲模不同之(111)基板進行氫氣環境之熱處理。 熱處理溫度為700℃。圖10(a)及圖10(b)係顯示鍺基板之AFM觀察結果之圖。影像之範圍係1μm□。圖10(a)及圖10(b)係各個彎曲模A及彎曲模B之(111)基板之觀察結果。彎曲模A及彎曲模B之基板之主面法線方向由<111>偏轉之偏轉角不同，且彎曲模A及B之偏轉角分別是0.3°及0.1°。
參照圖10(a)及圖10(b)，對彎曲模A及彎曲模B均 觀察階部與平台結構。如上所述，即使鍺基板之彎曲模不同，亦可藉氫氣環境之熱處理提高鍺基板表面之平坦性。 又，即使鍺基板10之主面法線由<111>方向偏轉數°以內，亦可藉氫氣環境之熱處理提高鍺基板10表面之平坦性。
使用彎曲模B之偏轉角0.07°之(111)基板進行氫 氣環境之熱處理。熱處理溫度係650℃，且熱處理時間係15分。圖11(a)及圖11(b)係顯示鍺基板之AFM觀察結果之圖。 參照圖11(a)，觀察到具有300nm左右之寬度之平台。圖11(b)係放大圖11(a)之300nm□範圍A之圖。在圖11(b)之範圍內，RMS係0.03nm至0.05nm。這是AFM之測量精度程度。如此，平台係原子級地平坦。如此，藉減少偏轉角可增加平台之寬度，且進一步提高平坦性。偏轉角宜為0.1°以下。
圖12係顯示處理後RMS(1μm□)對初始 RMS(1μm□)之圖。以使用與圖1同樣之方法刻意地形成凹凸之鍺基板之RMS作為初始RMS。參照圖12，黑四角係在氫氣環境中對(111)基板進行溫度650℃之熱處理前後之RMS。白四角係熱氧化鍺基板且剝離氧化鍺膜前後之RMS，且係與圖1之白四角相同之資料。虛線表示近似曲線，且短線表示誤差。
即使藉形成及去除氧化膜亦無法改善RMS。另一 方面，藉氫氣環境之熱處理，RMS改善為0.2nm以下。
接著，調查因熱處理後之濕處理產生之平坦性變 化。濕處理係進行於純水(DIW)中之浸漬，及於稀氟酸(HF)中之浸漬。在氫氣環境中對(111)基板進行熱處理溫度700℃之熱處理10分鐘。然後，將鍺基板10浸漬於純水或稀氟酸(HF對純水約1體積%)中。
圖13(a)至圖13(f)係顯示鍺基板之AFM觀察結果 之圖。圖13(a)至圖13(c)係分別熱處理後、純水浸漬後及稀 氟酸浸漬後之鍺基板10表面之AFM觀察影像。鍺基板10浸漬於純水或稀氟酸中之浸漬時間係3分。影像之範圍係1μm□。圖13(d)至圖13(f)分別是顯示圖13(a)至圖13(c)之一部份區域中基板膜厚方向對基板面方向之表面之圖，且相當於截面之圖。如圖13(a)至圖13(f)所示，即使在熱處理後，浸漬於純水或稀氟酸中，亦可在鍺基板表面形成階部段差約0.3nm之階部與平台結構。
圖14係顯示1μm□之RMS對浸漬時間之圖。參照 圖14，即使增加於純水或稀氟酸中之浸漬時間，RMS亦為0.2nm，沒有變化。浸漬時間超過1小時到達為15小時時，RMS因稀氟酸而惡化。RMS因純水而稍微惡化。於純水或稀氟酸等藥液中之浸漬係在半導體製造程序中作為後處理及/或前處理等使用。如圖14所示，平坦化之鍺基板10表面經該等藥液之處理亦可確保平坦性。
接著，於鍺基板上形成氧化鍺膜且調查平坦性。 圖15(a)至圖15(d)係顯示實驗方法之截面圖。如圖15(a)所示，在圖2(b)中，使鍺基板10之表面平坦化，於鍺基板10上形成氧化鍺膜12。氧化鍺膜12之形成係藉在氧氣環境中熱處理鍺基板10進行。如圖15(b)所示，藉AFM法觀察氧化鍺膜12之表面。如圖15(c)所示，藉浸漬於純水中5分鐘，剝離氧化鍺膜12。如圖15(d)所示，藉AFM法觀察鍺基板10之表面。該觀察係對應於評價鍺基板10與氧化鍺膜12之界面之平坦性。
圖2(b)中熱處理條件係氫氣環境，熱處理溫度為 700℃，且熱處理時間為10分。圖15(a)中氧化鍺膜12之形成條件如下。
氧化條件A：氧化溫度400℃，時間30分，膜厚度2.4nm
氧化條件B：氧化溫度450℃，時間5分，膜厚度1.6nm
氧化條件C：氧化溫度500℃，時間30秒，膜厚度1.6nm
圖16(a)至圖16(f)係顯示圖15(b)中氧化鍺膜之AFM觀察結果之圖。圖16(a)至圖16(c)係分別藉氧化條件A至C形成之氧化鍺膜12之表面之AFM觀察影像。影像之範圍係1μm□。圖16(d)至圖16(f)分別是顯示圖16(a)至圖16(c)之一部份區域中基板膜厚方向對基板面方向之表面之圖，且相當於截面之圖。如圖16(a)至圖16(f)所示，在氧化條件A下，觀察到階部與平台結構，且階部段差亦為1原子層之0.3nm。另一方面，在氧化條件B及C下，不清楚是否是階部與平台結構，且階部段差亦不清楚。如以上所述，至少在氧化條件A下，觀察到階部與平台結構。
圖17係顯示1μm□之RMS對氧化鍺膜之膜厚度 之圖。參照圖17，增加氧化鍺膜12之膜厚度使膜厚度到達10nm，且RMS係大約0.2nm。如此，氧化鍺膜12表面之平坦性良好。於鍺基板10上形成氧化鍺膜12作為閘極絕緣膜時，氧化鍺膜12表面之平坦性是重要的，且如圖17所示，氧化鍺膜12表面之平坦性可維持鍺基板10之平坦性。
圖18(a)至圖18(f)係顯示圖15(d)中鍺基板之AFM 觀察結果之圖。圖18(a)至圖18(c)係分別藉氧化條件A至C形成之氧化鍺膜12之剝離後之表面之AFM觀察影像。影像 之範圍係1μm□。圖18(d)至圖18(f)分別是顯示圖18(a)至圖18(c)之一部份區域中基板膜厚方向對基板面方向之表面之圖，且相當於截面之圖。如圖18(a)至圖18(f)所示，在所有條件下，都觀察到階部與平台結構，且階部段差亦為1原子層之大約0.3nm。
圖19係顯示1μm□之RMS對氧化鍺膜之膜厚度 之圖。圖19係剝離在圖17中製作之樣本之氧化鍺膜12，且測量鍺基板10表面之RMS之圖。參照19，剝離氧化鍺膜12後之鍺基板10表面之RMS係大約0.2nm。如以上所述，鍺基板10與氧化鍺膜12之界面之平坦性維持形成氧化鍺膜12前之鍺基板10之平坦性。於鍺基板10上形成氧化鍺膜12作為閘極絕緣膜時，鍺基板10與氧化鍺膜12表面之平坦性是重要的，且如圖19所示，鍺基板10與氧化鍺膜12表面之平坦性可維持鍺基板10之平坦性。
以下，依據上述實驗結果說明本發明之實施例。
【實施例1】
圖20(a)至圖20(c)係顯示實施例1之半導體結構 之製造方法之截面圖。如圖20(a)所示，準備鍺層30。鍺層30可為單結晶鍺基板，亦可為於基板(例如矽基板)上形成之鍺膜。又，鍺層30可為高純度鍺，但是亦可含有不純物。 亦可為例如n型或p型鍺。此外，鍺層30亦可含有得到上述實驗效果程度之矽。矽之組成比只要是整體10%左右以下即可。鍺層30之主面可為任一面，例如(100)面，(111)面或(110)面。
如圖20(b)所示，在還原性氣體或惰性氣體環境 中，在400℃以上且850℃以下熱處理鍺層30之表面。還原性氣體或惰性氣體係不使鍺層30之表面氧化之氣體。還原性氣體可使用例如氫氣。惰性氣體可使用例如氮氣、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)或氡(Rn)等之第18族元素之氣體。亦可為上述氣體之混合氣體。熱處理之氣體中宜幾乎不含氧。熱處理之壓力亦可為1大氣壓或1大氣壓以外之壓力。
依據實施例1，在還原性氣體或惰性氣體環境 中，在400℃以上且850℃以下熱處理鍺層30之表面。因此，如圖3(a)至圖12中說明地，可使鍺層30之表面平坦化。即，可減少鍺層30之表面粗糙度。熱處理溫度宜為450℃以上，500℃以上更佳，且550℃以上又更佳。又，熱處理溫度宜為800℃以下，750℃以下更佳，且700℃以下又更佳。
為如圖3(a)至圖5(f)地，平坦化表面至形成階部 與平台結構之程度，鍺層30之主面宜為(111)面、(110)面或(100)面。又，如圖7所示，鍺層30之主面為(111)面、(110)面或(100)面時，可改善鍺層30表面之RMS。在此，(111)面、(110)面或(100)面亦包含與該等面等價之結晶面。又，主面亦可由該等面偏轉數度左右。即，主面之法線方向亦可在數度以下，且最好是1度以下之範圍內由<111>方向、<110>方向或<100>方向傾斜。
又，如在圖7中說明地，藉由熱處理鍺層30，可 將鍺層30表面平坦化，使其1μm×1μm內之RMS小於0.3nm。
此外，如在圖8(d)中說明地，藉由熱處理鍺層 30，可將前述鍺層30表面平坦化，20μm×20μm內之RMS小於0.3nm。
又，藉由熱處理鍺層30，可平坦化至在鍺層30 之表面上形成相當於1原子層之階部與平台結構之程度。
熱處理時之還原性氣體或惰性氣體環境宜使用 含有還原性氣體之氣體熱處理。因此，又，還原性氣體或惰性氣體環境宜為氫氣環境。因此，可如圖8(a)至圖8(e)所示地，進一步提高鍺層30表面之平坦性。
如圖10(c)所示，於經熱處理之鍺層30表面上形 成氧化鍺膜32。氧化鍺膜32係藉例如在氧氣環境中熱氧化鍺層30表面形成。熱處理溫度係400℃以上且550℃以下。 較佳地的是420℃以上且500℃以下。使用氧化鍺膜32作為閘極絕緣膜時，氧化鍺膜32之膜厚度宜為2nm以下，1.5nm以下更佳，且1.0nm以下又更佳。
如圖16(a)至圖19中說明地，藉由在平坦化鍺層 30之表面後形成氧化鍺膜32，可平坦化氧化鍺膜32之表面，及鍺層30與氧化鍺膜32之界面。
圖21係使用實施例1之半導體結構之電晶體之截 面圖。於鍺層30上隔著氧化鍺膜32形成閘極電極34。可使用高介電率絕緣膜或氧化鍺膜與高介電率絕緣膜之積層膜作為閘極絕緣膜，取代氧化鍺膜32。高介電率絕緣膜可使用氧化鉿、氧化鋯或稀土類金屬氧化膜。在閘極電極34兩側之鍺層30內形成源極或汲極區域36。鍺層30為p型，且源 極或汲極區域36為n型。鍺層30為n型，且源極或汲極區域36為p型亦可。如圖21之電晶體所示，藉平坦化鍺層30之表面，可實現高效能之MOSFET。
就n通道FET而言，藉由使用以(111)面作為主面 之鍺層30可提高效能。就p通道FET而言，藉由使用以(100)面或(110)面作為主面之鍺層30可提高效能。在實施例1中，藉由使用以(111)面作為主面之鍺層30，可平坦化鍺層30，且可提高n通道FET之效能。另一方面，藉由使用以(100)面作為主面之鍺層30，雖然沒有像(111面)一樣，但仍可平坦化鍺層30，且可提高p通道FET之效能。
實施例1之半導體結構可適用於MOSFET以外之半導體裝置。
以上，雖然已詳述本發明之較佳實施例，但是本發明不限於該特定實施例，且在申請專利範圍記載之本發明要旨之範圍內，可有種種變形、變更。

Claims (18)

  1. 一種鍺層表面平坦化方法，其特徵在於包含於還原性氣體或惰性氣體環境中，在400℃以上且850℃以下熱處理鍺層表面之步驟。
  2. 如申請專利範圍第1項之鍺層表面平坦化方法，其中前述鍺層之(111)面、(110)面或(100)面係主面。
  3. 如申請專利範圍第1或2項之鍺層表面平坦化方法，其中前述還原性氣體或惰性氣體環境係還原性氣體環境或經以惰性氣體稀釋之還原性氣體環境。
  4. 如申請專利範圍第1或2項之鍺層表面平坦化方法，其中前述還原性氣體或惰性氣體環境係氫氣環境。
  5. 如申請專利範圍第1或2項之鍺層表面平坦化方法，其中前述熱處理步驟包含將前述鍺層表面平坦化，使其1μm×1μm內之RMS小於0.3nm之步驟。
  6. 如申請專利範圍第1或2項之鍺層表面平坦化方法，其中前述熱處理步驟包含將前述鍺層表面平坦化，使其20μm×20μm內之RMS小於0.3nm之步驟。
  7. 如申請專利範圍第1或2項之鍺層表面平坦化方法，其係藉由前述熱處理步驟，而於前述鍺層表面上形成相當於1原子層之階部與平台結構。
  8. 如申請專利範圍第1或2項之鍺層表面平坦化方法，其中前述鍺層係單結晶鍺基板。
  9. 如申請專利範圍第1或2項之鍺層表面平坦化方法，其中 前述鍺層係單結晶鍺基板。
  10. 一種半導體結構之製造方法，其特徵在於包含以下步驟：於還原性氣體或惰性氣體環境中，在400℃以上且850℃以下熱處理鍺層表面；及於經前述熱處理後之前述鍺層表面形成氧化鍺膜。
  11. 如申請專利範圍第10項之半導體結構之製造方法，其中前述鍺層之(111)面、(110)面或(100)面係主面。
  12. 如申請專利範圍第10或11項之半導體結構之製造方法，其中前述還原性氣體或惰性氣體環境係還原性氣體環境或經以惰性氣體稀釋之還原性氣體環境。
  13. 如申請專利範圍第10或11項之半導體結構之製造方法，其包含於前述氧化鍺層上形成閘極金屬之步驟。
  14. 如申請專利範圍第10或11項之半導體結構之製造方法，其中前述還原性氣體或惰性氣體環境係氫氣環境。
  15. 如申請專利範圍第10或11項之半導體結構之製造方法，其中前述鍺層係單結晶鍺基板。
  16. 一種半導體結構，其特徵在於具備有表面之1μm×1μm內的RMS為0.2nm以下之鍺層。
  17. 如申請專利範圍第16項之半導體結構，其中前述鍺層之(111)面、(110)面或(100)面係主面。
  18. 如申請專利範圍第16或17項之半導體結構，其中前述鍺層係單結晶鍺基板。
TW102115282A 2012-09-28 2013-04-29 鍺層表面平坦化方法以及半導體結構及其製造方法 TW201413784A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217629 2012-09-28

Publications (1)

Publication Number Publication Date
TW201413784A true TW201413784A (zh) 2014-04-01

Family

ID=50387607

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115282A TW201413784A (zh) 2012-09-28 2013-04-29 鍺層表面平坦化方法以及半導體結構及其製造方法

Country Status (3)

Country Link
JP (1) JPWO2014050187A1 (zh)
TW (1) TW201413784A (zh)
WO (1) WO2014050187A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072398A1 (ja) 2014-11-05 2016-05-12 国立研究開発法人科学技術振興機構 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法
JP2018160585A (ja) * 2017-03-23 2018-10-11 東京エレクトロン株式会社 加熱方法、成膜方法、半導体装置の製造方法、および成膜装置
CN117730402A (zh) * 2021-07-30 2024-03-19 株式会社Flosfia 结晶性氧化物膜及半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367115A (zh) * 2007-12-28 2013-10-23 住友化学株式会社 半导体基板、半导体基板的制造方法及电子器件
WO2009084242A1 (ja) * 2007-12-28 2009-07-09 Sumitomo Chemical Company, Limited 半導体基板および半導体基板の製造方法
JP5543103B2 (ja) * 2007-12-28 2014-07-09 住友化学株式会社 半導体基板、半導体基板の製造方法および電子デバイス
JP2010103296A (ja) * 2008-10-23 2010-05-06 Hiroshima Univ 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法

Also Published As

Publication number Publication date
WO2014050187A1 (ja) 2014-04-03
JPWO2014050187A1 (ja) 2016-08-22

Similar Documents

Publication Publication Date Title
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
JP5572085B2 (ja) Ｓｏｉウェーハの製造方法
JP2016516304A (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
JP2007123875A (ja) 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
JP2010045204A (ja) 半導体基板、半導体装置およびその製造方法
US10910258B2 (en) Engineered substrate structure and method of manufacture
TW201413784A (zh) 鍺層表面平坦化方法以及半導體結構及其製造方法
US8501596B2 (en) Method for fabricating a micro-electronic device equipped with semi-conductor zones on an insulator with a horizontal GE concentration gradient
TWI437644B (zh) Semiconductor substrate manufacturing method
WO2014161463A1 (zh) 半导体器件栅氧化层的形成方法
US20090004825A1 (en) Method of manufacturing semiconductor substrate
JP2010098167A (ja) 貼り合わせウェーハの製造方法
US9647074B2 (en) Semiconductor-substrate manufacturing method and semiconductor-device manufacturing method in which germanium layer is heat-treated
TWI536454B (zh) And a semiconductor structure having a film containing germanium oxide on the germanium layer and a method for manufacturing the same
JP5205840B2 (ja) 半導体基板の製造方法
JP2005229062A (ja) Ｓｏｉ基板及びその製造方法
TWI440082B (zh) 鍺次氧化物移除方法
JP5256444B2 (ja) 絶縁膜の形成方法、半導体装置の製造方法および半導体装置の製造装置
JP2010103296A (ja) 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法
JP2007173694A (ja) 半導体基板の作製方法
JP2002343800A (ja) シリコン半導体装置及びその製造方法
TWI237296B (en) Semiconductor member and the method for manufacturing the same
US10103232B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5278132B2 (ja) 半導体装置の製造方法
Araki et al. Effect of hydrogen for preservation of reconstructed surfaces