CN117730402A - 结晶性氧化物膜及半导体装置 - Google Patents

结晶性氧化物膜及半导体装置 Download PDF

Info

Publication number
CN117730402A
CN117730402A CN202280053311.7A CN202280053311A CN117730402A CN 117730402 A CN117730402 A CN 117730402A CN 202280053311 A CN202280053311 A CN 202280053311A CN 117730402 A CN117730402 A CN 117730402A
Authority
CN
China
Prior art keywords
oxide film
crystalline oxide
layer
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280053311.7A
Other languages
English (en)
Inventor
金子健太郎
高根伦史
人罗俊实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University
Flosfia Inc
Original Assignee
Kyoto University
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University, Flosfia Inc filed Critical Kyoto University
Publication of CN117730402A publication Critical patent/CN117730402A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种异常晶粒得到降低且具有良好的结晶性的结晶性氧化物膜。得到一种结晶性氧化物膜，将含有锗的原料溶液进行雾化或液滴化，并且向得到的雾化液滴供给载气，利用该载气将所述雾化液滴运送到具有正方晶晶体结构的结晶基板上，接着使所述雾化液滴在所述结晶基板上进行热反应，从而含有锗氧化物，其中，通过表面SEM观察确认到的异常晶粒的面积比例为3％以下。

Description

结晶性氧化物膜及半导体装置
技术领域
本发明涉及对半导体装置有用的结晶性氧化物膜及使用该结晶性氧化物膜的半导体装置。
背景技术
作为对功率器件等有用的宽带隙半导体，氧化锗受到关注。据称氧化锗的带隙为4.44eV～4.68eV(非专利文献1)，并且根据第一原理计算，推定空穴迁移率为27cm2/Vs(与c轴垂直的方向)或29cm2/Vs(非专利文献2)，还期待实现pn同质结。
还研究了实际制作氧化锗而不是如上述那样的计算推定，在非专利文献3中公开了使用MBE法来在R面蓝宝石基板上经由(Sn，Ge)O2缓冲层进行氧化锗的成膜。另外，在非专利文献4中公开了使用混合MBE法来在(001)TiO2基板上形成金红石型结构的(Sn，Ge)O2膜。这样，金红石型结构的氧化锗与Sn、Si等组合而构成混晶，也可以作为一个材料系统来捕获。但是，在非专利文献4所记载的方法中，如果在膜中的金属中锗的原子比超过0.5，则存在因结晶性丧失而导致非晶化的问题。因此，期望可应用于半导体装置且含有具有结晶品质的锗氧化物的结晶性氧化物膜。
非专利文献1：STAPELBROEK,M.；EVANS,B.D.Exciton structure in the uv-absorption edge of tetragonal GeO2.Solid State Communications,1978,25.11:959-962.
非专利文献2：BUSHICK,Kyle,et al.Electron and hole mobility of rutileGeO2 from first principles:An ultrawide-bandgap semiconductor for powerelectronics.Applied Physics Letters,2020,117.18:182104.
非专利文献3：CHAE,Sieun,et al.Epitaxial stabilization of rutilegermanium oxide thin film by molecular beam epitaxy.Applied Physics Letters,2020,117.7:072105.
非专利文献4：LIU,Fengdeng,et al.Hybrid Molecular Beam Epitaxy of Ge-based Oxides.Bulletin of the American Physical Society,2021.
发明内容
本发明的目的是提供一种异常晶粒得到降低且具有良好的结晶性的结晶性氧化物膜。
本发明人为了达到上述目的而进行了深入研究，其结果通过使用雾化CVD法来在特定的条件下在正方晶的结晶基板上制作氧化锗，从而在世界上首次成功创制了如下结晶性氧化物膜，该结晶性氧化物膜含有锗氧化物，通过表面SEM观察确认到的异常晶粒的面积比例为3％以下。另外，发现这样的结晶性层叠结构体能够解决上述现有问题。
另外，本发明人在得到上述见解之后进一步反复研究，进而完成了本发明。
即，本发明涉及以下的技术方案。
[1]一种结晶性氧化物膜，为含有锗氧化物的结晶性氧化物膜，其特征在于，通过表面SEM观察确认到的异常晶粒的面积比例为3％以下。
[2]根据前述[1]所述的结晶性氧化物膜，其中，所述结晶性氧化物膜的膜厚为100nm以上。
[3]根据前述[1]或[2]所述的结晶性氧化物膜，其中，通过表面SEM观察确认到的所述异常晶粒的面积比例为3％以下的区域至少存在0.04mm2。
[4]根据前述[1]～[3]中任一项所述的结晶性氧化物膜，其中，所述结晶性氧化物膜的表面粗糙度为10nm以下。
[5]根据前述[1]～[4]中任一项所述的结晶性氧化物膜，其中，所述结晶性氧化物膜具有正方晶晶体结构。
[6]根据前述[1]～[5]中任一项所述的结晶性氧化物膜，其中，所述结晶性氧化物为单轴取向膜。
[7]根据前述[1]～[6]中任一项所述的结晶性氧化物膜，其中，所述结晶性氧化物的X射线衍射测定的半峰宽为1000arcsec以下。
[8]一种半导体装置，至少具备结晶性氧化物膜和电极，其特征在于，所述结晶性氧化物膜为前述[1]～[7]中任一项所述的结晶性氧化物膜。
[9]一种电力转换装置，使用前述[8]所述的半导体装置。
[10]一种控制系统，使用前述[8]所述的半导体装置。
本发明的结晶性氧化物膜的异常晶粒得到降低，具有良好的结晶性。
附图说明
图1是在本发明的实施方式中适合使用的成膜装置的概略结构图。
图2是表示实施例中的XRD(X射线衍射装置)的测定结果的图。
图3是表示实施例中的AFM(原子力显微镜)的表面观察结果的图。
图4是表示实施例中的SEM(扫描电子显微镜)的表面观察结果的图。
图5是表示比较例中的SEM(扫描电子显微镜)的表面观察结果的图。
图6是示意性地表示肖特基势垒二极管(SBD)的优选的一例的图。
图7是示意性地表示结势垒肖特基二极管(JBS)的优选的一例的图。
图8是示意性地表示金属氧化膜半导体场效应晶体管(MOSFET)的优选的一例的图。
图9是示意性地表示金属氧化膜半导体场效应晶体管(MOSFET)的优选的一例的图。
图10是示意性地表示绝缘栅型双极晶体管(IGBT)的优选的一例的图。
图11是示意性地表示发光元件(LED)的优选的一例的图。
图12是表示采用了本发明的实施方式所涉及的半导体装置的控制系统的一例的方框结构图。
图13是表示采用了本发明的实施方式所涉及的半导体装置的控制系统的一例的电路图。
图14是表示采用了本发明的实施方式所涉及的半导体装置的控制系统的一例的方框结构图。
图15是表示采用了本发明的实施方式所涉及的半导体装置的控制系统的一例的电路图。
图16是示意性地表示高电子迁移率晶体管(HEMT)的优选的一例的图。
图17是示意性地表示气体传感器的优选的一例的图。
图18是示意性地表示光电转换元件的优选的一例的图。
图19是示意性地表示受光元件的优选的一例的图。
图20是示意性地表示光电极的优选的一例的图。
具体实施方式
本发明的结晶性层叠结构体为含有锗氧化物的结晶性氧化物膜，其特征在于，通过表面SEM(扫描电子显微镜)观察确认到的异常晶粒的面积比例为3％以下。在本发明的实施方式中，所述异常晶粒的面积比例优选为1％以下。这里，异常晶粒是指通过表面SEM观察作为高度与周围的高度不同的区域而观察到的晶粒。异常晶粒的面积比例是在至少100μm见方以上的面积中通过表面SEM观察以高度与平面部的高度不同的区域的面积相对于观察区域整体的面积的比例的形式算出。在本发明的实施方式中，优选所述通过表面SEM观察观察到的异常晶粒的面积比例为3％以下的区域至少存在0.04mm2。关于所述结晶性氧化物膜，优选在膜中的金属元素中锗的原子比大于0.5。所述结晶性氧化物膜的晶体结构也不受特别限定。作为所述结晶性氧化物膜的晶体结构，例如可以举出六方晶结构或正方晶结构等。在本发明的实施方式中，所述结晶性氧化物膜的晶体结构优选为正方晶结构，更优选为金红石型结构。所述结晶性氧化物膜可以由单晶构成，也可以由多晶构成。在本发明的实施方式中，所述结晶性氧化物膜优选为单晶。
另外，在本发明的实施方式中，所述结晶性氧化物膜还优选为单轴取向膜，更优选向与c轴垂直或平行的晶轴方向取向。这里，“c轴”是指在正方晶显示中与(001)面垂直的轴。另外，“与c轴垂直的晶轴方向”还包括与c轴大致垂直(与c轴垂直的方向的±10％以内)的晶轴。“与c轴平行的晶轴方向”还包括与c轴大致平行(与c轴平行的方向的±10％以内)的晶轴方向。在本发明中，所述结晶性氧化物膜优选向与c轴平行的晶轴方向取向，优选向c轴方向取向。此外，“取向”是指例如由(001)面表示的晶面在特定方向上一致的状态。取向状态能够通过X射线衍射来确认。更具体地，例如在所述结晶性氧化物膜向(001)面取向的情况下，来自(001)面的峰与来自其他晶面的峰的积分强度比大于来自随机取向的同一晶体的(001)面的峰与来自其他晶面的峰的积分强度比时，能够判断为向(001)面取向。另外，在本发明的实施方式中，X射线衍射测定的摇摆曲线半峰宽在所述取向的晶轴方向上优选为1000arcsec以下，更优选为600arcsec以下。
所述结晶性氧化物膜的膜厚不受特别限定。在本发明的实施方式中，所述膜厚优选为100nm以上，更优选为200nm以上。另外，在本发明的实施方式中，所述结晶性氧化物膜的表面粗糙度(RMS)优选为10nm以下，更优选为1nm以下。通过设定这样的优选的膜厚或表面粗糙度，从而在将所述结晶性氧化物膜应用于半导体装置时，能够对所述半导体装置赋予更优异的耐压性等电特性。此外，表面粗糙度(RMS)是指使用通过原子力显微镜(AFM)对10μm见方的区域测定的表面形状测定结果并根据JIS B0601计算而得到的值。
在本发明的实施方式中，所述结晶性氧化物膜优选含有金红石型结构的锗氧化物。在本发明的实施方式中，更优选包含所述锗氧化物作为主成分。此外，这里的“主成分”是指所述结晶性氧化物膜中的锗氧化物(氧化锗)的含量以所述结晶性氧化物膜中的组成比计为50％以上。在本发明的实施方式中，所述结晶性氧化物膜中的锗氧化物的含量以所述结晶性氧化物膜中的组成比计优选为70％以上，更优选为90％以上。所述锗氧化物只要是氧与锗的化合物，则不受特别限定。另外，所述结晶性氧化物膜也可以包含锗以外的其他金属。作为所述其他金属，例如可以举出锗以外的元素周期表第14族金属(锡或硅等)。在所述结晶性氧化物膜中的金属元素中锗的原子比只要大于0.5则不受特别限定。在本发明的实施方式中，在所述结晶性氧化物膜中的金属元素中锗的原子比优选为0.7以上，更优选为0.9以上。通过将锗的原子比设为这样的优选范围，从而能够实现具有更高的带隙(例如4.0eV以上，优选4.4eV以上)的结晶性氧化物膜。
所述结晶性氧化物膜还优选包含掺杂剂。所述掺杂剂只要不阻碍本发明的目的就不受特别限定。所述掺杂剂可以是n型掺杂剂，也可以是p型掺杂剂。作为所述n型掺杂剂，例如可以举出锑(Sb)、砷(As)、铋(Bi)或氟(F)等。在本发明的实施方式中，所述n型掺杂剂优选为锑(Sb)。作为所述p型掺杂剂，例如可以举出铝(Al)、镓(Ga)或铟(In)等。所述氧化物半导体中的所述掺杂剂的含量只要不阻碍本发明的目的就不受特别限定。关于所述氧化物半导体中的所述掺杂剂的含量，具体而言，例如可以为约1×1016/cm3～1×1022/cm3，根据本发明，也可以以约1×1020/cm3以上的高浓度含有掺杂剂。
(结晶基板)
所述结晶基板只要不阻碍本发明的目的就不受特别限定，可以是公知的基板。可以是绝缘体基板，也可以是导电性基板，还可以是半导体基板。可以是单晶基板，也可以是多晶基板。所述结晶基板也可以是在表面具有金属膜的基板。此外，在所述结晶基板为导电性基板的情况下，可以在不去除基板的状态下制作纵向型器件。所述结晶基板的晶体结构也只要不阻碍本发明的目的就不受特别限定。作为所述结晶基板的晶体结构，例如可以举出六方晶结构、正方晶结构等。作为具有刚玉结构的结晶基板，例如可以举出蓝宝石基板(R面蓝宝石基板等)等。作为具有正方晶结构的结晶基板，例如可以举出SrTiO3基板、TiO2基板、MgF2基板等。在本发明的实施方式中，优选所述结晶基板具有正方晶结构，优选具有金红石型结构。作为具有金红石型结构的结晶基板，例如可以举出金红石型的氧化钛(r-TiO2)基板等。r-TiO2基板也优选为例如包含Nb等掺杂剂的导电性基板。此外，所述结晶基板也可以具有偏离角。另外，在本发明的实施方式中，优选使用Ge基板作为所述结晶基板。
所述结晶性氧化物膜例如可以通过以下优选的成膜方法获得，这种结晶性氧化物膜(以下也称为“氧化物半导体”或“氧化物结晶”)的制造方法也是新颖而有用的方法，并且作为本发明之一而被包含。
本发明的氧化物半导体的制造方法的特征在于，将含有锗的原料溶液进行雾化或液滴化(雾化工序)，并且向得到的雾化液滴供给载气，利用该载气将所述雾化液滴运送到具有正方晶晶体结构的结晶基板上(运送工序)，接着使所述雾化液滴在所述结晶基板上进行热反应(制膜工序)。
<基体>
所述基体只要能够支撑所述氧化物半导体则不受特别限定。所述基体的材料也只要不阻碍本发明的目的就不受特别限定，可以是公知的基体。所述基体可以由有机化合物构成，也可以由无机化合物构成。所述基体的形状也只要不阻碍本发明的目的就不受特别限定。作为所述基体的形状，例如可以举出平板或圆板等板状、纤维状、棒状、圆柱状、方柱状、筒状、螺旋状、球状、环状等，在本发明中，所述基体优选为基板，更优选为结晶基板。所述基板的厚度不受特别限定。另外，所述结晶基板可以与上述结晶基板同样。
(雾化工序)
雾化工序使所述原料溶液雾化。雾化方法只要能够使所述原料溶液雾化则不受特别限定，可以是公知的方法，在本发明中，优选使用超声波的雾化方法。使用超声波得到的雾的初速度为零，在空中漂浮，因而优选，该雾为不是例如像喷雾那样进行吹送而是在空间中飘浮而能够以气体的形式运送的雾，因此不会存在因碰撞能量导致的损伤，因而非常优选。雾化液滴的尺寸不受特别限定，可以为几mm左右，优选50μm以下，更优选100nm～10μm。
(原料溶液)
所述原料溶液只要含有掺杂元素和锗且锗的含量比所述掺杂元素的含量多，则不受特别限定。所述原料溶液可以包含无机材料，也可以包含有机材料。在本发明的实施方式中，优选所述原料溶液以有机锗化合物的形态含有锗。另外，在本发明的实施方式中，优选所述有机锗化合物具有羧基。所述原料溶液中的锗(例如，所述有机锗化合物等)的配合比例不受特别限定，相对于原料溶液整体，优选为0.0001mol/L～20mol/L，更优选为0.001mol/L～1.0mol/L。另外，所述原料溶液还可以包含锗以外的其他金属(例如锡或硅等)。
所述原料溶液还可以包含掺杂元素。作为所述掺杂元素，例如可以举出锑(Sb)、砷(As)、铋(Bi)、氟(F)、铝(Al)、镓(Ga)或铟(In)等。在本发明的实施方式中，优选所述掺杂元素为锑(Sb)。此外，所述掺杂元素可以以无机化合物的形态包含在所述原料溶液中，也可以以有机化合物的形态包含在所述原料溶液中。
所述原料溶液的溶剂不受特别限定，可以是水等无机溶剂，也可以是醇等有机溶剂，还可以是无机溶剂与有机溶剂的混合溶液。在本发明中，所述溶剂优选包含水，也优选为水与酸的混合溶剂。作为所述水，更具体地例如可以举出纯水、超纯水、自来水、井水、矿泉水、矿水、温泉水、泉水、淡水、海水等，在本发明中，优选超纯水。另外，作为所述酸，更具体地例如可以举出乙酸、丙酸、丁酸等有机酸；三氟化硼、三氟化硼乙醚、三氯化硼、三溴化硼、三氟乙酸、三氟甲烷磺酸、对甲苯磺酸等。
另外，也可以在所述原料溶液中混合卤化氢酸、氧化剂等添加剂。作为所述卤化氢酸，例如可以举出氢溴酸、盐酸、氢碘酸等。作为所述氧化剂，例如可以举出过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化苯甲酰(C6H5CO)2O2等过氧化物、次氯酸(HClO)、高氯酸、硝酸、臭氧水、过乙酸或硝基苯等有机过氧化物等。
(运送工序)
在运送工序中，向在所述雾化工序中得到的雾化液滴(以下简称为“雾”)供给载气，利用该载气将所述雾运送至基体。作为载气的种类，只要不阻碍本发明的目的就不受特别限定，例如可以举出氧、臭氧、非活性气体(氮、氩等)或还原气体(氢气、合成气体等)等，在本发明中，优选使用氧作为载气。作为使用氧的载气，例如可以举出空气、氧气、臭氧气体等，特别优选氧气和/或臭氧气体。另外，载气的种类可以为一种，也可以是两种以上，还可以进一步使用改变了载气浓度的稀释气体(例如10倍稀释气体等)等作为第二载气。另外，载气的供给部位不仅可以为一处，也可以为两处以上。在本发明中，在使用雾化室、供给管及制膜室的情况下，优选在所述雾化室及所述供给管上分别设置载气的供给部位，更优选在所述雾化室上设置载气的供给部位，在所述供给管上设置稀释气体的供给部位。另外，载气的流量不受特别限定，优选为0.01～20L/分钟，更优选为1～10L/分钟。在稀释气体的情况下，稀释气体的流量优选为0.001～2L/分钟，更优选为0.1～1L/分钟。
(制膜工序)
在制膜工序中，使所述雾化液滴在所述基体上进行热反应，在所述基体的表面的一部分或全部进行制膜。所述热反应只要是由所述雾形成膜的热反应则不受特别限定，只要利用热使所述雾反应即可，反应条件等也只要不阻碍本发明的目的就不受特别限定。在本工序中，通常在溶剂的蒸发温度以上的温度下进行所述热反应，但优选不过高的温度以下。在本发明中，优选在700℃～800℃的温度下进行所述热反应。另外，热反应只要不阻碍本发明目的则可以在真空下、非氧气氛下、还原气体气氛下及氧化气氛下的任一气氛下进行，另外，也可以在大气压下、加压下及减压下的任一条件下进行，在本发明中，优选在氧化气氛下进行，还优选在大气压下进行，更优选在氧化气氛下且在大气压下进行。此外，“氧化气氛”只要是能够通过所述热反应形成所述氧化物半导体的气氛，则不受特别限定。例如，可以举出使用包含氧的载气或者使用由包含氧化剂的原料溶液构成的雾来形成氧化气氛等。另外，膜厚能够通过调整制膜时间来设定。
在本发明的实施方式中，可以在所述基体直接上制膜，也可以在所述基体上层叠与所述氧化物半导体不同的层(例如，n型半导体层、n+型半导体层、n-型半导体层等)、绝缘体层(也包括半绝缘体层)、缓冲层等其他层之后，在所述基体上隔着所述其他层制膜。特别是，为了缓和所述结晶基板与所述结晶性氧化物膜的晶格常数差距，能够优选使用缓冲层。作为所述缓冲层的构成材料，例如可以举出SnO2、TiO2、VO2、MnO2、RuO2、CsO2、IrO2、GeO2、CuO2、PbO2、AgO2、CrO2、SiO2及它们的混晶等。
以上述方式得到的所述结晶性氧化物膜对半导体装置有用，特别是对功率器件有用，例如优选用作至少具备所述结晶性氧化物膜和电极的半导体装置。作为使用所述结晶性氧化物膜形成的半导体装置，可以举出MIS或HEMT等晶体管或TFT、利用半导体-金属结而成的肖特基势垒二极管、JBS、与其他P层组合而成的PN或PIN二极管、受光发光元件等。此外，在本发明中，除了上述以外，也能够将所述结晶性氧化物膜适合用于光电转换元件、气体传感器、光电极、存储器等。在本发明的实施方式中，可以针对所述结晶性氧化物膜根据需要去除所述结晶基板并作为所述结晶性氧化物膜用于半导体装置，也可以作为与所述结晶基板的结晶性层叠结构体用于半导体装置。特别是在所述结晶基板为导电性基板的情况下，能够作为所述结晶性层叠结构体适合应用于半导体装置(纵向型器件)。
另外，所述半导体装置还适合用于在半导体层的单面侧形成有电极的横向型元件(横向型器件)和在半导体层的正背两面侧分别具有电极的纵向型元件(纵向型器件)中的任一种，在本发明的实施方式中，其中优选用于纵向型器件。作为所述半导体装置的优选的例子，例如可以举出肖特基势垒二极管(SBD)、结势垒肖特基二极管(JBS)、金属半导体场效应晶体管(MESFET)、高电子迁移率晶体管(HEMT)、金属氧化膜半导体场效应晶体管(MOSFET)、静电感应晶体管(SIT)、结型场效应晶体管(JFET)、绝缘栅型双极晶体管(IGBT)或发光二极管(LED)等。
下面，使用附图对将本发明的结晶性层叠结构体应用于n型半导体层(n+型半导体或n-半导体层等)时的所述半导体装置的优选的例子进行说明，但本发明并不限定于这些例子。
(SBD)
图6表示本发明的实施方式所涉及的肖特基势垒二极管(SBD)的一例。图6的SBD具备n-型半导体层101a、n+型半导体层101b、肖特基电极105a及欧姆电极105b。
肖特基电极及欧姆电极的材料可以是公知的电极材料，作为所述电极材料，例如可以举出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或它们的合金、氧化锡、氧化锌、氧化铼、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或者它们的混合物以及层叠体等。
关于肖特基电极及欧姆电极的形成，例如能够通过真空蒸镀法或溅射法等公知的方法来进行。更具体地，例如在使用所述金属中的两种类的第一金属和第二金属形成肖特基电极的情况下，层叠由第一金属构成的层和由第二金属构成的层，并且对由第一金属构成的层和由第二金属构成的层实施利用光刻法的图案化，由此能够形成肖特基电极及欧姆电极。
当对图6的SBD施加反向偏置时，由于耗尽层(未图示)扩展到n型半导体层101a中，因此成为高耐压的SBD。另外，在施加正向偏置的情况下，电子从欧姆电极105b流向肖特基电极105a。如此，使用前述半导体结构的SBD在高耐压及强电流用方面优异，开关速度也快，耐压性及可靠性也优异。
(JBS)
图7表示作为本发明的优选的实施方式之一的结势垒肖特基二极管(JBS)。图7的半导体装置包括：n+型半导体层4；n-型半导体层3；层叠在所述n型半导体层上；肖特基电极2，设置在所述n-型半导体层上且能够在与所述i型半导体层的上方之间形成肖特基势垒；以及p型半导体层1，设置在肖特基电极2与n-型半导体层3之间。此外，p型半导体层1埋入n-型半导体层3中。在本发明中，优选每隔一定间隔设置所述p型半导体层，更优选在所述肖特基电极的两端与所述n-型半导体层之间分别设置所述p型半导体层。根据这样的优选的方式，JBS构成为热稳定性和密接性更优异、漏电流进一步减轻并且耐压等半导体特性更优异。此外，图7的半导体装置在n+型半导体层4上具备欧姆电极5。
图7的半导体装置的各层的形成方法只要不阻碍本发明的目的则不受特别限定，可以是公知的方法。例如，可以举出在通过真空蒸镀法、CVD法、溅射法、各种涂布技术等进行成膜之后利用光刻法进行图案化的方法；或者使用印刷技术等直接进行图案化的方法等。
(MOSFET)
图8表示本发明的半导体装置为MOSFET的情况的一例。图8的MOSFET是沟道型的MOSFET，具备n-型半导体层131a、n+型半导体层131b及131c、栅绝缘膜134、栅电极135a、源电极135b及漏电极135c。
在漏电极135c上形成有例如厚度100nm～100μm的n+型半导体层131b，在所述n+型半导体层131b上形成有例如厚度100nm～100μm的n-型半导体层131a。而且，进一步在所述n-型半导体层131a上形成有n+型半导体层131c，在所述n+型半导体层131c上形成有源电极135b。
另外，在所述n-型半导体层131a及所述n+型半导体层131c内形成有贯穿所述n+半导体层131c且深度到达所述n-型半导体层131a的中途的多个沟道槽。在所述沟道槽内例如隔着厚度10nm～1μm的栅绝缘膜134而埋入形成有栅电极135a。
对于图8的MOSFET的开启状态，在所述源电极135b与所述漏电极135c之间施加电压，对所述栅电极135a施加相对于所述源电极135b为正的电压时，在所述n-型半导体层131a的侧面形成沟道层，电子被注入所述n-型半导体层131a，从而实现接通。对于关闭状态，通过将所述栅电极的电压设为0V，不能形成沟道层，n-型半导体层131a处于由耗尽层填满的状态，从而实现断开。
(HEMT)
图16表示本发明的实施方式所涉及的高电子迁移率晶体管(HEMT)的一例。图16的HEMT具备带隙宽的n型半导体层121a、带隙窄的n型半导体层121b、n+型半导体层121c、半绝缘体层124、缓冲层128、栅电极125a、源电极125b及漏电极125c。在本发明的实施方式中，例如优选在带隙宽的n型半导体层121a中使用所述结晶性氧化物膜，在所述带隙窄的n型半导体层121b中使用Ge。
虽然在上述例子中示出了不使用p型半导体的例子，但本发明的实施方式并不限定于此，也可以使用p型半导体。图9～图11以及图17～图20示出使用p型半导体的例子。这些半导体装置可以以与上述例子同样的方式制造。此外，p型半导体的材料与n型半导体的材料相同，优选包含p型掺杂剂。
(MOSFET)
图9表示具备n-型半导体层131a、第一n+型半导体层131b、第二n+型半导体层131c、p型半导体层132、p+型半导体层132a、栅绝缘膜134、栅电极135a、源电极135b及漏电极135c的金属氧化膜半导体场效应晶体管(MOSFET)的优选的一例。此外，p+型半导体层132a可以是p型半导体层，也可以与p型半导体层132相同。
(IGBT)
图10表示具备n型半导体层151、n-型半导体层151a、n+型半导体层151b、p型半导体层152、栅绝缘膜154、栅电极155a、发射电极155b及集电极155c的绝缘栅型双极晶体管(IGBT)的优选的一例。
(LED)
图11表示本发明的实施方式所涉及的半导体装置为发光二极管(LED)的情况的一例。图11的半导体发光元件在第二电极165b上具备n型半导体层161，在n型半导体层161上层叠有发光层163。而且，在发光层163上层叠有p型半导体层162。在p型半导体层162上具备使由发光层163产生的光透过的透光性电极167，在透光性电极167上层叠有第一电极165a。此外，图11的半导体发光元件也可以除了电极部分以外被保护层覆盖。
作为透光性电极的材料，可以举出包含铟(In)或钛(Ti)的氧化物的导电性材料等。更具体地，例如可以举出In2O3、ZnO、SnO2、Ga2O3、TiO2、CeO2或它们的两种以上的混晶或掺杂到它们中而成的物质等。通过利用溅射等公知的方法设置这些材料，能够形成透光性电极。另外，在形成透光性电极之后，也可以实施以透光性电极的透明化为目的的热退火。
根据图11的半导体发光元件，将第一电极165a设为正极，将第二电极165b设为负极，经由两者使电流流过p型半导体层162、发光层163和n型半导体层161，从而使发光层163发光。
作为第一电极165a及第二电极165b的材料，例如可以举出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或者它们的混合物等。电极的形成方法不受特别限定，可以根据从印刷方式、喷雾法、涂布方式等湿式方式、真空蒸镀法、溅射法、离子预镀法等物理方式、CVD、等离子体CVD法等化学方式等中考虑与所述材料的适应性而适当选择的方法而在所述基板上形成电极。
(气体传感器)
图17表示本发明的实施方式所涉及的气体传感器的一例。图17的气体传感器具备第一层11、第二层12、第一电极13及第二电极14。第一层及第二层可以是n型半导体层，也可以是p型半导体层。第二层的功函数小于第一层的功函数。所述第二层和所述第一电极优选形成肖特基结。所述第一层和所述第二电极优选形成肖特基结。所述第一电极和第二电极的材料不受特别限定。作为所述第一电极和第二电极的材料，例如可以举出金、银、铂等。通过在所述第一层和/或所述第二层中使用本发明的结晶性氧化物膜，从而能够实现更高灵敏度的气体传感器。
(光电转换元件)
图18表示本发明的实施方式所涉及的光电转换元件的一例。图18的(a)的光电转换元件具有作为下部电极发挥功能的导电性膜51、电子阻挡层56a、光电转换层52及作为上部电极发挥功能的透明导电性膜55依次层叠而成的结构。图18的(b)的光电转换元件具有在下部电极51上依次层叠电子阻挡层56a、光电转换层52、空穴阻挡层56b及上部电极55而成的结构。图18的(b)中的电子阻挡层56a、光电转换层52及空穴阻挡层16b的层叠顺序可以根据用途和特性而适当变更。本发明的结晶性氧化物膜例如也可以用于光电转换层52、电子阻挡层56a或空穴阻挡层56b等。在图18的光电转换元件中，优选经由上部电极55向光电转换层52入射光。这样的光电转换元件能够适合应用于光传感器用途和摄像元件用途。
(受光元件)
图19表示本发明的实施方式所涉及的受光元件的一例。图19的受光元件具备下部电极40、高浓度n型层41、低浓度n型层42、高浓度p型层43、肖特基电极44、上部电极45及特定区域46。下部电极40、肖特基电极44及上部电极45的材料可以是公知的电极材料(例如Au、Ni、Pb、Rh、Co、Re、Te、Ir、Pt、Se等)。另外，特定区域46例如是高浓度n型区域。在本发明的实施方式中，能够将所述结晶性氧化物膜适合用于所述高浓度n型层41、低浓度n型层42、高浓度p型层43及特定区域46等。根据图19的受光元件，当从上部电极45的窗部入射人眼安全带的光，并且光被肖特基电极44的自由电子吸收时，能够向低浓度n型层42侧放出电子，该放出的电子在特定区域46的前端部附近的高电场区域中加速。
(光电极)
图20表示本发明的实施方式所涉及的光电极的一例。图20的光电极具备基板31、设置在基板31上的导电体层(电子传导层)32及设置在导电体层32上的光催化剂层(光吸收层)33。作为基板31，例如可以使用玻璃基板或蓝宝石基板等。在本发明的实施方式中，作为基板31，也可以使用上述结晶基板等。所述导电体层32的厚度不受特别限定，优选为10nm～150nm。所述光催化剂层33的厚度不受特别限定，优选为100nm以上。另外，在光催化剂层33由n型半导体构成的情况下，优选以真空能级与导电体层32的费米能级的能量差小于真空能级与光催化剂层33的费米能级的能量差的方式确定光催化剂层33与导电体层32的材料组合。另外，在光催化剂层33由p型半导体构成的情况下，优选以真空能级与导电体层32的费米能级的能量差大于真空能级与光催化剂层33的费米能级的能量差的方式确定光催化剂层33与导电体层32的材料组合。在本发明的实施方式中，能够将所述结晶性氧化物膜适合用于所述导电体层32和/或光催化剂层31。图20的光电极例如适合用于光电化学单元等。
以上所述的本发明的结晶性氧化物膜或半导体装置为了发挥上述功能而能够应用于逆变器或转换器等电力转换装置。更具体地，能够应用为内置于逆变器或转换器中的二极管、作为开关元件的晶闸管、功率晶体管、IGBT(Insulated Gate BipolarTransistor)、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)等。图12是表示使用了本发明的实施方式所涉及的半导体装置的控制系统的一例的方框结构图，图13是该控制系统的电路图，尤其是适合搭载于电动汽车(Electric vehicle)的控制系统。
如图12所示，控制系统500具有电池(电源)501、升压转换器502、降压转换器503、逆变器504、电动机(驱动对象)505和驱动控制部506，它们搭载于电动汽车。电池501例如由镍氢电池或锂离子电池等蓄电池构成，能够通过供电站中的充电或减速时的再生能量等来储存电力，并且输出电动汽车的行驶系统或电装系统的操作所需的直流电压。升压转换器502例如是搭载有截波电路的电压转换装置，能够通过截波电路的开关操作来将从电池501供给的例如200V的直流电压升压至例如650V之后，输出到电动机等行驶系统。降压转换器503也同样是搭载有截波电路的电压转换装置，能够通过将从电池501供给的例如200V的直流电压降压至例如12V左右，由此输出到包括电动窗、动力转向器或车载电气设备等的电装系统。
逆变器504通过开关操作来将从升压转换器502供给的直流电压转换为三相交流电压后输出到电动机505。电动机505是构成电动汽车的行驶系统的三相交流电动机，通过由逆变器504输出的三相交流电压进行旋转驱动，将其旋转驱动力经由未图示的传动装置等而传递至电动汽车的车轮。
另一方面，使用未图示的各种传感器，从行驶中的电动汽车计测车轮的转速、转矩、加速踏板的踩踏量(加速量)等实测值，这些计测信号被输入到驱动控制部506。另外，同时逆变器504的输出电压值也被输入到驱动控制部506。驱动控制部506具有具备CPU(Central Processing Unit，中央处理器)等运算部和存储器等数据保存部的控制器的功能，通过使用输入的计测信号来生成控制信号并以反馈信号的形式输出到逆变器504，从而控制开关元件的开关操作。由此，逆变器504赋予给电动机505的交流电压被瞬间校正，从而能够准确地执行电动汽车的运转控制，实现电动汽车的安全及舒适的操作。此外，也可以通过将来自驱动控制部506的反馈信号赋予给升压转换器502，从而控制输出到逆变器504的电压。
图13是图12中的除了降压转换器503以外的电路构成，即是仅表示用于驱动电动机505的构成的电路构成。如该图所示，本发明的半导体装置例如作为肖特基势垒二极管被采用于升压转换器502及逆变器504而提供于开关控制。在升压转换器502中被组装到截波电路中而进行截波控制，并且在逆变器504中被组装到包含IGBT的开关电路中而进行开关控制。此外，通过使电感器(线圈等)存在于电池501的输出，从而实现电流的稳定化，并且通过使电容器(电解电容器等)介于电池501、升压转换器502及逆变器504各自的之间，从而实现电压的稳定化。
另外，如在图13中用虚线所示，在驱动控制部506内设置有由CPU(CentralProcessing Unit)构成的运算部507和由非挥发性存储器构成的存储部508。通过输入到驱动控制部506的信号被赋予到运算部507进行必要的运算，由此生成对各半导体元件的反馈信号。另外，存储部508暂时保持运算部507的运算结果，或者将驱动控制所需的物理常数或函数等以表格的形式储存并适当输出到运算部507。运算部507和存储部508可以采用公知的结构，其处理能力等也可以任意地选定。
如图12及图13所示，在控制系统500中，升压转换器502、降压转换器503、逆变器504的开关操作使用二极管或作为开关元件的晶闸管、功率晶体管、IGBT、MOSFET等。进一步地，通过应用本发明所涉及的半导体装置等，能够期待非常良好的开关特性，并且能够实现控制系统500的进一步小型化和成本降低。即，升压转换器502、降压转换器503、逆变器504分别能够期待本发明的效果，它们中的任一个或任意两个以上的组合或者还包括驱动控制部506的形态中的任一种均能够期待本发明的效果。
另外，上述控制系统500不仅能够将本发明的半导体装置应用于电动汽车的控制系统，还能够应用于将来自直流电源的电力进行升压及降压或者从直流向交流进行电力转换之类的所有用途的控制系统。另外，也可以使用太阳能电池等电源作为电池。
图14是表示采用了本发明的实施方式所涉及的半导体装置的控制系统的另一例的方框结构图，图15是该控制系统的电路图，是适合搭载于利用来自交流电源的电力进行操作的基础设施设备或家电设备等的控制系统。
如图14所示，控制系统600输入由外部的例如三相交流电源(电源)601供给的电力，具有AC/DC转换器602、逆变器604、电动机(驱动对象)605、驱动控制部606，它们可搭载于各种设备(后述)。三相交流电源601例如是电力公司的发电设施(火力发电站、水力发电站、地热发电站、原子能发电站等)，其输出经由变电站降压并以交流电压的形式供给。另外，例如以自家发电机等的形态设置在大楼内或临近设施内并通过电力电缆供给。AC/DC转换器602是将交流电压转换为直流电压的电压转换装置，将由三相交流电源601供给的100V或200V的交流电压转换为规定的直流电压。具体地，通过电压转换而转换为3.3V、5V或12V之类的通常使用的期望的直流电压。在驱动对象为电动机的情况下转换成12V。此外，也可以采用单相交流电源来代替三相交流电源，在该情况下，只要将AC/DC转换器设为单相输入，则可以设为同样的系统结构。
逆变器604通过开关操作来将由AC/DC转换器602供给的直流电压转换为三相交流电压并输出到电动机605。电动机604的形态根据控制对象而有所不同，在控制对象为电车的情况下是用于驱动车轮的三相交流电动机，在控制对象为工厂设备的情况下是用于驱动泵或各种动力源的三相交流电动机，在控制对象为家电设备的情况下是用于驱动压缩机等的三相交流电动机，通过由逆变器604输出的三相交流电压进行旋转驱动，将其旋转驱动力传递至未图示的驱动对象。
此外，例如在家电设备中，也有许多可直接供给从AC/DC转换器302输出的直流电压的驱动对象(例如个人电脑、LED照明设备、影像设备、音响设备等)，在这种情况下控制系统600不需要逆变器604，如图14所示，从AC/DC转换器602向驱动对象供给直流电压。在这种情况下，例如向个人电脑等供给3.3V的直流电压，向LED照明设备等供给5V的直流电压。
另一方面，使用未图示的各种传感器，计测驱动对象的转速、转矩或者驱动对象的周边环境的温度、流量等之类的实测值，这些计测信号被输入到驱动控制部606。另外，同时逆变器604的输出电压值也被输入到驱动控制部606。基于这些计测信号，驱动控制部606向逆变器604赋予反馈信号，控制开关元件的开关操作。由此，逆变器604赋予给电动机605的交流电压被瞬间校正，从而能够准确地执行驱动对象的运转控制，实现驱动对象的稳定操作。另外，如上所述，在驱动对象能够由直流电压驱动的情况下，也能够对AC/DC转换器602进行反馈控制，以代替对逆变器的反馈。
图15表示图14的电路构成。如该图所示，本发明的半导体装置例如作为肖特基势垒二极管被采用于AC/DC转换器602及逆变器604而提供于开关控制。AC/DC转换器602例如使用将肖特基势垒二极管以桥接状进行电路构成而成的构成，通过将输入电压的负电压部分进行转换整流而成为正电压来进行直流转换。另外，在逆变器604中被组装到IGBT的开关电路中而进行开关控制。此外，通过使电感器(线圈等)介于三相交流电源601与AC/DC转换器602之间而实现电流的稳定化，并且通过使电容器(电解电容器等)介于AC/DC转换器602与逆变器604之间而实现电压的稳定化。
另外，如在图15中用虚线所示，在驱动控制部606内设置有由CPU构成的运算部607和由非挥发性存储器构成的存储部608。通过输入到驱动控制部606的信号被赋予到运算部607进行必要的运算，由此生成对各半导体元件的反馈信号。另外，存储部608暂时保持运算部607的运算结果，或者将驱动控制所需的物理常数或函数等以表格的形式储存并适当输出到运算部607。运算部607和存储部608可以采用公知的结构，其处理能力等也可以任意地选定。
在这样的控制系统600中，也与图14及图15所示的控制系统500同样，在AC/DC转换器602、逆变器604的整流操作、开关操作中，使用二极管或作为开关元件的晶闸管、功率晶体管、IGBT、MOSFET等。此外，通过应用本发明所涉及的半导体膜或半导体装置，能够期待非常良好的开关特性，并且能够实现控制系统600的进一步小型化和成本降低。即，AC/DC转换器602、逆变器604分别能够期待本发明的效果，它们中的任一个或组合或者还包括驱动控制部606的形态中的任一种均能够期待本发明的效果。
另外，在图14及图15中，作为驱动对象例示了电动机605，但驱动对象并不一定限定于进行机械操作的对象，也可以以需要交流电压的多个设备为对象。只要从交流电源输入电力来将驱动对象进行驱动则能够应用控制系统600，为了以基础设施设备(例如大楼、工厂等的电力设备、通信设备、交通管制设备、上下水处理设备、系统设备、省力设备、电车等)或家电设备(例如冰箱、洗衣机、个人电脑、LED照明设备、影像设备、音响设备等)之类的设备为对象的驱动控制而能够搭载控制系统600。
(实施例1)
1.成膜装置
使用图1对在本实施例中使用的雾化CVD装置进行说明。雾化CVD装置19具备：用于载置基板20的基座21；用于供给载气的载气供给单元22a；用于调节从载气供给单元22a送出的载气的流量的流量调节阀23a；用于供给载气(稀释)的载气(稀释)供给单元22b；用于调节从载气(稀释)供给单元22b送出的载气的流量的流量调节阀23b；用于收容原料溶液24a的雾发生源24；用于放入水25a的容器25；安装在容器25的底面上的超声波振子26；由内径40mm的石英管构成的供给管27；以及设置在供给管27的周边部的加热器28。基座21由石英构成，并且用于载置基板20的面相对于水平面倾斜。通过将成为成膜室的供给管27和基座21均用石英制作，从而抑制来自装置的杂质混入形成在基板20上的膜内。
2.原料溶液的制作
在将双[2-羧基乙基锗(IV)]倍半氧化物(C6H10Ge2O7)设为0.001M的水溶液中，加入10体积％的盐酸(HCl)，将其作为原料溶液。
3.制膜准备
将在上述2.中得到的原料溶液24a收容在雾发生源24内。接着，作为结晶基板20，将(001)面r-TiO2基板设置在基座21上，使加热器28的温度升温至750℃。接着，打开流量调节阀23a、23b，从作为载气源的载气供给单元22a、22b向供给管27内供给载气，用载气充分置换供给管27内的气氛后，将载气的流量调节为3.0L/分钟，将载气(稀释)的流量调节为0.5L/分钟。另外，使用氧作为载气。
4.成膜
接着，使超声波振子26以2.4MHz振动，并且使该振动通过水25a传播到原料溶液24a，由此使原料溶液24a雾化而生成雾(雾化液滴)24b。该雾24b借助载气经过供给管27内被导入成膜室30内，在大气压下且在750℃，使雾在基板20上进行热反应，在基板20上进行GeO2膜的制膜。得到的GeO2膜的膜厚为200nm。
5.评价
对于在上述4.中得到的结晶性层叠结构体的GeO2膜，使用X射线衍射装置进行膜的鉴定，其结果得到的膜为具有金红石型结构的(001)面取向的r-GeO2膜。将XRD的结果示于图2。图2的(a)表示2θ/ω扫描的结果，图2的(b)表示ω扫描的结果。另外，002衍射峰中的摇摆曲线半峰宽为560arcsec。另外，在使用原子力显微镜(AFM)观察膜表面的结果，如图3所示，可知表面粗糙度(RMS)为0.138nm，表面平滑性优异。另外，将使用SEM(扫描电子显微镜)对得到的膜的表面进行观察的结果示于图4。图4的虚线部分表示异常晶粒(高度与平面部分的高度不同的部分)。根据图4所示的观察结果，算出异常晶粒的面积比例(异常晶粒部分的面积/观察视场整体的面积)，其结果面积比例为0.8％。
(比较例1)
除了将原料溶液中的双[2-羧基乙基锗(IV)]倍半氧化物(C6H10Ge2O7)的浓度设为0.025M(mol/L)、制膜温度设为750℃以外，以与实施例1同样的方式进行GeO2膜的制膜。对于得到的GeO2膜，使用X射线衍射装置进行膜的鉴定，其结果得到的膜为具有金红石型结构的(001)面取向的r-GeO2膜。另外，将使用SEM对得到的膜的表面进行观察的结果示于图5。根据图5所示的观察结果，算出异常晶粒的面积比例(异常晶粒部分的面积/观察视场整体的面积)，其结果面积比例为27％。
产业上的可利用性
本发明的结晶性氧化物膜能够用于半导体(例如化合物半导体电子器件等)、电子部件及电气设备部件、光学及电子照片关联装置、工业部件等所有领域，尤其对半导体装置及其部件等有用。
附图标记说明
1 p型半导体层
2 肖特基电极
3 n-型半导体层
4 n+型半导体层
5 欧姆电极
11 第一层
12 第二层
13 第一电极
14 第二电极
19 雾化CVD装置
20 基板(结晶基板)
21 基座
22a 载气供给单元
22b 载气(稀释)供给单元
23a 流量调节阀
23b 流量调节阀
24 雾发生源
24a 原料溶液
25 容器
25a 水
26 超声波振子
27 供给管
28 加热器
29 排气口
31 基板
32 导电体层(电子传导层)
33 光催化剂层(光吸收层)
40 下部电极
41 高浓度n型层
42 低浓度n型层
43 高浓度p型层
44 肖特基电极
45 上部电极
46 特定区域
51 导电性膜
52 光电转换层
55 透明导电性膜
56a 电子阻挡层
56b 空穴阻挡层
101a n-型半导体层
101b n+型半导体层
105b欧姆电极
105a肖特基电极
131a n-型半导体层
131b第一n+型半导体层
131c 第二n+型半导体层
132 p型半导体层
132a p+型半导体层
134栅绝缘膜
135a栅电极
135b源电极
135c 漏电极
151 n型半导体层
151a n-型半导体层
151b n+型半导体层
152 p型半导体层
154 栅绝缘膜
155a栅电极
155b发射电极
155c 集电极
161 n型半导体层
162 p型半导体层
163 发光层
165a第一电极
165b第二电极
167 透光性电极
500 控制系统
501 电池(电源)
502 升压转换器
503 降压转换器
504 逆变器
505 电动机(驱动对象)
506 驱动控制部
507 运算部
508 存储部
600 控制系统
601 三相交流电源(电源)
602 AC/DC转换器
604 逆变器
605 电动机(驱动对象)
606 驱动控制部
607 运算部
608 存储部。

Claims (10)

1.一种结晶性氧化物膜，为含有锗氧化物的结晶性氧化物膜，其特征在于，通过表面SEM观察确认到的异常晶粒的面积比例为3％以下。
2.根据权利要求1所述的结晶性氧化物膜，其中，
所述结晶性氧化物膜的膜厚为100nm以上。
3.根据权利要求1或2所述的结晶性氧化物膜，其中，
通过表面SEM观察确认到的所述异常晶粒的面积比例为3％以下的区域至少存在0.04mm2。
4.根据权利要求1～3中任一项所述的结晶性氧化物膜，其中，
所述结晶性氧化物膜的表面粗糙度为10nm以下。
5.根据权利要求1～4中任一项所述的结晶性氧化物膜，其中，
所述结晶性氧化物膜具有正方晶晶体结构。
6.根据权利要求1～5中任一项所述的结晶性氧化物膜，其中，
所述结晶性氧化物膜为单轴取向膜。
7.根据权利要求1～6中任一项所述的结晶性氧化物膜，其中，
所述结晶性氧化物膜的X射线衍射测定的半峰宽为1000arcsec以下。
8.一种半导体装置，至少具备结晶性氧化物膜和电极，其特征在于，
所述结晶性氧化物膜为权利要求1～7中任一项所述的结晶性氧化物膜。
9.一种电力转换装置，使用权利要求8所述的半导体装置。
10.一种控制系统，使用权利要求8所述的半导体装置。
CN202280053311.7A 2021-07-30 2022-07-26 结晶性氧化物膜及半导体装置 Pending CN117730402A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-126327 2021-07-30
JP2021126327 2021-07-30
PCT/JP2022/028852 WO2023008454A1 (ja) 2021-07-30 2022-07-26 結晶性酸化物膜および半導体装置

Publications (1)

Publication Number Publication Date
CN117730402A true CN117730402A (zh) 2024-03-19

Family

ID=85087703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280053311.7A Pending CN117730402A (zh) 2021-07-30 2022-07-26 结晶性氧化物膜及半导体装置

Country Status (3)

Country Link
US (1) US20240170285A1 (zh)
CN (1) CN117730402A (zh)
WO (1) WO2023008454A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542542B1 (zh) * 1967-04-14 1979-02-08
JPS5310990A (en) * 1976-07-19 1978-01-31 Hitachi Ltd Photoelectric transducer
JP2000012860A (ja) * 1998-06-17 2000-01-14 Matsushita Electric Ind Co Ltd 半導体絶縁体積層膜の製造方法および薄膜トランジスタの製造方法
US6410343B1 (en) * 1999-04-28 2002-06-25 Sharp Laboratories Of America, Inc. C-axis oriented lead germanate film and deposition method
US6475813B1 (en) * 2001-08-13 2002-11-05 Sharp Laboratories Of America, Inc. MOCVD and annealing processes for C-axis oriented ferroelectric thin films
WO2014030389A1 (ja) * 2012-08-24 2014-02-27 独立行政法人科学技術振興機構 ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法
JPWO2014050187A1 (ja) * 2012-09-28 2016-08-22 国立研究開発法人科学技術振興機構 ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法
JP2016146382A (ja) * 2015-02-06 2016-08-12 国立大学法人名古屋大学 Ｍｏｓキャパシタ及びｍｏｓｆｅｔ

Also Published As

Publication number Publication date
US20240170285A1 (en) 2024-05-23
WO2023008454A1 (ja) 2023-02-02

Similar Documents

Publication Publication Date Title
TWI831755B (zh) ｐ型氧化物半導體膜及其形成方法
JP2022069302A (ja) 半導体装置
CN117730402A (zh) 结晶性氧化物膜及半导体装置
CN117751457A (zh) 氧化物结晶、结晶性氧化物膜、结晶性层叠结构体及半导体装置
WO2023008453A1 (ja) 酸化物結晶、結晶性酸化物膜、結晶性積層構造体および半導体装置
CN117751435A (zh) 氧化物半导体及半导体装置
TW202118047A (zh) 氧化物半導體膜及半導體裝置
WO2022210615A1 (ja) 半導体装置
WO2022230831A1 (ja) 半導体装置
WO2023136309A1 (ja) 半導体装置
WO2022230834A1 (ja) 半導体装置
US20240055510A1 (en) Semiconductor device
WO2022230830A1 (ja) 半導体装置
WO2022030650A1 (ja) 半導体素子および半導体装置
WO2022030651A1 (ja) 半導体素子および半導体装置
WO2023145910A1 (ja) 積層構造体、半導体素子および半導体装置
KR20220165210A (ko) 반도체 장치
WO2023145912A1 (ja) 積層構造体、半導体素子および半導体装置
WO2023145911A1 (ja) 積層構造体、半導体素子および半導体装置
KR20220165211A (ko) 반도체 장치
TW202110743A (zh) 氧化物膜及半導體裝置
JP2022187481A (ja) 半導体装置
JP2022187480A (ja) 半導体装置
JP2024005112A (ja) 結晶膜
JP2022011781A (ja) 結晶性酸化物膜および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication