JP2016146382A - Mosキャパシタ及びmosfet - Google Patents

Mosキャパシタ及びmosfet Download PDF

Info

Publication number
JP2016146382A
JP2016146382A JP2015022059A JP2015022059A JP2016146382A JP 2016146382 A JP2016146382 A JP 2016146382A JP 2015022059 A JP2015022059 A JP 2015022059A JP 2015022059 A JP2015022059 A JP 2015022059A JP 2016146382 A JP2016146382 A JP 2016146382A
Authority
JP
Japan
Prior art keywords
geo
film
layer
mos capacitor
tetragonal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015022059A
Other languages
English (en)
Inventor
満男 坂下
Mitsuo Sakashita
満男 坂下
財満 鎭明
Shizuaki Zaima
鎭明 財満
理 中塚
Osamu Nakatsuka
中塚  理
和歌奈 竹内
Wakana Takeuchi
和歌奈 竹内
茂久 柴山
Shigehisa Shibayama
茂久 柴山
田岡 紀之
Noriyuki Taoka
紀之 田岡
加藤 公彦
Kimihiko Kato
公彦 加藤
鉄兵 吉田
Teppei Yoshida
鉄兵 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Original Assignee
Nagoya University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC filed Critical Nagoya University NUC
Priority to JP2015022059A priority Critical patent/JP2016146382A/ja
Publication of JP2016146382A publication Critical patent/JP2016146382A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】化学反応に耐性のあるGeO2膜を具備するMOSキャパシタを提供すること。【解決手段】ゲルマニウムチャネルとして機能するGe層、前記Ge層上に設けられGeO2を主成分とするGeO2膜、及び、前記GeO2膜上に設けられる絶縁膜を備えたMOSキャパシタにおいて、前記GeO2膜が正方晶からなるGeO2結晶を有することを特徴とするMOSキャパシタ。【選択図】図5

Description

本発明は、MOSキャパシタ及びMOSFETに関する。
現在、MOSFET(metal−oxide−semiconductor field−effect transistor)などの半導体装置においては、MOS(metal−oxide−semiconductor)キャパシタのチャネル材料として、シリコンを主成分とする半導体を用いるものが主流となっている。実際に、特許文献1〜特許文献4には、シリコンを主成分とする半導体をチャネル材料として具備するMOSキャパシタが、いずれも具体的に記載されている。
しかしながら、シリコンを主成分とする半導体をチャネル材料として具備するMOSキャパシタの研究が精力的に行われた結果、シリコンを主成分とする半導体では、その材料の性質上、電子やホールの移動度の改善が既に限界となってきている。
そこで、電子やホールの移動度に改善の余地があるチャネル材料として、ゲルマニウムが注目されている。
また、一般に、MOSキャパシタにおいて、チャネル材料の表面に直接絶縁膜を配置すると、その界面に界面準位なる欠陥準位が生じ、界面特性が低下することが知られている。そして、かかる界面特性の低下により、MOSFETの機能が低下する。
そこで、界面特性の改善を目的として、チャネル材料と絶縁膜の間に薄膜を設けることが検討されている。例えば、非特許文献1及び非特許文献2には、チャネル材料としてのゲルマニウム半導体上に、熱酸化法にてGeO薄膜を設けたMOSキャパシタが記載されている。
しかし、非特許文献2には、チャネル材料としてのゲルマニウム半導体上に熱酸化法にてGeO薄膜を設けたMOSキャパシタが、水分などに弱いことが示唆されている。
特開平6−13546号公報 特開2000−307130号公報 特開2006−32533号公報 特開2008−288576号公報
Journal of Applied Physics, 2009, Volume 106, 073716 Applied Physics Letters, 2009, Volume 94, 202112
本発明は、かかる事情に鑑みてなされたものであり、化学反応に耐性のあるGeO薄膜を具備するMOSキャパシタを提供することを目的とする。
本発明者は、試行錯誤の結果、熱酸化法ではなく、CVDによる堆積法にてGeO膜を設けることを想起した。そして、本発明者が、熱酸化法又は堆積法の両方法にて製造したGeO膜のそれぞれについて、水分などに対する安定性を評価したところ、後者の安定性が顕著であったことを知見した。さらに、熱酸化法又は堆積法の両方法にて製造したGeO膜のそれぞれについて、詳細な分析を確認したところ、前者は非晶質であり、後者は正方晶であることを見出し、本発明を完成するに至った。
本発明のMOSキャパシタは、ゲルマニウムチャネルとして機能するGe層、Ge層上に設けられGeOを主成分とするGeO膜、及び、前記GeO膜上に設けられる絶縁膜を備え、GeO膜が正方晶からなるGeO結晶を有することを特徴とする。
本発明のMOSキャパシタのGeO結晶を有するGeO膜は、水分などに対する化学反応に対して比較的安定である。
評価例2の耐水性試験の結果を示したグラフである。 評価例2の初期膜厚に対する水のエッチング速度を示したグラフである。 評価例3の結果を示したグラフである。 評価例4の結果を示したグラフである。 本発明のMOSキャパシタを具備するMOSFETの模式図である。
以下に、本発明を実施するための形態を説明する。なお、特に断らない限り、本明細書に記載された数値範囲「a〜b」は、下限aおよび上限bをその範囲に含む。そして、これらの上限値および下限値、ならびに実施例中に列記した数値も含めてそれらを任意に組み合わせることで数値範囲を構成し得る。さらに数値範囲内から任意に選択した数値を上限、下限の数値とすることができる。
本発明のMOSキャパシタは、ゲルマニウムチャネルとして機能するGe層、Ge層上に設けられGeOを主成分とするGeO膜、及び、前記GeO膜上に設けられる絶縁膜を備え、GeO膜が正方晶からなるGeO結晶を有することを特徴とする。
Ge層は、MOSFETにおいてゲルマニウムチャネルとして機能する層である。Ge層には、ゲルマニウム以外にSi、Sn、Pbなどの第14属元素を含んでいても良い。また、Ge層にドーパントとしてB、Al、Ga、In、Tlなどの第13属元素をドープして、p型のGe層としてもよく、Ge層にドーパントとしてN、P、As、Sb、Biなどの第15属元素をドープして、n型のGe層としてもよい。Ge層としては、例えばGe(001)面などの結晶面を表面に具備するものが好ましい。
GeO膜は、Ge層上に設けられGeOを主成分とする膜であって、正方晶からなるGeO結晶を有する。なお、本明細書において主成分とは、最も質量%が多いことを意味する。GeO膜には、Sc、Y、Laなどの第3属元素、Zr、Hfなどの第4属元素、Alなどの第13属元素が含まれていてもよい。GeO膜においては、GeOを90質量%以上含有するのが好ましく、95質量%以上含有するのがより好ましい。
正方晶のGeO結晶は非晶質のGeOと比較して化学的に安定であり、この点が本発明のMOSキャパシタの安定性に寄与している。GeO結晶としては主に正方晶と六方晶が知られている。参考までに、正方晶GeO、六方晶GeO、非晶質GeOについての物性を表1に示す。
表1から、水への溶解度は、低い順に正方晶GeO、六方晶GeO、非晶質GeOであり、特に正方晶GeOは水への溶解度が著しく低いことがわかる。ここで、水への溶解度が低いとの性質は耐水性に優れるとの性質に関連するといえるので、正方晶GeOは、六方晶GeO及び非晶質GeOと比較して、著しく耐水性に優れるといえる。
また、表1から、密度が高い順に正方晶GeO、六方晶GeO、非晶質GeOであることがわかる。そして、一般に、高密度の物質の方が、物理的及び化学的に安定といえるため、密度の点からも、正方晶GeOは、六方晶GeO及び非晶質GeOと比較して著しく安定であるといえる。したがって、本発明のMOSキャパシタにおいて、GeO膜は、耐化学反応性膜として機能するということができる。
GeO膜に含まれる正方晶GeOは、ゲルマニウムチャネルとして機能するGe層とGeO膜との界面部分に存在するのが好ましい。
GeO膜の膜厚としては、0.3〜1.6nmの範囲内が好ましく、0.3〜1.5nmの範囲内がより好ましく、0.3〜1nmの範囲内がさらに好ましく、0.3〜0.5nmの範囲内が特に好ましい。GeO膜の膜厚が0.3〜0.5nmのものは、実質的には、単層のGeO分子膜と考えられる。
また、GeOは絶縁性であるから、GeO膜の膜厚を0.6〜5nm程度として、GeO膜の一部を以下で説明する絶縁膜としてもよい。すなわち、以下で説明する絶縁膜の材料として、GeOを採用してもよい。
絶縁膜の材料としては、SiOなどの一般にMOSキャパシタの絶縁膜として用いられるものであればよく、特に、high−kと呼ばれるSiOよりも高い誘電率を示す材料(以下、high−k材料という。)を用いた絶縁膜が好ましい。high−k材料としては、Al、HfO、La、MgO、CaO、ZrO、ZrSiO、HfSiO、Y、SrO、Si、Ta、BaO、TiOを例示できる。
絶縁膜の膜厚としては、0.3〜10nmの範囲内が好ましく、0.3〜5nmの範囲内がより好ましい。絶縁膜の膜厚を薄くし過ぎると、トンネル効果によって電子が通過してしまう恐れがある。絶縁膜の膜厚を厚くし過ぎると、MOSキャパシタに電位をon/offした状態でのスイッチ作用に悪影響を及ぼす恐れがある。
絶縁膜は、GeO膜の上に、直接、設けられるのがよい。また、絶縁膜とGeO膜との間に、公知の介在層(以下、介在層という。)を設けてもよい。
本発明のMOSキャパシタには、ゲート電極として機能するゲート金属層が設けられる。ゲート金属層は金属層を具備する。金属層の材料としては、W、Al、Cu、Au、Ir、Ru、Ta、Niなど各種の金属、合金、上記金属とSiとの合金、又は、不純物がドープされた多結晶シリコンなどを主成分とする材料を採用すればよい。金属層の一部は、酸化させて酸化部としてもよい。金属層は一種類の層でもよいが、複数種類を用いて積層としてもよい。また、ゲート金属層は、金属層のみでなく、公知の作用を有する層(以下、作用層という。)を1層以上具備していてもよい。
ゲート金属層は、通常、上記絶縁膜上に設けられるが、ゲート金属層と絶縁膜との間に、必要に応じて公知の作用を有する膜(以下、作用膜という。)を設けてもよい。
上記の介在層、作用層若しくは作用膜として、N、Si及びWなどを含むアモルファス材料、窒化タングステン、窒化シリコン、酸化シリコンなどで構成される保護層若しくは保護膜を例示できる。当該保護層若しくは保護膜は、金属反応防止、金属拡散防止、劣化防止などの作用を奏する。
本発明のMOSキャパシタを、ソースとドレインの間に介在させることでMOSFETとすることができる。
本発明のMOSキャパシタの製造方法を、GeO膜の形成を中心に説明する。
本発明のMOSキャパシタは、基板となるGe層を準備する工程(以下、Ge層準備工程という。)、Ge層に対してHOとGe源とを交互に供給するGeO膜形成工程、絶縁膜形成工程を経て、製造される。正方晶GeOを有するGeO膜は、Ge層に対してHOとGe源とを交互に供給することで形成される。
まず、Ge層準備工程について説明する。
Ge層は、市販のGe基板でもよいし、公知の方法に基づき製造したものでもよく、例えば、Si上にGeをエピタキキャル成長させたものを採用してもよい。さらに、公知の方法に基づき、ドーパントを適宜ドープして、p型又はn型のGe層を適宜適切に合成してもよい。Ge層の形状は特に限定されず、所望のMOSキャパシタ及びMOSFETの形状に即して、適宜適切に決定すればよい。次工程の前に、Ge層は表面を洗浄しておくことが好ましい。具体的には、水での洗浄とHF水溶液での洗浄を繰り返して行うことが好ましい。HF水溶液での洗浄により、Ge層の表面の酸化物を除去することができる。
次に、GeO膜形成工程について説明する。
GeO膜形成工程は、Ge層上に、CVDによる堆積法にてGeO膜を設ける工程(以下、この工程の方法をCVD法ということがある。)である。より具体的には、GeO膜形成工程は、Ge層に対してHOを供給することで、Ge層の表面にGe−OH結合を有する層を形成させ、次いで、Ge源を供給し前記Ge−OH結合の水酸基と加水分解反応させることで、Ge−O−Ge結合を有する層を形成させる。さらに、HOを供給することで、Ge−O−Ge−OH結合を有する層を形成させる。このように、Ge層に対して、順にOとGeが堆積していくことで、GeO膜が設けられる。特に、Ge層との界面付近は、Ge層の結晶構造に強く影響を受けるため、Ge層との界面付近のGeO膜が秩序よく成長する結果、正方晶となると推定される。したがって、GeO膜が形成されるGe層の表面は、Ge(001)面などのGe結晶面であることが好ましい。
Ge源としては、Geを供給でき、かつ、水酸基により置換反応可能な置換基を有するものであればよく、Ge(OEt)(以下、TEOGと略す場合がある。)などのゲルマニウムテトラアルコキシド、Ge(NMe)(以下、TDMAGと略す場合がある。)などのテトラキスジアルキルアミノゲルマニウム、GeClなどのテトラハロゲンゲルマニウムを例示できる。
GeO膜形成工程において、Ge層は、あらかじめ加熱して、加熱状態を維持しておくことが好ましい。加熱温度としては、Geの融点である938℃以下がよく、100〜400℃の範囲内が好ましい。Ge層を加熱状態とすることで、HOのGe層への速やかな結合を促進できるし、水酸基とGe源との速やかな反応を促進できる。
なお、非特許文献1などに記載の熱酸化法とは、加熱状態のGe層に対してオゾン等の酸素源を供給して、GeO膜を形成させる方法である。熱酸化法では、Ge層に酸素が挿入されることで、GeO膜が形成される。すなわち、熱酸化法では、実質的に、Ge層の結晶状態を破壊しつつ、Ge層のGeが消費されてGeO膜が形成されるといえるため、GeOの状態は無秩序といえる。
熱酸化法で生じるような無秩序なGeO膜の形成を避けるために、本発明のGeO膜形成工程においては、酸素不存在条件下で行われるのが好ましい。また、製造方法からみて、従来のGeO膜はGe層を侵食して形成されたものといえるのに対し、本発明のMOSキャパシタにおけるGeO膜はGe層上に堆積されたものと把握できる。
GeO膜形成工程においては、HOとGe源の供給量や供給回数を調整することにより、所望の膜厚のGeO膜を適宜形成できる。GeO膜形成工程は、減圧下で行うのが好ましい。
なお、GeO膜形成工程のみではGeO膜に含まれる正方晶からなるGeO結晶の程度が不足している場合には、当該工程の後に、例えば200℃〜500℃の範囲内で加熱処理することで、結晶状態でないGeOの相転移を生じさせて、正方晶GeOの割合を増加することもできる。
絶縁膜形成工程としては、公知の方法を適宜採用すればよく、例えば、Atomic Layer Deposition法(以下、ALDと略す。)を応用して、絶縁体の構成材料を堆積して形成すればよい。絶縁膜の材料として、high−k材料であるAlを採用する場合には、トリメチルアルミニウム(以下、TMAと略す。)と水を用いて、100〜400℃の加熱状態で、Alからなる絶縁膜をGeO膜上に堆積して形成すればよい。
本発明のMOSキャパシタにおけるその他の構成は、公知の方法に基づき、適宜形成すればよい。
以上、本発明の実施形態を説明したが、本発明は、上記実施形態に限定されるものではない。本発明の要旨を逸脱しない範囲において、当業者が行い得る変更、改良等を施した種々の形態にて実施することができる。
以下に、実施例を示し、本発明を具体的に説明する。なお、本発明は、これらの実施例によって限定されるものではない。以下において、特に断らない限り、「部」とは質量部を意味し、「%」とは質量%を意味する。
(実施例)
以下のとおり、実施例のGeO膜/Ge層構造体、及び、実施例のAl膜/GeO膜/Ge層構造体を製造した。
・Ge層準備工程
Ge層として、Gaをドープしたp型のGe(001)基板を複数枚準備した。Ge基板に、HF水溶液と超純水により洗浄を施した。
・GeO膜形成工程(CVD法)
洗浄後のGe基板を真空チャンバ内に配置し、Ge基板を300℃に加熱した。Ge基板に、HOガスを供給し、次いで、Ge源としてTEOGガスを供給するとの供給サイクルを開始した。1サイクルあたりのHOガスの供給時間は0.1〜500秒の範囲内の一定時間、1サイクルあたりのTEOGガスの供給時間は0.1秒とした。各条件での供給サイクルを20〜1600回の範囲内で繰り返し、Ge基板上に異なる膜厚でGeO膜が形成された実施例のGeO膜/Ge層構造体を複数個得た。
各実施例のGeO膜/Ge層構造体について、X線光電子分光法(以下、XPSと略す。)にてGeの結合エネルギーを測定し、その結果から、各GeO膜の膜厚を算出したところ、0.35nm〜3nm程度であった。
・絶縁膜形成工程
TMAとHOを用いた300℃でのALDにより、実施例のGeO膜/Ge層構造体におけるGeO膜上にAlからなる膜厚4nmの絶縁膜を形成させ、実施例のAl膜/GeO膜/Ge層構造体を複数個得た。
さらに、実施例のAl膜/GeO膜/Ge層構造体に対し、ゲート金属層としてのAl層を減圧下で形成し、実施例のMOSキャパシタを得た。
(比較例)
比較例のGeO膜/Ge層構造体を以下のとおり、熱酸化法で形成した。
まず、実施例と同様に、Ge層準備工程を実施した。
洗浄後のGe基板を酸化炉内に配置し、Ge基板を300℃に加熱した。Ge基板に、Oガスを5L/min.の速度で5〜720分間の範囲内で供給し、Ge基板上に異なる膜厚でGeO膜が形成された比較例のGeO膜/Ge層構造体を複数個得た。各比較例のGeO膜/Ge層構造体のGeO膜厚についても、実施例と同様に算出した。
また、TMAとHOを用いた300℃でのALDにより、比較例のGeO膜/Ge層構造体におけるGeO膜上にAlからなる4nmの絶縁膜を形成させ、比較例のAl膜/GeO膜/Ge層構造体を複数個得た。
(参考比較例)
GeO膜を形成しなかったこと以外は、実施例と同様にして、参考比較例のAl膜/Ge層構造体を得た。
(評価例1)
GeO膜の膜厚が0.35nmである実施例のGeO膜/Ge層構造体、及び、GeO膜の膜厚が0.41nmである比較例のGeO膜/Ge層構造体における、それぞれのGeO膜につき、反射高速電子回折(RHEED)にて表面の状態を観察した。実施例のGeO膜から得られたRHEED像には、明確な回折リングが観察された。それに対し、比較例のGeO膜から得られたRHEED像には、明確な回折リングが観察されなかった。
CVD法を経て製造されたGeO膜が、結晶状態のGeOを有することが裏付けられた。
さらに、実施例のGeO膜から得られたRHEED像につき、回折強度のプロファイルから、結晶の格子定数を計算したところ、概ね結晶の面間隔が0.07〜0.09nmと算出できた。GeO結晶には、正方晶、六方晶、単斜晶が存在するのが知られており、そして、0.07〜0.09nmの結晶面間隔を有するのは、正方晶又は六方晶である。よって、評価例1の結果からは、実施例のGeO膜には、少なくとも正方晶又は六方晶のいずれかが存在するといえる。
(評価例2)
GeO膜の膜厚が1.56nmである実施例のGeO膜/Ge層構造体、及び、GeO膜の膜厚が1.45nmである比較例のGeO膜/Ge層構造体における、それぞれのGeO膜につき、水中に一定時間浸漬した場合の残存する膜厚をXPSで測定して、耐水性を試験した。結果を図1に示す。図1において、○が実施例のGeO膜/Ge層構造体であり、▲が比較例のGeO膜/Ge層構造体である。
図1から明らかなように、比較例のGeO膜は4秒程度の浸漬で著しく膜厚が減少した。それに対し、実施例のGeO膜は、4秒程度の浸漬を経ても一定の膜厚を示していた。CVD法を経て製造されたGeO膜が、熱酸化法を経て製造されたGeO膜よりも水に対して安定であることが裏付けられた。また、図1に示す、水に対する安定性(溶解性)の著しい相違と、上記表1に示したGeO結晶の水への溶解度の関係から、CVD法を経て製造されたGeO膜が有するGeO結晶は、正方晶であると判断できる。
さらに、GeO膜厚が異なる複数個の実施例のGeO膜/Ge層構造体におけるGeO膜につき、水中に一定時間浸漬した場合の残存する膜厚をXPSで測定して、その結果から、初期膜厚に対する水のエッチング速度を算出した。結果を図2に示す。
図2から、初期膜厚が1.6nm以下のGeO膜において、水のエッチング速度が、著しく減少することがわかる。すなわち、CVD法を経て製造された初期膜厚が1.6nm以下のGeO膜は、水に対して著しい安定性を示すことがわかる。この結果から、Ge層とGeO膜との界面付近から1.6nm付近までの厚みのGeO膜は正方晶の割合が高く、厚みが界面から1.6nm付近を越えた地点においてGeO膜は非晶質の割合が高いと推定される。
(評価例3)
GeO膜厚が異なる複数個の実施例及び比較例のAl膜/GeO膜/Ge層構造体につき、Al絶縁膜の形成前後でのGeOの面密度をXPSにて測定した。結果を図3に示す。図3において、○が実施例のAl膜/GeO膜/Ge層構造体であり、▲が比較例のAl膜/GeO膜/Ge層構造体である。図3にて、Al絶縁膜の形成前後で、GeOの面密度が全く変化しない場合を点線で記した。
図3に示す結果から、Al絶縁膜の形成により、熱酸化法を経て製造されたGeO膜の面密度が、CVD法を経て製造されたGeO膜と比較して、減少する傾向であることがわかる。この結果は、Al絶縁膜の形成に対する、GeO膜の安定性の程度を示している。したがって、CVD法を経て製造されたGeO膜は、熱酸化法を経て製造されたGeO膜よりも、TMAやHOに曝露される絶縁膜形成環境に対して安定であることや、絶縁膜へのGeの拡散が少ないことなどが裏付けられたといえる。
評価例2及び評価例3の結果から、本発明のMOSキャパシタにおけるGeO膜が耐化学反応性膜であることが裏付けられた。
(評価例4)
実施例及び比較例のAl膜/GeO膜/Ge層構造体、並びに参考比較例のAl膜/Ge層構造体につき、コンダクタンス法を用いてGe層の界面準位密度、すなわちGe層とGeO膜の界面準位、又は、Ge層とAl膜の界面準位の密度分布を算出した。結果を図4に示す。図4において、○が実施例のAl膜/GeO膜/Ge層構造体であり、▲が比較例のAl膜/GeO膜/Ge層構造体であり、そして、▽が参考比較例のAl膜/Ge層構造体である。なお、図4の横軸は、左端が価電子帯のエネルギー(eV)であり、右端がエネルギーギャップの中央値を意味するMidgapである。
図4から、GeO膜を有することでGe層の界面準位密度が低下するといえる。特に、GeO膜がCVD法を経て製造されたものであれば格段に界面準位密度が低下するといえる。
本発明のMOSキャパシタにおいては、Ge層の界面準位密度が低い、すなわち界面欠陥が少ないため、良好な界面特性を示すといえる。
(応用例1)
本発明のMOSキャパシタを具備するMOSFETの一例を図5に示す。
本発明のMOSキャパシタ10は、Gaを含有するp型基板としてのGe層1上に、GeOを主成分とし正方晶GeOを有するGeO膜2が膜厚0.5nmで設けられている。さらに、GeO膜2の上には、HfOなどのhigh−k材料からなる絶縁膜3が膜厚2nmで設けられている。そして、絶縁膜3の上には、多結晶シリコンの金属層からなるゲート金属層4が配設され、ゲート金属層4上にゲート電極端子5が設けられる。
GeO膜2、絶縁膜3、ゲート金属層4、及び、ゲート電極端子5の側面には、電気的に不活性な保護層6が設けられている。
基板としてのGe層1は、ドーパントとしてのAsがそれぞれドープされたn型のソース領域22とn型のドレイン領域24を有している。ソース領域22上にはソース電極端子21が、ドレイン領域24上にはドレイン電極端子23が、それぞれ設けられている。
本発明のMOSFET20は、MOSキャパシタ10をソース領域22とドレイン領域24の間に挟設してなる。Ge層1のうち、ソース領域22とドレイン領域24の間に位置し、GeO膜2の近傍にあるチャネル部11は、ゲート電極に印加される電圧の増減により、ソース−ドレイン間に電流を流すためのゲルマニウムチャネルとして機能する。

Claims (9)

  1. ゲルマニウムチャネルとして機能するGe層、前記Ge層上に設けられGeOを主成分とするGeO膜、及び、前記GeO膜上に設けられる絶縁膜を備えたMOSキャパシタにおいて、
    前記GeO膜が正方晶からなるGeO結晶を有することを特徴とするMOSキャパシタ。
  2. 前記GeO膜が耐化学反応性膜である請求項1に記載のMOSキャパシタ。
  3. 前記絶縁膜がSiOよりも高誘電率の材料で構成される請求項1又は2に記載のMOSキャパシタ。
  4. 前記GeO膜が前記Ge層に対してHOとGe源とを交互に供給して形成されたものである請求項1〜3のいずれかに記載のMOSキャパシタ。
  5. 前記GeO膜の膜厚が0.3〜1.6nmの範囲内である請求項1〜4のいずれかに記載のMOSキャパシタ。
  6. 前記GeO膜の膜厚が0.3〜0.5nmの範囲内である請求項1〜5のいずれかに記載のMOSキャパシタ。
  7. Ge層に対してHOとGe源とを交互に供給してGeO膜を形成する工程を含む請求項1〜6のいずれかに記載のMOSキャパシタの製造方法。
  8. 前記GeO膜の結晶構造を分析する工程を含む、請求項7に記載のMOSキャパシタの製造方法。
  9. 請求項1〜6のいずれかに記載のMOSキャパシタを、ソースとドレインの間に有するMOSFET。
JP2015022059A 2015-02-06 2015-02-06 Mosキャパシタ及びmosfet Pending JP2016146382A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015022059A JP2016146382A (ja) 2015-02-06 2015-02-06 Mosキャパシタ及びmosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015022059A JP2016146382A (ja) 2015-02-06 2015-02-06 Mosキャパシタ及びmosfet

Publications (1)

Publication Number Publication Date
JP2016146382A true JP2016146382A (ja) 2016-08-12

Family

ID=56685595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015022059A Pending JP2016146382A (ja) 2015-02-06 2015-02-06 Mosキャパシタ及びmosfet

Country Status (1)

Country Link
JP (1) JP2016146382A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022532818A (ja) * 2020-04-22 2022-07-20 長江存儲科技有限責任公司 可変キャパシタ
WO2023008454A1 (ja) * 2021-07-30 2023-02-02 株式会社Flosfia 結晶性酸化物膜および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022532818A (ja) * 2020-04-22 2022-07-20 長江存儲科技有限責任公司 可変キャパシタ
JP7267437B2 (ja) 2020-04-22 2023-05-01 長江存儲科技有限責任公司 可変キャパシタ
WO2023008454A1 (ja) * 2021-07-30 2023-02-02 株式会社Flosfia 結晶性酸化物膜および半導体装置

Similar Documents

Publication Publication Date Title
TWI618122B (zh) 半導體裝置製造的方法及其處理系統
JP5931312B2 (ja) Cmos半導体素子及びその製造方法
TWI428984B (zh) 具有控制界面之鑭系元素介電質
JP4277268B2 (ja) 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法
He et al. Review and perspective of Hf-based high-k gate dielectrics on silicon
TWI514584B (zh) 半導體元件與量測裝置及相對介電係數的量測方法
TW201409697A (zh) 具有鎢閘極電極的半導體裝置及其製造方法
US9257518B2 (en) Method for producing a metal-gate MOS transistor, in particular a PMOS transistor, and corresponding integrated circuit
EP1863097A1 (en) Method for modulating the effective work function
TW200903639A (en) Semiconductor production apparatus and process
JP2011103459A (ja) Pmosデバイスのゲートスタックのしきい値電圧を調整する方法
KR102466330B1 (ko) 커패시터 및 그 제조 방법
JP2006344837A (ja) 半導体装置及びその製造方法
Trinh et al. Effect of postdeposition annealing temperatures on electrical characteristics of molecular-beam-deposited HfO2 on n-InAs/InGaAs metal–oxide–semiconductor capacitors
US20130196515A1 (en) Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
JP5100313B2 (ja) 酸化ランタン化合物の製造方法
JP2016146382A (ja) Mosキャパシタ及びmosfet
JP4649357B2 (ja) 絶縁膜および半導体装置
JP5197986B2 (ja) 半導体装置の製造装置
JP2005259954A (ja) 半導体装置
US9159779B2 (en) Method of fabricating semiconductor device
US8633119B2 (en) Methods for manufacturing high dielectric constant films
US7713826B2 (en) Method of manufacturing semiconductor device
JP7246324B2 (ja) 結晶酸化ケイ素を有するシリコンオンインシュレータ
US8633114B2 (en) Methods for manufacturing high dielectric constant films