JP4834838B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4834838B2
JP4834838B2 JP2006532692A JP2006532692A JP4834838B2 JP 4834838 B2 JP4834838 B2 JP 4834838B2 JP 2006532692 A JP2006532692 A JP 2006532692A JP 2006532692 A JP2006532692 A JP 2006532692A JP 4834838 B2 JP4834838 B2 JP 4834838B2
Authority
JP
Japan
Prior art keywords
oxide layer
metal species
group
substrate
ivb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006532692A
Other languages
English (en)
Other versions
JPWO2006025350A1 (ja
Inventor
明 鳥海
浩之 喜多
一行 富田
芳樹 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tokyo NUC
Original Assignee
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tokyo NUC filed Critical University of Tokyo NUC
Priority to JP2006532692A priority Critical patent/JP4834838B2/ja
Publication of JPWO2006025350A1 publication Critical patent/JPWO2006025350A1/ja
Application granted granted Critical
Publication of JP4834838B2 publication Critical patent/JP4834838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Description

本発明は、半導体装置及びその製造方法に関する。特に、本発明は、高誘電率を有するゲート絶縁膜を備えた半導体装置及びその製造方法に関する。
半導体装置の高速度化、高集積化を実現するために、ＳｉＯ２よりも高い誘電率を有し、リーク電流の問題が生じないゲート絶縁膜が求められている。このようなゲート絶縁膜の材料は、単に誘電率の高さのみならず、Ｓｉとの反応性、バンドギャップの大きさなど、候補となる材料にはある要件が必要となる。このような要件を満たす材料として、例えばＨｆＯ２、ＨｆＳｉＯｘなどがあり、これらに関して、近年、その研究が進められている（例えば、特許文献１、非特許文献１などを参照のこと）。
特開２００４−７９６０６号公報。 J. Appl. Phys. 89,pp.5243-5275(2001)。
しかしながら、半導体装置のさらなる高速度化及び／又は高集積化を実現するためには、ＨｆＯ２、ＨｆＳｉＯｘなどよりもさらに高い誘電率を有し、上記要件を満たす次世代又は次々世代のゲート絶縁膜が求められている。
そこで、本発明の目的は、高誘電率を有するゲート絶縁膜、該ゲート絶縁膜を備えた半導体装置、及びそれらの製造方法を提供することにある。
本発明者らは、上記目的を達成すべく鋭意検討した結果、以下の事項を見出した。即ち、本発明者らは、ＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種であり、例えばＨｆである）と、３（ＩＩＩＡ）族又はランタノイドの酸化物Ｍ’ｘＯｙ（Ｍ’は３（ＩＩＩＡ）族及びランタノイドからなる群から選ばれる第２の金属種であり、ｘ及びｙはＭ’の酸化数によって決まる整数）とからなる酸化物が、それぞれの酸化物の誘電率からは想像し得ない高い誘電率を有し、且つゲート絶縁膜に求められる要件を満たすことを見出した。これらに基づいて以下の発明を見出した。
＜１＞ １４（ＩＶＢ）族半導体基板；及び該基板上に存在するＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）及びＭ’ｘＯｙ（Ｍ’は３（ＩＩＩＡ）族及びランタノイドからなる群から選ばれる第２の金属種であり、ｘ及びｙはＭ’の酸化数によって決まる整数）からなる第１の酸化物層であって高誘電率を有する第１の酸化物層；を有する半導体装置。
＜２＞ 上記＜１＞において、１４（ＩＶＢ）族半導体基板と第１の酸化物層との間に、１４（ＩＶＢ）族半導体基板に含まれる元素と第２の金属種とからなる酸化物からなる第２の酸化物層を有するのがよい。
＜３＞ 上記＜２＞において、基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有するのがよい。
＜４＞ 上記＜１＞〜＜３＞のいずれかにおいて、第１の酸化物層中に含まれる第２の金属種Ｍ’の量は、第２の金属種と第１の金属種との合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは０ａｔ％より大きく２５ａｔ％以下であるのがよい。
＜５＞ 上記＜１＞〜＜４＞のいずれかにおいて、第２の金属種は、第１の酸化物層中、基板側で第２の金属種の濃度が高く、基板から離れるにしたがって該濃度が低くなる濃度勾配を有するのがよい。
＜６＞ 上記＜１＞〜＜５＞のいずれかにおいて、第２の金属種がＳｃ、Ｙ、Ｌａ、Ｃｅ及びＬｕからなる群から選ばれるのがよい。
＜７＞ 上記＜１＞〜＜５＞のいずれかにおいて、第２の金属種がＳｃ、Ｙ、Ｌａ及びＬｕからなる群から選ばれるのがよい。
＜８＞ 上記＜１＞〜＜７＞のいずれかにおいて、第１の金属種がＨｆであり、第２の金属種がＹであり、第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になり、Ｙの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは０ａｔ％より大きく２５ａｔ％以下であるのがよい。
＜９＞ 上記＜１＞〜＜８＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＳｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板、好ましくはＳｉ基板又はＧｅ基板であるのがよい。
＜１０＞ 上記＜２＞〜＜９＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＹとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になるのがよい。
＜１１＞ 上記＜１０＞において、第１の酸化物層のＨｆＯ２−Ｙ２Ｏ３におけるＹの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは０ａｔ％より大きく２５ａｔ％以下であるのがよい。
＜１２＞ 上記＜２＞〜＜１１＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＹとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になるのがよい。
＜１３＞ 上記＜１２＞において、第１の酸化物層のＨｆＯ２−Ｙ２Ｏ３におけるＹの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは０ａｔ％より大きく２５ａｔ％以下であるのがよい。
＜１４＞ 上記＜１＞〜＜７＞のいずれかにおいて、第１の金属種がＨｆであり、前記第２の金属種がＬａであり、前記第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になり、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下であるのがよく、好ましくは半導体装置の比誘電率が２０以上であり且つＬａ量が、ＬａとＨｆとの合計を１００ａｔ％としたとき、４０〜６０ａｔ％であるのがよい。
＜１５＞ 上記＜１＞〜＜７＞及び＜１４＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板であるのがよい。
＜１６＞ 上記＜２＞〜＜７＞、並びに＜１４＞及び＜１５＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＬａとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になるのがよい。
＜１７＞ 上記＜１６＞における、第１の酸化物層のＨｆＯ２−Ｌａ２Ｏ３において、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下であるのがよく、好ましくは半導体装置の比誘電率が２０以上であり且つＬａ量が、ＬａとＨｆとの合計を１００ａｔ％としたとき、４０〜６０ａｔ％であるのがよい。
＜１８＞ 上記＜２＞〜＜７＞、並びに＜１４＞及び＜１５＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＬａとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になるのがよい。
＜１９＞ 上記＜１８＞における、第１の酸化物層のＨｆＯ２−Ｌａ２Ｏ３において、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下であるのがよく、好ましくは半導体装置の比誘電率が２０以上であり且つＬａ量が、ＬａとＨｆとの合計を１００ａｔ％としたとき、４０〜６０ａｔ％であるのがよい。
上記＜１４＞〜＜１９＞において、第１の酸化物層が非結晶であるのがよい。
＜２０＞ 上記＜１＞〜＜７＞のいずれかにおいて、第１の金属種がＨｆであり、第２の金属種がＣｅであり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になり、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは２０〜５０ａｔ％であるのがよい。
＜２１＞ 上記＜１＞〜＜７＞及び＜２０＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板であるのがよい。
＜２２＞ 上記＜１＞〜＜７＞、並びに＜２０＞及び＜２１＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＣｅとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になるのがよい。
＜２３＞ 上記＜２２＞における、第１の酸化物層のＨｆＯ２−ＣｅＯ２において、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは２０〜５０ａｔ％であるのがよい。
＜２４＞ 上記＜１＞〜＜７＞並びに＜２０＞及び＜２１＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＣｅとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になるのがよい。
＜２５＞ 上記＜２４＞における、第１の酸化物層のＨｆＯ２−ＣｅＯ２において、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは２０〜５０ａｔ％であるのがよい。
＜２６＞ 半導体装置の製造方法であって、
３（ＩＩＩＡ）族及びランタノイドからなる群から選ばれる第２の金属種Ｍ’を添加したＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）を１４（ＩＶＢ）族半導体基板上に堆積させて堆積層を形成する堆積層形成工程；及び
堆積層を熱処理してＭＯ２−Ｍ’ｘＯｙ層（ｘ及びｙはＭ’の酸化数によって決まる整数）を形成する第１の酸化物層形成工程；を有する上記方法。
＜２７＞ 上記＜２６＞において、堆積層形成工程前に、１４（ＩＶＢ）族半導体基板上に３（ＩＩＩＡ）族及びランタノイドからなる群から選ばれる第２の金属種Ｍ’の酸化物Ｍ’ａＯｂ（ａ及びｂは第２の金属種Ｍ’によって決まる整数）を堆積させ、その後、熱処理を行って第２の金属種と１４（ＩＶＢ）族半導体基板に含まれる元素とからなる第２の酸化物からなる第２の酸化物層形成工程をさらに有するのがよい。
＜２８＞ 上記＜２６＞又は＜２７＞において、第１の酸化物層形成工程の熱処理を６００〜１０００℃、好ましくは６００〜８００℃で行うのがよい。特に、１％以下の酸素分圧を有する不活性ガス下又は真空雰囲気下で行うのがよい。
＜２９＞ 上記＜２７＞又は＜２８＞において、第２の酸化物層形成工程の熱処理を１０−４パスカル以下の真空雰囲気下、６００〜１０００℃、好ましくは６００〜８００℃で行うのがよい。
＜３０＞ 上記＜２７＞〜＜２９＞のいずれかにおいて、半導体装置が、基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有するのがよい。
＜３１＞ 上記＜２６＞〜＜３０＞のいずれかにおいて、第１の酸化物層中に含まれる前記第２の金属種Ｍ’の量が、第２の金属種と第１の金属種との合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下となるように、堆積層形成工程において第２の金属種Ｍ’を添加するのがよい。
＜３２＞ 上記＜２６＞〜＜３１＞のいずれかにおいて、第１の酸化物層形成工程における熱処理により、第１の酸化物層中、第２の金属種は、基板側でその濃度が高く、基板から離れるにしたがって該濃度が低くなる濃度勾配を有するように、第１の酸化物層が形成されるのがよい。
＜３３＞ 上記＜２６＞〜＜３２＞のいずれかにおいて、第２の金属種がＳｃ、Ｙ、Ｌａ、Ｃｅ及びＬｕからなる群から選ばれるのがよい。
＜３４＞ 上記＜２６＞〜＜３２＞のいずれかにおいて、第２の金属種がＳｃ、Ｙ、Ｌａ及びＬｕからなる群から選ばれるのがよい。
＜３５＞ 上記＜２６＞〜＜３４＞のいずれかにおいて、第１の金属種がＨｆであり、前記第２の金属種がＹであり、第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になり、Ｙの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは０ａｔ％より大きく２５ａｔ％以下であるのがよい。
＜３６＞ 上記＜２６＞〜＜３５＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＳｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板であるのがよい。
＜３７＞ 上記＜２７＞〜＜３６＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＹとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になるのがよい。
＜３８＞ 上記＜３７＞において、第１の酸化物層のＨｆＯ２−Ｙ２Ｏ３におけるＹの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは０ａｔ％より大きく２５ａｔ％以下であるのがよい。
＜３９＞ 上記＜２７＞〜＜３６＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＹとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になるのがよい。
＜４０＞ 上記＜３９＞において、第１の酸化物層のＨｆＯ２−Ｙ２Ｏ３におけるＹの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは０ａｔ％より大きく２５ａｔ％以下であるのがよい。
＜４１＞ 上記＜２６＞〜＜３４＞のいずれかにおいて、第１の金属種がＨｆであり、前記第２の金属種がＬａであり、前記第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になり、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下であるのがよく、好ましくは半導体装置の比誘電率が２０以上であり且つＬａ量が、ＬａとＨｆとの合計を１００ａｔ％としたとき、４０〜６０ａｔ％であるのがよい。
＜４２＞ 上記＜２６＞〜＜３４＞及び＜４１＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板であるのがよい。
＜４３＞ 上記＜２７＞〜＜３４＞、並びに＜４１＞及び＜４２＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＬａとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になるのがよい。
＜４４＞ 上記＜４３＞における、第１の酸化物層のＨｆＯ２−Ｌａ２Ｏ３において、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下であるのがよく、好ましくは半導体装置の比誘電率が２０以上であり且つＬａ量が、ＬａとＨｆとの合計を１００ａｔ％としたとき、４０〜６０ａｔ％であるのがよい。
＜４５＞ 上記＜２７＞〜＜３４＞、並びに＜４１＞及び＜４２＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＬａとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になるのがよい。
＜４６＞ 上記＜４５＞における、第１の酸化物層のＨｆＯ２−Ｌａ２Ｏ３において、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下であるのがよく、好ましくは半導体装置の比誘電率が２０以上であり且つＬａ量が、ＬａとＨｆとの合計を１００ａｔ％としたとき、４０〜６０ａｔ％であるのがよい。
上記＜４１＞〜＜４６＞において、第１の酸化物層が非結晶であるのがよい。
＜４７＞ 上記＜２６＞〜＜３４＞のいずれかにおいて、第１の金属種がＨｆであり、第２の金属種がＣｅであり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になり、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは２０〜５０ａｔ％であるのがよい。
＜４８＞ 上記＜２６＞〜＜３４＞及び＜４７＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板であるのがよい。
＜４９＞ 上記＜２６〜＜３４＞、並びに＜４７＞及び＜４８＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＣｅとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になるのがよい。
＜５０＞ 上記＜４９＞における、第１の酸化物層のＨｆＯ２−ＣｅＯ２において、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは２０〜５０ａｔ％であるのがよい。
＜５１＞ 上記＜２６＞〜＜３４＞並びに＜４７＞及び＜４８＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＣｅとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になるのがよい。
＜５２＞ 上記＜５１＞における、第１の酸化物層のＨｆＯ２−ＣｅＯ２において、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは２０〜５０ａｔ％であるのがよい。
＜５３＞ １４（ＩＶＢ）族半導体基板；及び該基板上に存在するＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）及びＭ”Ｏ２（Ｍ”はＳｉ又はＧｅである第３の金属種である）からなる第１の酸化物層であって高誘電率を有する第１の酸化物層；を有する半導体装置。
＜５４＞ 上記＜５３＞において、１４（ＩＶＢ）族半導体基板と第１の酸化物層との間に、１４（ＩＶＢ）族半導体基板に含まれる元素と第３の金属種とからなる酸化物からなる第２の酸化物層を有するのがよい。
＜５５＞ 上記＜５４＞において、基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有するのがよい。
＜５６＞ 上記＜５３＞〜＜５５＞のいずれかにおいて、第１の酸化物層中に含まれる第３の金属種Ｍ”の量は、第３の金属種と第１の金属種との合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下であるのがよい。
＜５７＞ 上記＜５３＞〜＜５６＞のいずれかにおいて、第３の金属種は、第１の酸化物層中、基板側で第３の金属種の濃度が高く、基板から離れるにしたがって該濃度が低くなる濃度勾配を有するのがよい。
＜５８＞ 上記＜５３＞〜＜５７＞のいずれかにおいて、第１の金属種がＨｆであり、第３の金属種がＳｉであり、第１の酸化物層がＨｆＯ２−ＳｉＯ２のみから本質的になり、Ｓｉの量は、ＳｉとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく３０ａｔ％以下、好ましくは３ａｔ％より大きく１５ａｔ％以下であるのがよい。
＜５９＞ 上記＜５３＞〜＜５７＞のいずれかにおいて、第１の金属種がＨｆであり、第３の金属種がＳｉであり、第１の酸化物層がＨｆＯ２−ＳｉＯ２のみから本質的になり、半導体装置は比誘電率が２０以上であり且つ第１の酸化物層中に含まれる第３の金属種Ｍ”の量は、第３の金属種と第１の金属種との合計を１００ａｔ％としたとき、０ａｔ％より大きく３０ａｔ％以下であるのがよく、好ましくは半導体装置は比誘電率が２５以上であり且つ第１の酸化物層中に含まれる第３の金属種Ｍ”の量は、第３の金属種と第１の金属種との合計を１００ａｔ％としたとき、３ａｔ％より大きく１５ａｔ％以下であるのがよい。
＜６０＞ 上記＜５３＞〜＜５９＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板であるのがよい。
＜６１＞ 半導体装置の製造方法であって、
Ｓｉ又はＧｅである第３の金属種Ｍ”を添加したＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）を１４（ＩＶＢ）族半導体基板上に堆積させて堆積層を形成する堆積層形成工程；及び
前記堆積層を熱処理してＭＯ２−Ｍ”Ｏ２層を形成する第１の酸化物層形成工程；を有する上記方法。
＜６２＞ 上記＜６１＞において、堆積層形成工程前に、１４（ＩＶＢ）族半導体基板上にＳｉ又はＧｅである第３の金属種Ｍ”の酸化物Ｍ”Ｏ２を堆積させ、その後、熱処理を行って第３の金属種と１４（ＩＶＢ）族半導体基板に含まれる元素とからなる第２の酸化物からなる第２の酸化物層形成工程をさらに有するのがよい。
＜６３＞ 上記＜６１＞又は＜６２＞において、第１の酸化物層形成工程の熱処理を６００〜１０００℃で行うのがよい。
＜６４＞ 上記＜６２＞又は＜６３＞において、第２の酸化物層形成工程の熱処理を１０−４パスカル以下の真空雰囲気下、６００〜１０００℃で行うのがよい。
＜６５＞ 上記＜６２＞〜＜６４＞のいずれかにおいて、半導体装置が、基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有するのがよい。
＜６６＞ 上記＜６１＞〜＜６５＞のいずれかにおいて、第１の酸化物層中に含まれる第３の金属種Ｍ”の量が、第３の金属種と第１の金属種との合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下となるように、堆積層形成工程において第３の金属種Ｍ”を添加するのがよい。
＜６７＞ 上記＜６１＞〜＜６６＞のいずれかにおいて、第１の酸化物層形成工程における熱処理により、第１の酸化物層中、第３の金属種は、第１の酸化物層中、基板側でその濃度が高く、基板から離れるにしたがって該濃度が低くなる濃度勾配を有するように、第１の酸化物層が形成されるのがよい。
＜６８＞ 上記＜６１＞〜＜６７＞のいずれかにおいて、第１の金属種がＨｆであり、第３の金属種がＳｉであり、第１の酸化物層がＨｆＯ２−ＳｉＯ２のみから本質的になり、Ｓｉの量は、ＳｉとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく３０ａｔ％以下、好ましくは３ａｔ％より大きく１５ａｔ％以下であるのがよい。
＜６９＞ 上記＜６１＞〜＜６７＞のいずれかにおいて、第１の金属種がＨｆであり、第３の金属種がＳｉであり、第１の酸化物層がＨｆＯ２−ＳｉＯ２のみから本質的になり、半導体装置は比誘電率が２０以上であり且つ第１の酸化物層中に含まれる第３の金属種Ｍ”の量は、第３の金属種と第１の金属種との合計を１００ａｔ％としたとき、０ａｔ％より大きく３０ａｔ％以下であるのがよく、好ましくは半導体装置は比誘電率が２５以上であり且つ第１の酸化物層中に含まれる第３の金属種Ｍ”の量は、第３の金属種と第１の金属種との合計を１００ａｔ％としたとき、３ａｔ％より大きく１５ａｔ％以下であるのがよい。
＜７０＞ 上記＜６１＞〜＜６９＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板であるのがよい。
＜７１＞ １４（ＩＶＢ）族半導体基板；及び該基板上に存在するＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）及びＴｉＯ２からなる第１の酸化物層であって高誘電率を有する第１の酸化物層；を有する半導体装置。
＜７２＞ 上記＜７１＞において、１４（ＩＶＢ）族半導体基板と第１の酸化物層との間に、１４（ＩＶＢ）族半導体基板に含まれる元素と金属種Ｔｉとからなる酸化物からなる第２の酸化物層を有するのがよい。
＜７３＞ 上記＜７２＞において、基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有するのがよい。
＜７４＞ 上記＜７１＞〜＜７３＞のいずれかにおいて、第１の酸化物層中に含まれる金属種Ｔｉの量は、金属種Ｔｉと第１の金属種との合計を１００ａｔ％としたとき、２０〜７０ａｔ％、好ましくは４０〜６０ａｔ％であるのがよい。
＜７５＞ 上記＜７１＞〜＜７３＞のいずれかにおいて、第１の金属種がＨｆであり、第１の酸化物層がＨｆＯ２−ＴｉＯ２のみから本質的になり、半導体装置は比誘電率が２０以上であり且つ第１の酸化物層中に含まれる金属種Ｔｉの量は、金属種Ｔｉと第１の金属種との合計を１００ａｔ％としたとき、２０〜７０ａｔ％であるのがよく、好ましくは半導体装置は比誘電率が２５以上であり且つ第１の酸化物層中に含まれる金属種Ｔｉの量は、金属種Ｔｉと第１の金属種との合計を１００ａｔ％としたとき、４０〜６０であるのがよい。
＜７６＞ 上記＜７１＞〜＜７５＞のいずれかにおいて、金属種Ｔｉは、第１の酸化物層中、基板側で金属種Ｔｉの濃度が高く、基板から離れるにしたがって該濃度が低くなる濃度勾配を有するのがよい。
＜７７＞ 上記＜７１＞〜＜７６＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板であるのがよい。
＜７８＞ 半導体装置の製造方法であって、
金属種Ｔｉを添加したＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）を１４（ＩＶＢ）族半導体基板上に堆積させて堆積層を形成する堆積層形成工程；及び
前記堆積層を熱処理してＭＯ２−ＴｉＯ２層を形成する第１の酸化物層形成工程；を有する上記方法。
＜７９＞ 上記＜７８＞において、堆積層形成工程前に、１４（ＩＶＢ）族半導体基板上に金属種Ｔｉの酸化物ＴｉＯ２を堆積させ、その後、熱処理を行って金属種Ｔｉと１４（ＩＶＢ）族半導体基板に含まれる元素とからなる第２の酸化物からなる第２の酸化物層形成工程をさらに有するのがよい。
＜８０＞ 上記＜７８＞又は＜７９＞において、第１の酸化物層形成工程の熱処理を６００〜１０００℃で行うのがよい。
＜８１＞ 上記＜７９＞又は＜８０＞において、第２の酸化物層形成工程の熱処理を１０−４パスカル以下の真空雰囲気下、６００〜１０００℃で行うのがよい。
＜８２＞ 上記＜７９＞〜＜８１＞のいずれかにおいて、半導体装置が、基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有するのがよい。
＜８３＞ 上記＜７８＞〜＜８２＞のいずれかにおいて、第１の酸化物層中に含まれる金属種Ｔｉの量が、金属種Ｔｉと第１の金属種との合計を１００ａｔ％としたとき、２０〜７０ａｔ％、好ましくは４０〜６０ａｔ％となるように、堆積層形成工程において金属種Ｔｉを添加するのがよい。
＜８４＞ 上記＜７８＞〜＜８３＞のいずれかにおいて、第１の酸化物層形成工程における熱処理により、第１の酸化物層中、金属種Ｔｉは、第１の酸化物層中、基板側でその濃度が高く、基板から離れるにしたがって該濃度が低くなる濃度勾配を有するように、第１の酸化物層が形成されるのがよい。
＜８５＞ 上記＜７８＞〜＜８４＞のいずれかにおいて、１４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板であるのがよい。
本発明により、高誘電率を有するゲート絶縁膜、該ゲート絶縁膜を備えた半導体装置、及びそれらの製造方法を提供することができる。
以下、本発明を詳細に説明する。
本発明は、１４（ＩＶＢ）族半導体基板；及び該基板上に存在するＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）及びＭ’ｘＯｙ（Ｍ’は３（ＩＩＩＡ）族及びランタノイドからなる群から選ばれる第２の金属種であり、ｘ及びｙはＭ’の酸化数によって決まる整数）からなる第１の酸化物層であって高誘電率を有する第１の酸化物層；を有する半導体装置を提供する。
また、本発明は、１４（ＩＶＢ）族半導体基板；及び該基板上に存在するＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）及びＭ”Ｏ２（Ｍ”はＳｉ又はＧｅである第３の金属種である）からなる第１の酸化物層であって高誘電率を有する第１の酸化物層；を有する半導体装置を提供する。
さらに、本発明は、１４（ＩＶＢ）族半導体基板；及び該基板上に存在するＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）及びＴｉＯ２からなる第１の酸化物層であって高誘電率を有する第１の酸化物層；を有する半導体装置を提供する。
なお、本発明において、「１４（ＩＶＢ）族」の括弧前の数字「１４」は、１８族長周期型周期表に基づく族の番号である。また、括弧内の数字「ＩＶＢ」は、短周期型周期表に基づく族の番号である。
本発明の装置の基板は、１４（ＩＶＢ）族半導体からなり、具体的には、Ｓｉ基板、Ｇｅ基板、ＳｉＧｅ基板、ＳｉＣ基板、ＧａＮ基板、及びＣ（ダイアモンド）基板などを挙げることができる。なお、ＧａＮ基板は、厳密には１４（ＩＶＢ）族半導体ではないが、本発明において１４（ＩＶＢ）族半導体と同様に取り扱うことができる。これらのうち、Ｓｉ基板は従来より用いられている点で好ましく、Ｇｅ基板はＳｉよりも低電圧動作・高移動度デバイスが期待される点で好ましい。
本発明の装置は、１４（ＩＶＢ）族半導体基板上に、第１の酸化物層が形成される。１４（ＩＶＢ）族半導体基板と第１の酸化物層との間には、後述の第２の酸化物層が形成されるのが好ましい。また、１４（ＩＶＢ）族半導体基板と第１の酸化物層との間には、製造上、１４（ＩＶＢ）族半導体基板に含まれる１４（ＩＶＢ）族金属の酸化物が形成される場合があるが、好ましくは該１４（ＩＶＢ）族の酸化物を有しないのがよい。
第１の酸化物層は、ＭＯ２及びＭ’ｘＯｙのみから本質的になるか、又はＭＯ２及びＭ”Ｏ２のみから本質的になるか、又はＭＯ２及びＴｉＯ２（但し、この場合、ＭはＴｉを除く）のみから本質的になる。なお、ここで「のみから本質的になる」とは、「のみからなる」のが理想的であるが、第１の酸化物層の特性に悪影響を及ぼさない限り、その他の原子の微量の混入を容認する意図である。他の原子の微量の混入とは、例えば、ＭとしてＨｆを用いた場合のＺｒの混入、ＭとしてＺｒを用いた場合のＨｆの混入、隣接する層からの他の原子の拡散などを挙げることができる。
ＭＯ２のＭは、Ｍは４（ＩＶＡ）族から選ばれる第１の金属種であり、Ｔｉ、Ｚｒ又はＨｆである。好ましくはＺｒ又はＨｆ、より好ましくはＨｆであるのがよい。
Ｍ’ｘＯｙのＭ’は、３（ＩＩＩＡ）族及びランタノイドからなる群から選ばれる第２の金属種であり、ｘ及びｙはＭ’の酸化数によって決まる整数である。第２の金属種は、好ましくはＳｃ、Ｙ、Ｌａ、Ｃｅ及びＬｕからなる群から選ばれるのがよい。また、Ｍ”Ｏ２のＭ”はＳｉ又はＧｅである第３の金属種である。なお、上述のように、第１の酸化物層がＭＯ２及びＴｉＯ２を有するか又はそれらから本質的になる場合、第１の金属種ＭからＴｉは除かれる。
第１の酸化物層をなす第１の酸化物は、本明細書中、「ＭＯ２−Ｍ’ｘＯｙ」又は「ＭＯ２−Ｍ”Ｏ２」又は「ＭＯ２−ＴｉＯ２」と表現する場合があるが、これは混合酸化物を意味し、それぞれの単独の酸化物を混ぜ合わせたものを意味するものではない。
第１の酸化物の誘電率は、ＭＯ２単独の誘電率、及びＭ’ｘＯｙ又はＭ”Ｏ２又はＴｉＯ２単独の誘電率とは異なり、著しく高い。この理由は、完全な理論に基づくものではないが、ＭＯ２及びＭ’ｘＯｙのみからなる第１の酸化物又はＭＯ２及びＭ”Ｏ２のみからなる第１の酸化物などが、ある単位胞を有し、該単位胞が特異的に高い分極率を有すると共に単位胞体積が小さいためであると考えられる。第１の酸化物は、高誘電率であるため、ゲート絶縁膜として有用である。
なお、ここで、「高誘電率」とは、比誘電率が２０以上であるのがよく、好ましくは２５以上であるのがよい。
第１の酸化物層において、ＭＯ２及びＭ’ｘＯｙの量、又はＭＯ２及びＭ”Ｏ２の量は、それぞれ、上述のように高誘電率をもたらす特異的な結晶構造をもたらすのに有効な量であるのがよい。具体的には、第１の金属種としてＨｆを用い且つ第２の金属種Ｍ’としてＹなどを用いた場合、該Ｙなどの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは０ａｔ％より大きく２５ａｔ％以下であるのがよい。また、第１の金属種としてＨｆを用い且つ第２の金属種Ｍ’としてＬａなどを用いた場合、該Ｌａなどの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下、好ましくは４０〜６０ａｔ％であるのがよい。なお、ＨｆとＬａとの組合せにおいて、Ｌａが上述の４０〜６０ａｔ％である場合、結晶化温度が高くなる点で好ましい。さらに、第１の金属種としてＨｆを用い且つ第２の金属種Ｍ’としてＣｅなどを用いた場合、該Ｃｅなどの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下、好ましくは２０〜５０ａｔ％であるのがよい。
また、第１の酸化物層中に含まれる第３の金属種Ｍ”の量は、第３の金属種Ｍ”と第１の金属種Ｍとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下であるのがよい。具体的には、第１の金属種としてＨｆを用い且つ第第３の金属種Ｍ”としてＳｉを用いた場合、該Ｓｉの量は、ＳｉとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく３０ａｔ％以下、好ましくは３ａｔ％より大きく１５ａｔ％以下であるのがよい。Ｓｉ量が０ａｔ％より大きく３０ａｔ％以下であれば、半導体装置の比誘電率を２０以上とすることができ、Ｓｉ量が３ａｔ％より大きく１５ａｔ％以下であれば、半導体装置の比誘電率を２５以上とすることができる。
さらに、第１の酸化物層中に含まれる金属種Ｔｉの量は、金属種Ｔｉと第１の金属種Ｍとの合計を１００ａｔ％としたとき、２０〜７０ａｔ％、好ましくは４０〜６０ａｔ％であるのがよい。
第１の酸化物層中、第２の金属種又は第３の金属種又は金属種Ｔｉは、基板側で第２の金属種などの濃度が高く、基板から離れるにしたがって該濃度が低くなる濃度勾配を有するのがよい。後述する第２の酸化物層が、１４（ＩＶＢ）族半導体基板と第１の酸化物層との間に、存在する場合、特に、第２の金属種又は第３の金属種又は金属種Ｔｉが、上述の濃度勾配を有するのが、ゲート絶縁膜として作用する第１の酸化物層及び第２の酸化物層内で組成が連続的に変化し急峻な界面が存在しない点、後述の製造法において有利である点で、好ましい。
なお、第２の金属種などが上述の濃度勾配を有する場合、第１の酸化物層中に含まれる第２の金属種などの量は、第１の酸化物層全体において、上述の量的関係を有するのがよい。
本発明の装置は、１４（ＩＶＢ）族半導体基板と第１の酸化物層との間に、第２の酸化物層を有するのがよい。第２の酸化物層を有することにより、上述のように、ゲート絶縁膜として作用する第１の酸化物層及び第２の酸化物層内で組成が連続的に変化し急峻な界面が存在しなくなる。急峻な界面が存在しないため、トランジスタのしきい値に悪影響を及ぼさない点で好ましい。また、第２の酸化物層は、後述の製造方法に依存するが、１４（ＩＶＢ）族半導体基板上に形成される酸化物、例えばＳｉＯ２などを除去する点で好ましい。
第２の酸化物層を形成する第２の酸化物は、１４（ＩＶＢ）族半導体基板に含まれる元素と第２の金属種とからなる酸化物であるか又は１４（ＩＶＢ）族半導体基板に含まれる元素と第３の金属種とからなる酸化物であるか又は１４（ＩＶＢ）族半導体基板に含まれる元素と金属種Ｔｉとからなる酸化物であるのがよい。例えば、１４（ＩＶＢ）族半導体基板がＳｉ基板であり、第１の酸化物層の第２の金属種がＹ（イットリウム）である場合、第２の酸化物は、ＳｉとＹとの酸化物であるのがよい。なお、ＳｉとＹとの酸化物は、「ＹａＳｉｂＯｃ」（式中、ａ、ｂ及びｃは構造などにより決まる数であり、非化学量論量となる場合もある）又は「Ｙシリケート」と表現される場合がある。また、例えば、１４（ＩＶＢ）族半導体基板がＧｅ基板であり、第１の酸化物層の第２の金属種がＹ（イットリウム）である場合、第２の酸化物は、ＧｅとＹとの酸化物（例えば「ＹａＧｅｂＯｃ（ａ、ｂ及びｃは上記と同義）」又は「Ｙゲルマネート」と表現される場合がある）である。
本発明の装置は、第１の酸化物層のさらに上部に他の層を有し、所望の特性を有する半導体装置としてもよい。
また、本発明の装置が第２の酸化物層を有する場合、本発明の装置は、１４（ＩＶＢ）族半導体基板、第２の酸化物層及び第１の酸化物層の３層をこの順序で有しかつ該３層のみからなる層状構造を有するのがよい。なお、３層の層状構造のさらに上部に他の層を有し、所望の特性を有する半導体装置としてもよい。
上述の本発明の半導体装置は、例えば、次の方法により製造することができる。なお、以下に詳述する製法において、第２の金属種Ｍ’を用いる場合について例示しているが、第２の金属種Ｍ’の代わりに第３の金属種Ｍ”又は金属種Ｔｉを用いることにより第３の金属種Ｍ”又はＴｉを用いた半導体装置を同様に製造することができる。
即ち、３（ＩＩＩＡ）族及びランタノイドからなる群から選ばれる第２の金属種Ｍ’を添加したＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）を１４（ＩＶＢ）族半導体基板上に堆積させて堆積層を形成する堆積層形成工程；及び
堆積層を熱処理してＭＯ２−Ｍ’ｘＯｙ層（ｘ及びｙはＭ’の酸化数によって決まる整数）を形成する第１の酸化物層形成工程；を有する方法により、製造することができる。
なお、堆積層形成工程前に、次の第２の酸化物層形成工程を設けてもよい。即ち、本発明の方法は、堆積層形成工程前に、１４（ＩＶＢ）族半導体基板上に３（ＩＩＩＡ）族及びランタノイドからなる群から選ばれる第２の金属種Ｍ’の酸化物Ｍ’ａＯｂ（ａ及びｂは第２の金属種Ｍ’によって決まる整数）を堆積させ、その後、熱処理を行って第２の金属種と１４（ＩＶＢ）族半導体基板に含まれる元素とからなる第２の酸化物からなる第２の酸化物層形成工程をさらに有してもよい。
１４（ＩＶＢ）族半導体基板、第１の金属種Ｍ、第２の金属種Ｍ’などは、上述したものを用いることができる。
堆積層形成工程において堆積層を形成する手法、及び酸化物ＭａＯｂを堆積させる手法は、従来より公知の種々の方法を用いることできる。これらの例として、スパッタリング法、原子層堆積法（ＡＬＤ法）、各種ＣＶＤ法などを挙げることができる。
第１の酸化物層形成工程の熱処理は、６００〜１０００℃、好ましくは６００〜８００℃で行うのがよい。特に、第１の酸化物層形成工程の熱処理は、１％以下の酸素分圧を有する不活性ガス下又は真空雰囲気下で行うのがよい。
また、第２の酸化物層形成工程の熱処理は、１０−４パスカル以下の真空雰囲気下、６００〜１０００℃、好ましくは６００〜８００℃で行うのがよい。
本発明の方法により製造された半導体装置は、第１の酸化物層のさらに上部に他の層を設け、所望の特性を有する半導体装置としてもよい。本発明の方法は、上述のように、１４（ＩＶＢ）族半導体基板上に第１の酸化物層を形成する方法であり、この方法が含まれているものは、本発明の範囲に含まれる。
以下、実施例に基づいて、本発明をさらに詳細に説明するが、本発明は本実施例に限定されるものではない。
＜ＨｆＯ２−Ｙ２Ｏ３層の調製及びその誘電率の測定＞
自然酸化膜を除去したＮ型のＳｉ基板上にＹを０ａｔ％、４．４ａｔ％及び１７ａｔ％添加したＨｆＯ２をスパッタリング法により堆積し、酸素を０．１％含む窒素雰囲気中で４００℃、６００℃、８００℃、１０００℃の各温度で熱処理を行い、Ｎ型Ｓｉ基板上にＨｆＯ２−Ｙ２Ｏ３層（本実施例において「ＹＤＨ」と略記する場合がある）を形成した試料Ａ−１を調製した。その後、ＨｆＯ２−Ｙ２Ｏ３層（ＹＤＨ）側に金電極を形成し、ＭＩＳキャパシタ（図１）とした。なお、図１は、ＭＩＳキャパシタ１の概念図であり、該ＭＩＳキャパシタ１は、Ｓｉ基板３、ＳｉＯ２層４、ＨｆＯ２−Ｙ２Ｏ３層５、及び金電極６を配置してなる。
試料Ａ−１に関して、電気容量測定及び膜厚測定を行い、ＨｆＯ２−Ｙ２Ｏ３層の誘電率の変化を調べた。これらの結果を図２及び図３に示す。なお、図２において、「ＣＥＴ」とは、ＹＤＨの単位面積当たりの電気容量ＣＹＤＨから求めたＳｉＯ２換算実効膜厚を示す。また、以下の式から、ＹＤＨの誘電率を求めた（εＳｉＯ２：ＳｉＯ２の誘電率、ｄＹＤＨ：測定したＨｆＯ２−Ｙ２Ｏ３層（ＹＤＨ）の膜厚、εＹＤＨ：求めるＨｆＯ２−Ｙ２Ｏ３層（ＹＤＨ）の誘電率）。
Figure 0004834838
図３の０ａｔ％と４．４ａｔ％及び１７ａｔ％とを比較するとわかるように、Ｙをドープする（４．４ａｔ％及び１７ａｔ％）ことにより、誘電率が上昇することがわかる。
また、Ｙのドープ量が１７ａｔ％の場合、温度依存性が少なく、１０００℃においても高い誘電率（約２２）を有することがわかる。
さらに、Ｙのドープ量が４．４ａｔ％の場合、４００℃、６００℃及び８００℃において、高い誘電率（４００℃で約２５、６００℃で約２７、８００℃で約２７）を有することがわかる。
実施例１の試料Ａ−１のＮ型Ｓｉ基板の代わりにＰ型Ｓｉ基板を用いた以外、実施例１と同様にして、試料Ａ−２を調製した。この試料Ａ−２についても実施例１と同様の測定をした結果、図示しないが、試料Ａ−３は、図３と同様な結果を得た。
実施例１のスパッタリング法に代えて、原子層堆積法（ＡＬＤ法）を用いた以外、実施例１と同様にして試料Ａ−３を調製した。この試料Ａ−３についても実施例１と同様の測定をした結果、図示しないが、試料Ａ−３は、実施例１の試料Ａ−１で求めた比誘電率と同一の値（図３）を得た。
実施例１の「自然酸化膜を除去したＮ型Ｓｉ基板」の代わりに、Ｓｉ基板をＮＨ３雰囲気中７００℃で熱処理しＳｉ表面にＳｉ３Ｎ４層を形成した基板を用いた以外、実施例１と同様にして、試料Ａ−４を調製した。この試料Ａ−４についても実施例１と同様の測定をした結果、図示しないが、試料Ａ−４も、実施例１の試料Ａ−１で求めた比誘電率と同一の値（図３）を得た。
実施例１のスパッタリング法で成膜する工程において窒素ガスを導入し、その後の熱処理工程を６００℃で行った以外、実施例１と同様にして、試料Ａ−５及びＡ−６を調製した。この試料Ａ−５及びＡ−６は各々、上記のＹＤＨ層の代わりに、次のＹＤＨｒ層及びＹＤＨｒ’層を有した。即ち、試料Ａ−５は、窒素を５ａｔ％含み、且つＹ／（Ｈｆ＋Ｙ）が４．４ａｔ％であるＹＤＨｒ層であり、試料Ａ−６は、窒素を１０ａｔ％含み、且つＹ／（Ｈｆ＋Ｙ）が４．４ａｔ％であるＹＤＨｒ’層であった。試料Ａ−５及びＡ−６についても実施例１と同様の測定をした結果、試料Ａ−５のＹＤＨｒ層の比誘電率は２７であり、試料Ａ−６のＹＤＨｒ’層の比誘電率は２６であった。
＜Ｓｉ基板上にＹシリケート層、さらにＹシリケート層上にＹＤＨ層を有する層状構造体、及びその電気特性＞
自然酸化膜を除去したＰ型Ｓｉ基板上に金属Ｙを蒸着した後に、１０−６Ｐａ以下の真空中で５００℃にて熱処理を行った。次に、Ｙ／（Ｈｆ＋Ｙ）が４．４ａｔ％となるようにＹをドープしたＨｆＯ２をスパッタリング法により堆積した。その後、５００℃で０．１％のＯ２を含むＮ２雰囲気中で熱処理し、Ｓｉ基板上にＹシリケート層を有し、さらに該Ｙシリケート層上にＨｆＯ２−Ｙ２Ｏ３層を有する層状構造体を得た。実施例１での図１と同様に、この構造体のＨｆＯ２−Ｙ２Ｏ３層（ＹＤＨ）側に金電極を形成し試料Ｂ−１を得た。この試料Ｂ−１を用いて、次の測定を行った。即ち、ゲート電圧と電気容量との特性（図４（ａ）のＣ−Ｖ特性）、及びゲート電圧とリーク電流との特性（図４（ｂ）のＪ−Ｖ特性）の測定を行った。
図４（ａ）及び（ｂ）から、本実施例の試料は、リーク電流が小さく、ゲート絶縁膜にとって良好な電気特性を有することがわかる。
実施例６の「自然酸化膜を除去したＰ型Ｓｉ基板」の代わりに、Ｓｉ基板をＮＨ３雰囲気中７００℃で熱処理しＳｉ表面にＳｉ３Ｎ４層を形成した基板を用いた以外、実施例６と同様にして、試料Ｂ−２を調製した。
実施例６の試料Ｂ−１及び本実施例の試料Ｂ−２について、有効膜厚（ＥＯＴ）とリーク電流との関係（図５）の測定を行った。
図５から、Ｓｉ基板表面上のＳｉ３Ｎ４層の有無に関わらず、ゲート絶縁膜にとって良好な電気特性を有することがわかる。
＜Ｇｅ基板上にＹ−ゲルマネート層、さらに該Ｙ−ゲルマネート層上にＹＤＨ層を有する試料の調製＞
表面にＧｅＯ２を有するＧｅ基板上にスパッタリング法によりＹ２Ｏ３を堆積させ、引き続いて、Ｙ／（Ｈｆ＋Ｙ）が４．４ａｔ％となるようにＹをドープしたＨｆＯ２をスパッタリング法により堆積した。その後、酸素を１％含む窒素雰囲気下、４００℃又は６００℃で熱処理し、Ｇｅ基板上にＧｅＯ２層を有し、該ＧｅＯ２層上にＹ２Ｏ３層を有し、さらに該Ｙ２Ｏ３層上にＨｆＯ２−Ｙ２Ｏ３層を有する試料Ｃ−１を得た。堆積後（熱処理前）の試料、及び熱処理後に得られた試料のＹ２Ｏ３膜厚と、Ｙ２Ｏ３／Ｇｅ界面に形成される界面層（ＧｅＯ２）の膜厚を測定した。膜厚測定の結果を図６に示す。
図６から、６００℃の熱処理によってＧｅＯ２膜厚が消失する一方、Ｙ２Ｏ３膜厚が増大していることがわかる。これは、６００℃の熱処理によってＧｅＯ２とＹ２Ｏ３との反応が起こり、界面層であるＧｅＯ２が消失し、Ｙ２Ｏ３がＹ−ゲルマネートへと変化したものと考えられる。この結果、Ｇｅ基板上にＹ−ゲルマネートを有し、さらにＹ−ゲルマネート上にＹＤＨ層を有する構造が形成される。
本実施例と類似する方法として、表面にＳｉＯ２を有するＳｉ基板上に形成されたＹ２Ｏ３を熱処理することによってＳｉＯ２を消失させて、Ｙ−シリケートとＳｉとからなる界面を形成するという報告がある（例えば、M. Copel, Applied Physics Letters, Vol. 82, 1583-1585(2003)）がある。Ｓｉ基板に比べて反応性が高いＧｅ基板を用いた本実施例の特徴は次の２点にある。即ち、１）Ｓｉ基板を用いる場合（８５０〜９４０℃で反応進行が確認）よりも圧倒的な低温（６００℃の熱処理）で反応が進行すること；及び２）Ｓｉ基板上では超高真空などの非酸素雰囲気下での熱処理を要するのに対し、Ｇｅ基板上で酸素を含む雰囲気においても反応が円滑に進行すること；に、本実施例は特徴を有する。
＜ＨｆＯ２−Ｌａ２Ｏ３層、又はＨｆＯ２−ＣｅＯ２層の調製及びその誘電率の測定＞
Ｓｉウェーハの表面を酸化して１００ｎｍの酸化膜を成長させた後、白金を８０ｎｍ堆積し、これを基板とした。この基板上に、Ｌａ又はＣｅを添加したＨｆＯ２を、スパッタリング法を用いて成長させた。なお、Ｌａ又はＣｅの量は、図７に示すように、０〜５０ａｔ％の範囲で添加した。その後、酸素を０．１％含む窒素雰囲気中、４００℃〜８００℃の範囲で加熱処理を行い、ＨｆＯ２−Ｌａ２Ｏ３層、又はＨｆＯ２−ＣｅＯ２層を形成した（なお、図７中の値は、４００℃〜８００℃の熱処理のうち、最も比誘電率の高い値をプロットしている）。最後に、膜表面に金を蒸着してＭＩＭキャパシタ（金属−絶縁体−金属キャパシタ）を形成した。ＭＩＭキャパシタの電気容量を測定し，これとは別に予め測定した膜厚の値から比誘電率を算出した。算出した比誘電率を図７に示す。図７は、比較のため、実施例１と同様の方法により得られたＨｆＯ２−Ｙ２Ｏ３層の比誘電率の値も掲載する。図７中、組成は添加元素Ｍ（Ｙ、Ｌａ又はＣｅ）とＨｆの原子濃度比：Ｍ／（Ｈｆ＋Ｍ）で表す。
図７から次のことがわかる。即ち、Ｌａを添加した場合、３ａｔ％添加することで急激に比誘電率は上昇して２７となるが、さらに添加量を増やすと漸減する。しかし、４０あｔ％まで添加量を増やしても比誘電率は２２であり、何も添加しなかったＨｆＯ２の比誘電率１８に比べて大きな値が得られる。
Ｃｅを添加した場合、添加量が少ないうちは添加効果がはっきりとは現れないが、５０ａｔ％まで増やすと比誘電率は２６に達した。
＜ＨｆＯ２−Ｌａ２Ｏ３層の調製及びその結晶化温度の測定＞
フッ酸で洗浄したシリコンウエーハを基板として用いた以外、実施例９と同様に、膜厚３０ｎｍのＨｆＯ２−Ｌａ２Ｏ３層を成膜した。この試料に関して、結晶化温度を調べた。結晶化温度は、温度６００〜１０００℃でアニールし、Ｘ線回折測定を行い、ピークが検出された場合、結晶化されているとしてその結晶化温度の判定を行った。その結果を図８に示す。
図８から、Ｌａの添加量が増加すると、結晶化温度は上昇した。特に３０ａｔ％以上のＬａを添加した場合は８００℃、４０ａｔ％以上のＬａを添加した場合は９００℃においても結晶化しなかった。これらのことは、Ｌａを添加しなかったＨｆＯ２の結晶化温度が６００℃以下であったのに比べて大幅な改善を意味している。
＜ＨｆＯ２−Ｌａ２Ｏ３層の調製及びフラットバンド電圧の測定＞
実施例１０と同様に、フッ酸で洗浄したシリコンウエーハ基板上に、ＨｆＯ２−Ｌａ２Ｏ３層を成膜した。但し、Ｌａ添加量を４０ａｔ％とし、酸素を０．１％含む窒素雰囲気下で、アニール温度６００℃で、種々の膜厚で成膜した。その後、金／ＨｆＯ２−Ｌａ２Ｏ３層／Ｓｉの構成を有するＭＩＳキャパシタを作成し、フラットバンド電圧の膜厚依存性を調べた。結果を図９に示す。膜厚を大幅に変えてもフラットバンド電圧は殆ど変化せず、膜中の固定電荷の密度が極めて低いことが分かる。これにより、Ｌａを多量に添加したＨｆＯ２−Ｌａ２Ｏ３膜は、膜中の「固定電荷」の密度を劇的に低減する効果があると考えられる。
＜ＨｆＯ２−ＳｉＯ２層、又はＨｆＯ２−ＴｉＯ２層の調製及びその誘電率の測定＞
添加元素をＳｉ又はＴｉとしたこと、及び添加濃度範囲を０〜１００ａｔ％としたこと以外、実施例９と同様に、ＨｆＯ２−ＳｉＯ２層、又はＨｆＯ２−ＴｉＯ２層を成膜し、得られた膜の比誘電率を測定した。図１０にＨｆＯ２−ＳｉＯ２層の比誘電率の測定結果を、図１１にＨｆＯ２−ＴｉＯ２層の比誘電率の測定結果を、それぞれ示す。
図１０から、Ｓｉを添加した場合、４００℃では比誘電率上昇はみられなかったが、８００℃では添加量２０ａｔ％以下で、急激な比誘電率の上昇が見られる。
また、図１１から、Ｔｉを添加した場合、添加量が増えるに従って比誘電率が上昇することがわかる。
実施例１のＭＩＳキャパシタの概念図である。 実施例１の試料の測定結果である。 実施例１の試料の測定結果である。 実施例６の試料の測定結果である。 実施例６及び７の試料の測定結果である。 実施例８の試料の測定結果である。 実施例９の試料の測定結果（比誘電率）である。 実施例１０の試料の測定結果（結晶化温度）である。 実施例１１の試料の測定結果（フラットバンド電圧）である。 実施例１２の試料（ＨｆＯ２−ＳｉＯ２層）の測定結果（比誘電率）である。 実施例１２の試料（ＨｆＯ２−ＴｉＯ２層）の測定結果（比誘電率）である。

Claims (77)

  1. １４（ＩＶＢ）族半導体基板；及び該基板上に存在するＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）及びＭ’ｘＯｙ（Ｍ’は３（ＩＩＩＡ）族及びランタノイドからなる群から選ばれる第２の金属種であり、ｘ及びｙはＭ’の酸化数によって決まる整数）からなる第１の酸化物層であって高誘電率を有する第１の酸化物層；を有する半導体装置であって、
    前記１４（ＩＶＢ）族半導体基板と前記第１の酸化物層との間に、前記１４（ＩＶＢ）族半導体基板に含まれる元素と前記第２の金属種とからなる酸化物からなる第２の酸化物層を有する半導体装置。
  2. 前記基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有する請求項１記載の半導体装置。
  3. 前記第１の酸化物層中に含まれる前記第２の金属種Ｍ’の量は、第２の金属種と第１の金属種との合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項１又は２記載の装置。
  4. 前記第２の金属種は、前記第１の酸化物層中、前記基板側で前記第２の金属種の濃度が高く、前記基板から離れるにしたがって該濃度が低くなる濃度勾配を有する請求項１〜３のいずれか１項記載の装置。
  5. 前記第２の金属種がＳｃ、Ｙ、Ｌａ、Ｃｅ及びＬｕからなる群から選ばれる請求項１〜４のいずれか１項記載の装置。
  6. 前記第２の金属種がＳｃ、Ｙ、Ｌａ及びＬｕからなる群から選ばれる請求項１〜４のいずれか１項記載の装置。
  7. 前記第１の金属種がＨｆであり、前記第２の金属種がＹであり、前記第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になり、Ｙの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項１〜６のいずれか１項記載の装置。
  8. 前記１４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板である請求項１〜７のいずれか１項記載の装置。
  9. 前記１４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＹとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になる請求項１〜８のいずれか１項記載の装置。
  10. 前記第１の酸化物層のＨｆＯ２−Ｙ２Ｏ３において、Ｙの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項９記載の装置。
  11. 前記１４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＹとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になる請求項１〜８のいずれか１項記載の装置。
  12. 前記第１の酸化物層のＨｆＯ２−Ｙ２Ｏ３において、Ｙの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項１１記載の装置。
  13. 前記第１の金属種がＨｆであり、前記第２の金属種がＬａであり、前記第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になり、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下である請求項１〜６のいずれか１項記載の装置。
  14. １４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板である請求項１〜６及び請求項１３のいずれか１項記載の装置。
  15. １４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＬａとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になる請求項１〜６、並びに請求項１３及び１４のいずれか１項記載の装置。
  16. 第１の酸化物層のＨｆＯ２−Ｌａ２Ｏ３において、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下である請求項１５記載の装置。
  17. １４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＬａとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になる請求項１〜６、並びに請求項１３及び１４のいずれか１項記載の装置。
  18. 第１の酸化物層のＨｆＯ２−Ｌａ２Ｏ３において、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下である請求項１７記載の装置。
  19. 第１の金属種がＨｆであり、第２の金属種がＣｅであり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になり、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項１〜６のいずれか１項記載の装置。
  20. １４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板である請求項１〜６及び請求項１９のいずれか１項記載の装置。
  21. １４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＣｅとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になる請求項１〜６、並びに請求項１９及び２０のいずれか１項記載の装置。
  22. 第１の酸化物層のＨｆＯ２−ＣｅＯ２において、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項２１記載の装置。
  23. １４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＣｅとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になる請求項１〜６、並びに請求項１９及び２０のいずれか１項記載の装置。
  24. 第１の酸化物層のＨｆＯ２−ＣｅＯ２において、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項２３記載の装置。
  25. 半導体装置の製造方法であって、
    １４（ＩＶＢ）族半導体基板上に３（ＩＩＩＡ）族及びランタノイドからなる群から選ばれる第２の金属種Ｍ’の酸化物Ｍ’ ａ Ｏ ｂ （ａ及びｂは第２の金属種Ｍ’によって決まる整数）を堆積させ、その後、熱処理を行って第２の金属種と１４（ＩＶＢ）族半導体基板に含まれる元素とからなる第２の酸化物からなる第２の酸化物層形成工程；
    ３（ＩＩＩＡ）族及びランタノイドからなる群から選ばれる第２の金属種Ｍ’を添加したＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）を第２の酸化物層上に堆積させて堆積層を形成する堆積層形成工程；及び
    前記堆積層を熱処理してＭＯ２−Ｍ’ｘＯｙ層（ｘ及びｙはＭ’の酸化数によって決まる整数）を形成する第１の酸化物層形成工程；を有する上記方法。
  26. 前記第１の酸化物層形成工程の熱処理を６００〜１０００℃で行う請求項２５記載の方法。
  27. 前記第２の酸化物層形成工程の熱処理を１０−４パスカル以下の真空雰囲気下、６００〜１０００℃で行う請求項２５又は２６記載の方法。
  28. 前記半導体装置が、前記基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有する請求項２５〜２７のいずれか１項記載の方法。
  29. 前記第１の酸化物層中に含まれる前記第２の金属種Ｍ’の量が、第２の金属種と第１の金属種との合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下となるように、堆積層形成工程において第２の金属種Ｍ’を添加する請求項２５〜２８のいずれか１項記載の方法。
  30. 前記第１の酸化物層形成工程における熱処理により、前記第１の酸化物層中、前記第２の金属種は、前記第１の酸化物層中、前記基板側でその濃度が高く、前記基板から離れるにしたがって該濃度が低くなる濃度勾配を有するように、前記第１の酸化物層が形成される請求項２５〜２９のいずれか１項記載の方法。
  31. 前記第２の金属種がＳｃ、Ｙ、Ｌａ、Ｃｅ及びＬｕからなる群から選ばれる請求項２５〜３０のいずれか１項記載の方法。
  32. 前記第２の金属種がＳｃ、Ｙ、Ｌａ及びＬｕからなる群から選ばれる請求項２５〜３０のいずれか１項記載の方法。
  33. 前記第１の金属種がＨｆであり、前記第２の金属種がＹであり、前記第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になり、Ｙの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項２５〜３２のいずれか１項記載の方法。
  34. 前記１４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板である請求項２５〜３３のいずれか１項記載の方法。
  35. 前記１４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＹとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になる請求項２５〜３４のいずれか１項記載の方法。
  36. 前記第１の酸化物層のＨｆＯ２−Ｙ２Ｏ３において、Ｙの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項３５記載の方法。
  37. 前記１４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＹとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｙ２Ｏ３のみから本質的になる請求項２５〜３６のいずれか１項記載の方法。
  38. 前記第１の酸化物層のＨｆＯ２−Ｙ２Ｏ３において、Ｙの量は、ＹとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項３７記載の方法。
  39. 第１の金属種がＨｆであり、前記第２の金属種がＬａであり、前記第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になり、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下である請求項２５〜３２のいずれか１項記載の方法。
  40. １４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板である請求項２５〜３２及び請求項３９のいずれか１項記載の方法。
  41. １４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＬａとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になる請求項２５〜３２、並びに請求項３９及び４０のいずれか１項記載の方法。
  42. 第１の酸化物層のＨｆＯ２−Ｌａ２Ｏ３において、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下である請求項４１記載の方法。
  43. １４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＬａとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−Ｌａ２Ｏ３のみから本質的になる請求項２５〜３２、並びに請求項３９及び４０のいずれか１項記載の方法。
  44. 第１の酸化物層のＨｆＯ２−Ｌａ２Ｏ３において、Ｌａの量は、ＬａとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく６０ａｔ％以下である請求項４３記載の方法。
  45. 第１の金属種がＨｆであり、第２の金属種がＣｅであり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になり、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項２５〜３２のいずれか１項記載の方法。
  46. １４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板である請求項２５〜３２、及び請求項４５のいずれか１項記載の方法。
  47. １４（ＩＶＢ）族半導体基板がＳｉ基板であり、第２の酸化物層がＣｅとＳｉとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になる請求項２５〜３２、並びに請求項４５及び４６のいずれか１項記載の方法。
  48. 第１の酸化物層のＨｆＯ２−ＣｅＯ２において、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項４７記載の方法。
  49. １４（ＩＶＢ）族半導体基板がＧｅ基板であり、第２の酸化物層がＣｅとＧｅとからなる酸化物のみから本質的になり、第１の酸化物層がＨｆＯ２−ＣｅＯ２のみから本質的になる請求項２５〜３２、並びに請求項４５及び４６のいずれか１項記載の方法。
  50. 第１の酸化物層のＨｆＯ２−ＣｅＯ２において、Ｃｅの量は、ＣｅとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく５０ａｔ％以下である請求項４９記載の方法。
  51. １４（ＩＶＢ）族半導体基板；及び該基板上に存在するＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）及びＭ”Ｏ２（Ｍ”はＳｉ又はＧｅである第３の金属種である）からなる第１の酸化物層であって高誘電率を有する第１の酸化物層；を有する半導体装置であって、
    第１の金属種がＨｆであり、第３の金属種がＳｉであり、第１の酸化物層がＨｆＯ ２ −ＳｉＯ ２ のみから本質的になり、Ｓｉの量は、ＳｉとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく３０ａｔ％以下である、上記半導体装置。
  52. １４（ＩＶＢ）族半導体基板と第１の酸化物層との間に、１４（ＩＶＢ）族半導体基板に含まれる元素と第３の金属種であるＳｉとからなる酸化物（ただし、１４（ＩＶＢ）族半導体基板に含まれる元素がＳｉのみである場合、該酸化物はＳｉＯ ２ である）からなる第２の酸化物層を有する請求項５１記載の装置。
  53. 基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有する請求項５２記載の装置。
  54. 第３の金属種は、第１の酸化物層中、基板側で第３の金属種の濃度が高く、基板から離れるにしたがって該濃度が低くなる濃度勾配を有する請求項５１〜５３のいずれか１項記載の装置。
  55. 第１の金属種がＨｆであり、第３の金属種がＳｉであり、第１の酸化物層がＨｆＯ２−ＳｉＯ２のみから本質的になり、半導体装置は比誘電率が２５以上であり且つ第１の酸化物層中に含まれる第３の金属種Ｍ”の量は、第３の金属種と第１の金属種との合計を１００ａｔ％としたとき、３ａｔ％より大きく１５ａｔ％以下である請求項５１〜５４のいずれか１項記載の装置。
  56. １４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板である請求項５１〜５５のいずれか１項記載の装置。
  57. 半導体装置の製造方法であって、
    Ｓｉ又はＧｅである第３の金属種Ｍ”を添加したＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）を１４（ＩＶＢ）族半導体基板上に堆積させて堆積層を形成する堆積層形成工程；及び
    前記堆積層を熱処理してＭＯ２−Ｍ”Ｏ２層を形成する第１の酸化物層形成工程；を有し、
    第１の金属種がＨｆであり、第３の金属種がＳｉであり、第１の酸化物層がＨｆＯ ２ −ＳｉＯ ２ のみから本質的になり、Ｓｉの量は、ＳｉとＨｆとの合計を１００ａｔ％としたとき、０ａｔ％より大きく３０ａｔ％以下である、上記方法。
  58. 堆積層形成工程前に、１４（ＩＶＢ）族半導体基板上に、第３の金属種であるＳｉの酸化物ＳｉＯ２を堆積させ、その後、熱処理を行って第３の金属種と１４（ＩＶＢ）族半導体基板に含まれる元素とからなる第２の酸化物（ただし、１４（ＩＶＢ）族半導体基板に含まれる元素がＳｉのみである場合、該第２の酸化物はＳｉＯ ２ である）からなる第２の酸化物層形成工程をさらに有する請求項５７記載の方法。
  59. 第１の酸化物層形成工程の熱処理を６００〜１０００℃で行う請求項５７又は５８記載の方法。
  60. 第２の酸化物層形成工程の熱処理を１０−４パスカル以下の真空雰囲気下、６００〜１０００℃で行う請求項５８又は５９記載の方法。
  61. 半導体装置が、基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有する請求項５８〜６０のいずれか１項記載の方法。
  62. 第１の酸化物層形成工程における熱処理により、第１の酸化物層中、第３の金属種は、第１の酸化物層中、基板側でその濃度が高く、基板から離れるにしたがって該濃度が低くなる濃度勾配を有するように、第１の酸化物層が形成される請求項５７〜６１のいずれか１項記載の方法。
  63. 第１の金属種がＨｆであり、第３の金属種がＳｉであり、第１の酸化物層がＨｆＯ２−ＳｉＯ２のみから本質的になり、半導体装置は比誘電率が２５以上であり且つ第１の酸化物層中に含まれる第３の金属種Ｓｉの量は、該Ｓｉと第１の金属種との合計を１００ａｔ％としたとき、３ａｔ％より大きく１５ａｔ％以下である請求項５７〜６２のいずれか１項記載の方法。
  64. １４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板である請求項５７〜６３のいずれか１項記載の方法。
  65. １４（ＩＶＢ）族半導体基板；及び該基板上に存在するＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）及びＴｉＯ２からなる第１の酸化物層であって高誘電率を有する第１の酸化物層；を有する半導体装置であって、
    第１の酸化物層中に含まれる金属種Ｔｉの量は、金属種Ｔｉと第１の金属種との合計を１００ａｔ％としたとき、２０〜７０ａｔ％である、上記半導体装置。
  66. １４（ＩＶＢ）族半導体基板と第１の酸化物層との間に、１４（ＩＶＢ）族半導体基板に含まれる元素と金属種Ｔｉとからなる酸化物からなる第２の酸化物層を有する請求項６５記載の装置。
  67. 基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有する請求項６６記載の装置。
  68. 第１の金属種がＨｆであり、第１の酸化物層がＨｆＯ２−ＴｉＯ２のみから本質的になり、半導体装置は比誘電率が２５以上であり且つ第１の酸化物層中に含まれる金属種Ｔｉの量は、金属種Ｔｉと第１の金属種との合計を１００ａｔ％としたとき、４０〜６０である請求項６５〜６７のいずれか１項記載の装置。
  69. 金属種Ｔｉは、第１の酸化物層中、基板側で金属種Ｔｉの濃度が高く、基板から離れるにしたがって該濃度が低くなる濃度勾配を有する請求項６５〜６８のいずれか１項記載の装置。
  70. １４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板である請求項６５〜６９のいずれか１項記載の装置。
  71. 半導体装置の製造方法であって、
    金属種Ｔｉを添加したＭＯ２（Ｍは４（ＩＶＡ）族から選ばれる第１の金属種である）を１４（ＩＶＢ）族半導体基板上に堆積させて堆積層を形成する堆積層形成工程；及び
    前記堆積層を熱処理してＭＯ２−ＴｉＯ２層を形成する第１の酸化物層形成工程；を有し、
    第１の酸化物層中に含まれる金属種Ｔｉの量が、金属種Ｔｉと第１の金属種との合計を１００ａｔ％としたとき、２０〜７０ａｔ％となるように、堆積層形成工程において金属種Ｔｉを添加する、上記方法。
  72. 堆積層形成工程前に、１４（ＩＶＢ）族半導体基板上に金属種Ｔｉの酸化物ＴｉＯ２を堆積させ、その後、熱処理を行って金属種Ｔｉと１４（ＩＶＢ）族半導体基板に含まれる元素とからなる第２の酸化物からなる第２の酸化物層形成工程をさらに有する請求項７１記載の方法。
  73. 第１の酸化物層形成工程の熱処理を６００〜１０００℃で行う請求項７１又は７２記載の方法。
  74. 第２の酸化物層形成工程の熱処理を１０−４パスカル以下の真空雰囲気下、６００〜１０００℃で行う請求項７２又は７３記載の方法。
  75. 半導体装置が、基板、第２の酸化物層及び第１の酸化物層の３層のみからなる層状構造を有する請求項７２〜７４のいずれか１項記載の方法。
  76. 第１の酸化物層形成工程における熱処理により、第１の酸化物層中、金属種Ｔｉは、第１の酸化物層中、基板側でその濃度が高く、基板から離れるにしたがって該濃度が低くなる濃度勾配を有するように、第１の酸化物層が形成される請求項７１〜７５のいずれか１項記載の方法。
  77. １４（ＩＶＢ）族半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、及びＣ（ダイアモンド）からなる群から選ばれる基板である請求項７１〜７６のいずれか１項記載の方法。
JP2006532692A 2004-08-30 2005-08-30 半導体装置及びその製造方法 Active JP4834838B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006532692A JP4834838B2 (ja) 2004-08-30 2005-08-30 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004250393 2004-08-30
JP2004250393 2004-08-30
JP2006532692A JP4834838B2 (ja) 2004-08-30 2005-08-30 半導体装置及びその製造方法
PCT/JP2005/015702 WO2006025350A1 (ja) 2004-08-30 2005-08-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006025350A1 JPWO2006025350A1 (ja) 2008-05-08
JP4834838B2 true JP4834838B2 (ja) 2011-12-14

Family

ID=36000002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006532692A Active JP4834838B2 (ja) 2004-08-30 2005-08-30 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8063452B2 (ja)
JP (1) JP4834838B2 (ja)
WO (1) WO2006025350A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467045B (zh) * 2008-05-23 2015-01-01 Sigma Aldrich Co 高介電常數電介質薄膜與使用鈰基前驅物製造高介電常數電介質薄膜之方法
EP2298715A4 (en) * 2008-07-07 2011-11-23 Jx Nippon Mining & Metals Corp LANTHANE OXIDE SINTERED OBJECT, SPRAYING TARGET COMPRISING THE SINTERED OBJECT, PROCESS FOR PRODUCING THE LANTHANE OXIDE SINTERED OBJECT, AND PROCESS FOR PRODUCING A SPRAYING TARGET USING THE METHOD
KR101412404B1 (ko) * 2008-07-07 2014-06-25 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 산화물 소결체, 산화물 소결체로 이루어지는 스퍼터링 타깃, 산화물 소결체의 제조 방법 및 산화물 소결체 스퍼터링 타깃 게이트의 제조 방법
US8124513B2 (en) * 2009-03-18 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium field effect transistors and fabrication thereof
US9722026B2 (en) * 2013-08-30 2017-08-01 Japan Science And Technology Agency Semiconductor structure in which film including germanium oxide is provided on germanium layer, and method for manufacturing semiconductor structure
JP6374354B2 (ja) * 2015-06-22 2018-08-15 トヨタ自動車株式会社 ＳｉＣ結晶の製造方法
JP2020009884A (ja) * 2018-07-06 2020-01-16 国立研究開発法人物質・材料研究機構 半導体装置、半導体装置の使用方法およびその半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023614A1 (fr) * 2000-09-18 2002-03-21 Tokyo Electron Limited Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine
JP2002246592A (ja) * 2001-02-19 2002-08-30 Hitachi Ltd 半導体装置
JP2004111741A (ja) * 2002-09-19 2004-04-08 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4019360B2 (ja) * 2002-06-06 2007-12-12 株式会社デンソー 電磁弁装置
JP2004079606A (ja) 2002-08-12 2004-03-11 Fujitsu Ltd 高誘電率膜を有する半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023614A1 (fr) * 2000-09-18 2002-03-21 Tokyo Electron Limited Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine
JP2002246592A (ja) * 2001-02-19 2002-08-30 Hitachi Ltd 半導体装置
JP2004111741A (ja) * 2002-09-19 2004-04-08 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US8063452B2 (en) 2011-11-22
US20100019357A1 (en) 2010-01-28
WO2006025350A1 (ja) 2006-03-09
JPWO2006025350A1 (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
JP4834838B2 (ja) 半導体装置及びその製造方法
JP4713518B2 (ja) 半導体装置
Kim et al. Characteristics of ZrO2 gate dielectric deposited using Zr t–butoxide and Zr (NEt2) 4 precursors by plasma enhanced atomic layer deposition method
TW550734B (en) High dielectric constant gate oxides for silicon-based devices
TWI423334B (zh) 作為閘極介電質之經Ｚｒ取代ＢａＴｉＯ3膜之原子層沈積（ＡＬＤ）
TWI482218B (zh) 高介電常數閘極介電材料的形成方法與半導體元件
US7091568B2 (en) Electronic device including dielectric layer, and a process for forming the electronic device
CN101471254B (zh) 形成介电膜的方法
Nieh et al. Evaluation of silicon surface nitridation effects on ultra-thin ZrO 2 gate dielectrics
KR20000052627A (ko) 고 유전율 실리케이트 재료의 화학 기상 증착 방법
JP4177857B2 (ja) 半導体装置およびその製造方法
JP2008172227A (ja) 電子デバイスおよびその製造プロセス
KR102387926B1 (ko) 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
TWI233648B (en) Semiconductor device fabrication method
US7875937B2 (en) Semiconductor device with a high-k gate dielectric and a metal gate electrode
JP2000049349A (ja) 集積回路に電界効果デバイスを製造する方法
KR20210157798A (ko) 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
JP7246324B2 (ja) 結晶酸化ケイ素を有するシリコンオンインシュレータ
KR100609066B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR102375281B1 (ko) 고유전 탄화수소 박막을 이용한 커패시터 및 이를 이용한 반도체 소자
JP4757579B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
JP2016146382A (ja) Ｍｏｓキャパシタ及びｍｏｓｆｅｔ
Kim et al. Effect of buffer layer for HfO2 gate dielectrics grown by remote plasma atomic layer deposition
TWI232893B (en) Method for forming metal oxide layer by nitric acid oxidation
JP2002134737A (ja) 電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150