CN101471254B - 形成介电膜的方法 - Google Patents

形成介电膜的方法 Download PDF

Info

Publication number
CN101471254B
CN101471254B CN2008101906910A CN200810190691A CN101471254B CN 101471254 B CN101471254 B CN 101471254B CN 2008101906910 A CN2008101906910 A CN 2008101906910A CN 200810190691 A CN200810190691 A CN 200810190691A CN 101471254 B CN101471254 B CN 101471254B
Authority
CN
China
Prior art keywords
film
silicon
metal
atom
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101906910A
Other languages
English (en)
Other versions
CN101471254A (zh
Inventor
福地祐介
北野尚武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Canon Inc
Original Assignee
Canon Anelva Corp
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp, Canon Inc filed Critical Canon Anelva Corp
Publication of CN101471254A publication Critical patent/CN101471254A/zh
Application granted granted Critical
Publication of CN101471254B publication Critical patent/CN101471254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了形成介电膜的方法。在硅衬底上形成包括金属氮化物硅酸盐的介电膜的方法包括：第一步，通过使用溅射法在非氧化气氛中使包含金属和硅的膜沉积在硅衬底上；第二步，通过使包含金属和硅的膜氮化来形成包含氮、金属和硅的膜；和第三步，通过使包含氮、金属和硅的膜氧化来形成金属氮化物硅酸盐膜。

Description

形成介电膜的方法
技术领域
本发明涉及一种形成介电膜的方法，特别是涉及一种形成适合于用作半导体装置中的高介电常数栅介电膜的包括金属氮化物硅酸盐的介电膜的方法。
背景技术
由于高操作速度的实现，诸如MOS(金属氧化物半导体)晶体管的半导体装置在沟道长度减小方面加速发展。然而，沟道长度的大大减小使栅介电膜的静电电容下降，从而引起晶体管的切换操作的故障。因此，栅介电膜的变薄提供能够实现晶体管的切换操作的静电电容。传统上，作为MOS晶体管的栅介电膜的材料，使用能够以简单的制造工艺实现良好的界面特性的二氧化硅膜(SiO2)。然而，在栅介电膜的膜厚度降低到近似几个nm的情况下，由隧穿电流引起的栅泄漏大量产生，从而引起高功耗的问题。作为解决这个问题的手段，提出了一种使用具有比SiO2的相对介电常数(εr＝3.9)高的相对介电常数的材料形成栅介电膜的方法。由这样的材料构成的介电膜被称为高介电常数介电膜(高-k介电膜)。当材料具有较高的相对介电常数时，高-k介电膜可使膜厚度增加到所需要的程度以获得与二氧化硅膜的静电电容相同的静电电容，从而禁止漏电流的增加。
作为高-k介电膜的材料的一个候选者，例如提出了金属二氧化物，诸如ZrO2和HfO2。传统上，作为使这样的金属二氧化物沉积在衬底的表面上的方法，已知在公开的第2004-140292号日本专利申请(US对应的USP7105362、US专利申请公布2006/0008969)中公开的MOCVD(有机金属化学气相沉积)。根据MOCVD法，将金属络合物原始材料放在原始材料槽中，用加热器对其进行加热以变成液态，并使载气流到原始材料槽中以使原始材料汽化，并被传送到反应室中。使传送到反应室的原始材料沉积在加热的衬底的表面上，从而实现膜形成。
然而，根据MOCVD法形成的膜为包括许多杂质的膜，所述杂质诸如源于有机原始材料的碳或氢。发生以下问题：受残留杂质的影响，根据MOCVD法形成的膜趋向于产生大量漏电流。作为与MOCVD法相似的使包括很少的源于原始材料的杂质的金属二氧化物沉积在衬底上的另一方法，已知有溅射法。根据溅射法，例如，通过使被通过等离子体电离化的诸如Ar的稀有气体碰撞靶表面，构成靶的原子被拒斥并沉积在衬底的表面上。沉积的膜中的杂质含量比根据MOCVD的杂质含量少。通过使用包含不同元素的多个靶执行溅射，可容易地形成具有各种成分的膜。例如，通过使用由金属构成的靶和由Si构成的靶，同时溅射所述靶以使包含金属和硅的膜沉积。通过使这样的膜氧化，可容易地形成金属硅酸盐膜。
现在参考图5A至图5E，以下将描述应用溅射法的制造高-k介电膜的传统方法。标号201表示包含单晶硅的衬底，标号202表示二氧化硅膜，标号203表示包含金属和硅的膜，标号204表示金属硅酸盐膜，标号205表示金属氮化物硅酸盐膜。
首先，在图5A的步骤中，根据已知的RCA清洁方法去除衬底201的表面上的污染物，以使硅原子曝露在衬底201的表面上。
接下来，在图5B的步骤中，使衬底201的表面氧化以形成二氧化硅膜202。作为氧化衬底201的方法，如果该方法提供良好的硅界面，则可使用热氧化法、自由基(radical)氧化法等任何方法。
接下来，在图5C的步骤中，通过用包含金属的靶和包含硅的靶执行溅射，使包含金属和硅的膜203沉积在二氧化硅膜202的表面上。
此外，在图5D的步骤中，通过氧自由基使包含金属和硅的膜203氧化以形成金属硅酸盐膜204。可通过能够实现低温氧化的自由基氧化法而不使用热氧化法来实现包含金属和硅的膜203的氧化。通常，在热稳定性方面，金属氧化物膜和金属硅酸盐膜比二氧化硅膜低。在用于以高温执行氧化的热氧化法中，可使非晶状态下的金属硅酸盐膜结晶。结晶的金属硅酸盐膜趋向于产生漏电流。因此，能够实现低温氧化的自由基氧化是合适的。作为用于产生氧自由基的单元，如果可形成活动的氧自由基，则可使用等离子体激发、光学激发等的任何产生方法。另外，在执行溅射中，可使用在引入诸如氧的氧化反应气体的同时的溅射，即，反应溅射。在这种情况下，从靶溅射的原子被氧化，并作为氧化物沉积在衬底上，从而省略溅射之后的氧化步骤。
接下来，在图5E的步骤中，使金属硅酸盐膜204氮化以形成金属氮化物硅酸盐膜205。通过使金属硅酸盐膜204氮化来改进热稳定性，并可禁止来自在栅介电膜上形成的电极的杂质的扩散。在氮化金属硅酸盐膜204中，可使用氮等离子体。使用氮等离子体使得金属硅酸盐膜能够在比热氮化低的温度下被氮化。然而，在热氮化中，氮原子扩散到接近衬底201的表面或者接近与硅的界面，这可引起性能劣化，诸如沟道迁移率的劣化。另一方面，等离子体氮化仅能够使得硅酸盐膜的表面附近被选择性地氮化，从而提供对引起这样的劣化的抵抗力。
参考图6A至图6D，将描述应用溅射法的制造高-k介电膜的另一传统实施例。
在图6A的步骤中，通过已知的RCA清洁方法去除衬底201的表面上的污染物，以使硅原子曝露在衬底201的表面上。
接下来，在图6B的步骤中，通过使用由金属构成的靶和由硅构成的靶执行溅射来使包含金属和硅的膜203沉积在衬底201的表面上。
此外，在图6C的步骤中，通过使包含金属和硅的膜203氧化来形成金属硅酸盐膜204。此时，当氧化核素(species)到达衬底201时，衬底的表层部分上的硅就被氧化而在衬底201和金属硅酸盐膜204之间形成硅氧化物膜202。
此外，在图6D的步骤中，使金属硅酸盐膜204氮化以形成金属氮化物硅酸盐膜205。
因此，可形成具有与通过图5A至图5E中描述的方法而获得的结构相同的结构的高-k介电膜。
另一方面，公开的第H11-168096号日本专利申请公开了在硅层上直接形成高-k介电膜而不使高-k介电膜的特性劣化的方法。在硅层上形成高介电常数氮化物膜之后，将高介电常数氮化物膜氧化以变为高介电常数氧化物膜。然而，这能形成高介电常数氧化物膜，但是不能形成金属氮化物硅酸盐膜。
氧在包含金属和硅的膜中扩散得非常快，根据图5A至图5E和图6A至图6D中示出的方法，在将包含金属和硅的膜氧化的步骤中，氧很容易渗透穿过包含金属和硅的膜并扩散到基底。因此，包含基底硅的衬底被氧化而引起二氧化硅膜和包含二氧化硅膜的绝缘膜的膜厚度的增加(膜厚度增加)，从而引起难以获得如所设计的每个膜的膜厚度的问题。传统上，由于二氧化硅膜的膜厚度和包含二氧化硅膜的绝缘膜的膜厚度的可控性差，所以需要针对其的对策。
此外，以下将描述对金属硅酸盐膜进行氮化中的问题。
通过XPS(X射线诱导光电子能谱)测量在对通过将Hf(铪)用作金属材料而形成的铪硅酸盐膜进行等离子体氮化中氮原子的浓度。Hf硅酸盐膜中包括的Hf原子和Si原子的原子之间的组成为比率1∶1。作为对比，在相同的氮化条件下对二氧化硅膜进行氮化的过程中类似地测量氮原子的浓度。结果是，引入到二氧化硅膜的氮原子的表面密度为6.5×1015原子/cm2，而引入到Hf硅酸盐膜中的氮原子的表面密度为1.2×1015原子/cm2。尽管在相同条件下进行氮化，Hf硅酸盐膜中的氮原子的量比硅酸盐氧化物膜中的少。为了增加引入到Hf硅酸盐膜中的氮原子的量，研究诸如延长氮化时间的氮化条件，但是应明白，将氮原子引入到Hf硅酸盐膜中比引入到二氧化硅膜中更困难。这不仅在将Hf用作金属的金属硅酸盐膜中看得出，而且还在使用诸如Zr的其它金属的金属硅酸盐膜的情况下看得出。这在热氮化法代替等离子体氮化法的情况下是一样。此外，应明白，随着硅酸膜中金属原子相对于Si原子的组成比率变高，氮化更困难。
由于通常难以高浓度地氮化具有高的金属组成比率的硅酸膜，所以需要针对其的各种措施。
发明内容
考虑到上述问题，本发明的目的是形成适合于用作高介电常数栅介电膜的且包括高介电常数金属氮化物硅酸盐膜的介电膜。
根据本发明，为了达到所述目的，提供了一种在硅衬底上形成包括金属氮化物硅酸盐的介电膜的形成介电膜的方法，所述方法包括：第一步，通过使用溅射法在非氧化气氛中使包含金属和硅的膜沉积在硅衬底上；第二步，通过使包含金属和硅的膜氮化来形成包含氮、金属和硅的膜；第三步，通过使包含氮、金属和硅的膜氧化来形成金属氮化物硅酸盐膜。
在本发明中，优选地，金属包括铪(Hf)或锆(Zr)中的任何一个。
在本发明中，优选地，在从第一步结束到第二步开始的时间段期间，将包含金属和硅的膜保留在金属原子和硅原子难以发生氧化反应的这种气氛(非氧化气氛)中。在本发明中，优选地，在第二步中，通过使用至少包括氮原子的等离子体使包含金属和硅的膜氮化。在本发明中，优选地，在第三步中，通过使用至少包括氧原子的等离子体使包含氮、金属和硅的膜氧化。
在本发明中，优选地，在第三步中，使包含氮、金属和硅的膜下的硅衬底的表层部分氧化以形成二氧化硅膜。在本发明中，优选地，在第一步中，使硅衬底的表层部分氧化以形成二氧化硅膜，并使包含金属和硅的膜沉积在二氧化硅膜上。
另外，根据本发明，为了达到的所述目的，提供了一种在硅衬底上形成包括金属氮化物硅酸盐的绝缘膜的形成绝缘膜的方法，所述方法包括：第一步，在非氧化气氛中通过使用至少包括氮原子的气体的反应溅射法来使包含氮、金属和硅的膜沉积在硅衬底上；第二步，使包含氮、金属和硅的膜氧化以形成金属氮化物硅酸盐。
在本发明中，优选地，金属包括铪(Hf)和锆(Zr)中的任何一个。
在本发明中，优选地，在第二步中，通过使用至少包括氧原子的等离子体对包含氮、金属和硅的膜氧化。在本发明中，优选地，在第二步中，对包含氮、金属和硅的膜下的硅衬底的表层部分进行氧化以形成二氧化硅膜。
在本发明中，优选地，在第一步中，对硅衬底的表层部分进行氧化以形成二氧化硅膜，并使包含氮、金属和硅的膜沉积在二氧化硅膜上。
本发明适合于用作高介电常数栅介电膜，可形成具有优良的热稳定性的且包括具有高相对介电常数的金属氮化物硅酸盐膜的栅介电膜。
从以下参考附图对示例性实施例的描述，本发明的进一步的特征将变得清楚。
附图说明
图1A、图1B、图1C和图1D是描述根据本发明的制造介电膜的方法的第一实施例的步骤截面图。
图2A、图2B、图2C、图2D和图2E是描述根据本发明的制造介电膜的方法的第二实施例的步骤截面图。
图3A、图3B和图3C是描述根据本发明的制造介电膜的方法的第三实施例的步骤截面图。
图4A、图4B、图4C和图4D是描述根据本发明的制造介电膜的方法的第四实施例的步骤截面图。
图5A、图5B、图5C、图5D和图5E是描述制造传统的高介电常数介电膜的方法的一个示例的步骤截面图。
图6A、图6B、图6C和图6D是描述制造传统的高介电常数介电膜的方法的另一示例的步骤截面图。
具体实施方式
现在将根据附图详细描述本发明的优选实施例。
(第一实施例)
图1A至图1D是描述本发明的第一实施例的步骤截面图。标号101表示硅衬底，硅原子被曝露在至少硅衬底的表面上。标号102表示包含金属和硅的膜，标号103表示包含氮化的金属和硅的膜，即，包含氮、金属和硅的膜，标号104表示金属氮化物硅酸盐膜，标号105表示二氧化硅膜。绝缘膜包括金属氮化物硅酸盐膜104和二氧化硅膜105。二氧化硅膜105的存在改进了介电膜的界面特性和电绝缘属性。二氧化硅膜105具有比金属氮化物硅酸盐膜104小的相对介电常数，优选地，使二氧化硅膜105的膜厚度比金属氮化物硅酸盐膜104的膜厚度小。例如，优选地，金属氮化物硅酸盐膜104的膜厚度为1nm-5nm，更优选地，为1.5nm-3nm。另外，优选地，二氧化硅膜105的膜厚度为0.5nm-2nm，更优选地，为0.5nm-1.5nm。
作为硅衬底101，可使用包含例如具有(100)面取向的单晶硅的衬底，在所述衬底中，还被掺杂了磷，以及其阻抗值被控制在0.1Ω·cm-10Ω·cm范围内。在本发明中，硅衬底101不限于上述示例，如果硅原子被曝露在其上沉积膜的表面上，则可使用具有与以上衬底不同的面取向、掺杂物和阻抗值的衬底。此外，还可使用通过外延(epitaxial)法在由除硅之外的材料构成的衬底上生长硅而形成的衬底。
首先，在图1A中示出的步骤中，使用已知的RCA清洁方法将硅衬底101的表面上的金属、有机物质、粒子和自然氧化物膜去除以使清洁的硅原子曝露在表面上。
接下来，在图1B中示出的步骤(第一步)中，在硅衬底101的表面上，在金属原子和硅原子难以发生氧化反应的气氛(非氧化气氛)中通过溅射法使包含金属和硅的膜102沉积。
本发明中的非氧化气氛是指在其中Si衬底101不氧化的气氛。优选地，非氧化气氛至少包含作为稀有气体的He、Ne、Ar、Kr和Xe和作为反应气体的N2中的任何一种。另外，优选地，非氧化气氛的氧分压为1×10-5Pa或更小。
可根据需要改变包含金属和硅的膜102中包括的金属原子和硅原子的组成比率，以使介电膜形成之后的介电常数为期望的值。优选地，包含金属和硅的膜102中包括的硅原子的浓度(百分比含量)为10原子％或更多。通过以这种方式将硅原子与全部金属原子和硅原子的比率设置为10原子％或更多，可改进膜的热稳定性，并可禁止膜中的晶体生长。另外，可增加以下所述的氮化期间膜中引入的氮的量。在这个步骤中沉积金属原子和硅原子的期间，金属原子与硅原子的组成比率不总是要求恒定，可使用沿深度方向改变的组成比率。
作为将沉积的金属，例如，有Al、Sr、Ba、Sc、Y、Ti、Zr、Hf和Ta以及诸如La和Ce的镧系金属。优选地，将使用的金属为铪(Hf)和锆(Zr)中的至少任何一种。Hf或Zr可获得介电膜形成之后的高介电常数，且热稳定性优良。将沉积的金属可以是包含单种元素的金属或者包含多种金属元素的金属中的任何一个。此外，可使用通过层叠不同元素的金属膜而形成的金属。在包含金属和硅的膜102沉积期间和之后，为了使金属原子和硅原子难以引起氧化反应，优选地，例如，充分地降低气氛的氧分压。换句话说，优选地，从第一步结束到稍后描述的第二步开始，将包含金属和硅的膜保留在其氧化反应难以产生的气氛中。
具体地讲，优选地，氧分压为1×10-5Pa或更小。
接下来，在图1C的步骤(第二步)中，使包含金属和硅的膜102氮化以形成由氮、金属和硅构成的膜103。没有被氧化的金属和硅容易被氮化，能以比以传统的方式氮化氧化状态下的金属硅酸盐膜的情况高的浓度将氮原子结合到膜中。例如，可将包含氮、金属和硅的膜103中的氮原子的浓度(百分比含量)设置为1原子％(含)-25原子％(含)。
优选地，将在图1B的步骤中沉积的包含金属和硅的膜102保留在其氧化反应难以产生的气氛中，以使得在氮化之前不被氧化。具体地讲，优选地，从第一步结束到第二步开始，将包含金属和硅的膜102保留在其氧化反应难以产生的气氛中。例如，将用于溅射的处理设备和用于氮化的处理设备彼此直接连接起来，或者通过减压到高真空的加载互锁真空室将用于溅射的处理设备和用于氮化的处理设备连接。因此，可通过衬底传送单元传送形成有包含金属和硅的膜102的硅衬底101，以使其不曝露于氧化气氛。另外，优选地，在相同的处理设备中连续执行溅射和氮化，从而不将包含金属和硅的膜102曝露于氧化气氛。或者，在溅射完成之后将硅衬底传送到处理设备外部，可使硅衬底仅穿过被诸如稀有气体或氮气的惰性气体填充的路径。以上不限于这些示例，以及如果包含金属和硅的膜102不被氧化，可使用任何单元。
氮化包含金属和硅的膜102的方法可使用任何方法，诸如热氮化法或等离子体氮化法，但是等离子体氮化法是优选的。在通过高温热处理的氮化的情况下，在膜中产生金属硅化物的金属晶体和膜相分离，因此，可发生不均质性。另一方面，在等离子体氮化中，可在低温下使包含金属和硅的膜102氮化，从而保持均质非晶状态。在执行等离子体氮化中，可将ICP、螺旋波(helicon)、ECR、微波和表面波的任何系统用作等离子体源。用于氮化的包含氮的气体包括N2、NH3、N2H4和六甲基二硅氮烷(hexamethyldisilazane，HMDS)。可用诸如He、Ne、Ar、Kr和Xe的稀有气体补充包含氮的气体。
接下来，在图1D中示出的步骤(第三步)中，将包含氮、金属和硅的膜103氧化。因此，没有被氮化处理完全氮化的膜103中的金属原子或硅原子被氧化。另外，与金属原子和硅原子结合的氮原子的一部分被氧原子取代的反应或者氧原子被插入在金属和氮键之间以及硅和氮键之间的反应也执行氧化。这样的氧化反应形成金属氮化物硅酸盐膜104。
在氧化期间，氧的一部分通过扩散渗透过膜103，其下的硅衬底101的表层部分被氧化而形成二氧化硅膜105。
在传统的典型方法中，在氮化之前执行氧化，在包含金属和硅的膜中，氧扩散大，因此，在氧化期间，氧趋向于渗透。因此，基底的硅衬底被过度氧化，从而硅氧化物膜在数量上趋向于迅速增加，并且难以用高可控性形成具有小的膜厚度的二氧化硅膜。
另一方面，在本发明中，在氮化之后执行氧化，包含氮化的金属和硅的膜103中的氧扩散比传统的包含未氮化的金属和硅的膜小。因此，本发明禁止在氧化期间氧迅速渗透过基底。因此，本发明在通过氧化基底的硅衬底101的表层部分而形成的二氧化硅膜105的膜厚度可控性方面，优于传统方法。
用于氧化包含氮化的金属和硅的膜103的方法可使用任何方法，诸如热氧化法或等离子体氧化法，但是等离子体氧化法是优选的。能够以低温实现氧化的等离子体氧化的使用可禁止形成的金属氮化物硅酸盐膜104中的晶体生长。在用等离子体氧化的情况下，优选地，等离子体源使用利用40MHz或更高的高频的等离子体。此外，特别优选使用微波等离子体源，诸如表面波干涉等离子体。微波等离子体具有近似2eV或更低的低电子温度，将微波等离子体用作等离子体源的处理设备可降低到衬底中的离子注入能量。用这样的低电子温度的等离子体源的氧化可在禁止基底的硅衬底101的过度氧化的同时对包含金属和硅的膜103进行氧化。用于氧化的包含氧的气体例如包括O3、H2O、NO、N2O和NO2。另外，可使用这些气体的混合物或者通过用诸如H2、N2、He、Ne、Ar、Ke或Xe的惰性气体稀释包含氧的气体而形成的混合物。
以这种方式形成的金属氮化物硅酸盐膜104具有高的氮浓度(氮百分比含量)和高的相对介电常数，热稳定性优良，以及适合于用作高介电常数栅介电膜。例如，可将氮浓度(百分比含量)设置为1原子％(含)-20原子％(含)。可将相对介电常数设置为10(含)-20(含)。另外，与传统方法相比，根据本发明的形成绝缘膜的方法具有膜厚度(特别是二氧化硅膜的膜厚度)的精确可控性的特征。
(第二实施例)
接着参考图2A至图2E，将详细描述本发明的第二实施例。在这些图中，与图1A至图1D中的部分或构件相同的部分或构件具有相同的标号，因此，将不重复其描述。
在图2A的步骤中，以与图1A的方式相同的方式使清洁的硅原子曝露在表面上。
接下来，在图2B的步骤中，使硅衬底101的表层部分的硅氧化以形成二氧化硅膜105。因此，可获得硅衬底101的硅到构成绝缘膜的二氧化硅膜105的良好界面。氧化硅衬底101的表层部分的方法包括获得良好的硅界面的方法，诸如热氧化法。例如，作为热氧化法，可应用使用热壁热氧化炉或红外线灯快速热氧化设备的氧化。在使用热氧化炉的氧化的情况下，可使用干式氧化和湿式氧化中的任意一个，湿式氧化用通过用载气(诸如氩气和氮气)使氧气穿过纯水而获得的气体执行氧化。另外，可使用用氧气和氢气的燃烧氧化(火成)法。作为除以上示例之外的用于氧化的包含氧的气体，使用O3、H2O、NO、N2O和NO2。
接下来，在图2C的步骤中，在硅氧化物膜105上，通过溅射法将包含金属和硅的膜102设置在金属原子和硅原子难以发生氧化反应的气氛中。这与图1B的步骤相同，除了插进了二氧化硅膜105之外。
本发明的第一步由图2B和图2C的步骤构成。
接下来，在图2D的步骤(第二步)中，以与图1C的方式相同的方式使包含金属和硅的膜102氮化以形成包含氮、金属和硅的膜103。
接下来，在图2E的步骤(第三步)中，以与图1D的方式相同的方式使包含氮化的金属和硅的膜103氧化以形成金属氮化物硅酸盐膜104。
在氧化期间，氧的一部分通过扩散渗透过膜103。然而，这部分的氧没有到达二氧化硅膜105到硅衬底101的界面。
对于达到1nm或更小的EOT，第一实施例最佳，但是当EOT大于1nm时，优选地，像第二实施例，在形成约1nm的二氧化硅膜之后，例如，通过快速热氧化法，形成包含金属和硅的膜，并在氧化之前使其氮化。这是由于可获得硅到二氧化硅膜的良好界面。具体地讲，如上所述，通过热氧化而形成的硅到二氧化硅膜的界面良好。此外，以这种方式形成的硅氧化物膜具有良好的膜质量、微细度和对氧渗透性的抵抗力，因此，约1nm的氧化物膜在数量上不增加，而使硅到二氧化硅膜的界面保持良好状态。
(第三实施例)
接着参考图3A至图3C，详细描述本发明的第三实施例。在这些图中，与图1A至图1D或图2A至图2E中的部分或构件相同的部分或构件具有相同的标号，因此，将不重复其描述。
在图3A的步骤中，以与图1A或图2A的方式相同的方式使清洁的硅原子曝露在表面上。
接下来，在图3B的步骤(第一步)中，在金属原子和硅原子难以发生氧化反应的气氛中，通过使用至少包括氮原子的反应气体的反应溅射法将包含氮化的金属和硅的膜(即，包含氮、金属和硅的膜103)设置在硅衬底101上。
可根据需要改变包含氮、金属和硅的膜103中包括的金属原子和硅原子的组成比率，从而使形成绝缘膜之后的相对介电常数为期望的值。优选地，包含氮、金属和硅的膜103中包括的硅原子与全部金属原子和硅原子的比率为10原子％或更多，从而改进膜热稳定性并禁止膜中的晶体生长。在这个步骤中形成沉积的膜期间，金属原子与硅原子的组成比率不总是恒定，可沿深度方向改变组成比率。
作为将沉积的金属，例如，有Al、Sr、Ba、Sc、Y、Ti、Zr、Hf和Ta以及诸如La和Ce的镧系金属。优选选择Hf和Zr中的至少任何一种。Hf或Zr形成介电膜之后提供高相对介电常数，且热稳定性优良。将沉积的金属可以是包含单种元素的金属或者包含多种金属元素的金属中的任何一种。此外，可使用通过层叠不同元素的金属膜而形成的金属。在通过反应溅射法形成沉积的膜期间，优选地例如保持这样的环境，在所述环境下，氧分压充分低，以使得金属原子和硅原子难以发生氧化反应。具体地讲，优选地，氧分压为1×10-5Pa或更小。
接下来，在图3C的步骤(第二步)中，使包含氮、金属和硅的膜103氧化。因此，没有被反应溅射过程完全氮化的膜103中的金属原子或硅原子被氧化。另外，与金属原子或硅原子结合的氮原子的一部分被氧原子取代的反应或者氧原子被插入在金属和氮键之间以及硅和氮键之间的反应也执行氧化。这样的氧化反应形成金属氮化物硅酸盐膜104。
在氧化期间，氧的一部分通过扩散渗透过膜103，其下的硅衬底101的表层部分被氧化而形成硅氧化物膜105。
在传统的典型方法中，在氮化之前执行氧化，以及在包含金属和硅的膜中，氧扩散大，因此，在氧化期间，氧趋向于渗透通过。因此，基底的硅衬底被过度氧化，从而硅氧化物膜在数量上趋向于迅速增加，并且难以用精确的可控性形成具有薄的膜厚度的二氧化硅膜。
另一方面，在本发明中，在形成包含氮化的金属和硅的膜103之后执行氧化，包含氮、金属和硅的膜103中的氧扩散比传统的包含未氮化的金属和硅的膜小。因此，本发明禁止在氧化期间氧快速渗透过基底。因此，本发明在通过对基底的硅衬底101的表层部分进行氧化而形成的硅氧化物膜105的膜厚度可控性方面，优于传统方法。
作为氧化包含氮化的金属和硅的膜103的方法，可使用诸如热氧化法和等离子体氧化的任何方法，但是优选使用等离子体氧化。通过使用能够实现低温氧化的等离子体氧化，可在形成的金属氮化物硅酸盐膜104中禁止晶体生长。在用等离子体执行氧化中，优选地，将使用40MHz高频的等离子体用作等离子体源。此外，例如，特别优选使用诸如表面波干涉等离子体的微波等离子体源。微波等离子体具有2eV或更低的低电子温度，以及使用微波等离子体的处理设备可降低到衬底中的离子注入能量。用这样的低电子温度的等离子体源的氧化可在禁止基底的硅衬底101的过度氧化的同时对包含金属和硅的膜103进行氧化。用在氧化中的包含氧的气体例如包括O3、H2O、NO、N2O和NO2。另外，可使用这些气体的混合物或者通过用诸如H2、N2、He、Ne、Ar、Ke或Xe的惰性气体稀释包含氧的气体而形成的混合物。
以这种方式形成的金属氮化物硅酸盐膜104以与第一实施例相同的方式具有高的氮浓度和高的相对介电常数，热稳定性优良，并适合于用作高介电常数栅介电膜。另外，根据本发明的形成介电膜的方法可减少步骤的数量，以高可控性形成具有薄的电膜厚度(转换的氧化的膜厚度)的介电膜，并具有膜厚度的精确可控性的特征。
(第四实施例)
接着参考图4A至图4D，详细描述本发明的第四实施例。在这些图中，与图1A至图1D到图3A至图3C中的部分或构件相同的部分或构件具有相同的标号，因此，将不重复其描述。
在图4A的步骤中，以与图1A、图2A和图3A的方式相同的方式使清洁的硅原子曝露在表面上。
接下来，在图4B的步骤中，以与图2B的步骤相同的方式使硅衬底101的表层部分的硅氧化以形成二氧化硅膜105。因此，获得硅衬底101的硅到构成绝缘膜的二氧化硅膜105的良好界面。
接下来，在图4C的步骤中，在金属原子和硅原子难以发生氧化反应的气氛中，以与图3B的步骤相同的方式，通过使用至少包括氮原子的反应气体的反应溅射法将包含氮化的金属和硅的膜(即，包含氮、金属和硅的膜103)设置在二氧化硅膜105上。
本发明的第一步由图4B和图4C构成。
接下来，在图4D的步骤(第二步)中，以与图3C的方式相同的方式使包含氮、金属和硅的膜103氧化。因此，没有被反应溅射过程完全氮化的膜103中的金属原子或硅原子被氧化。通过与金属原子和硅原子结合的氮原子的一部分被氧原子取代的反应或者氧原子被插入在金属和氮键之间以及硅和氮键之间的反应来实现氧化。这样的氧化反应形成金属氮化物硅酸盐膜104。
在氧化期间，氧的一部分通过扩散渗透过膜103。
对于获得1mm或更小的EOT，第一实施例最佳，但是如果EOT大于1nm，则优选地，如第二实施例中那样，例如通过快速热氧化法形成约1nm的二氧化硅膜，然后形成包含金属和硅的膜，并在氧化之前将其氮化。这是由于可获得硅到二氧化硅膜的良好界面。具体地讲，硅到通过热氧化而形成的二氧化硅膜的界面良好。此外，以这种方式形成的二氧化硅膜具有良好的膜质量、微细度和对氧渗透性的抵抗力，因此，约1nm的氧化物膜在数量上不增加，同时使硅到二氧化硅膜的界面保持良好状态。
示例
在下文中，通过使用示例，以下将描述根据本发明的形成介电膜的方法的具体的可应用的示例，但是本发明不限于这些示例。
(第一示例)
根据图1A至图1D的实施例执行该示例。作为硅衬底101，使用直径200mm的P型单晶硅衬底。
首先，通过RCA清洁对硅衬底101的表面进行清洁以去除杂质和自然氧化物膜。
接下来，将硅衬底101传送到RF磁控管型溅射设备(未示出)中。作为用于溅射设备的靶，使用Hf和Si。在将硅衬底传送到溅射设备中之后，在溅射设备内部执行排气以减压到2×10-6Pa。通过加热单元对硅衬底101进行加热，并使其保持在300℃，从而将可在膜沉积期间氧化Hf和Si的氧或水排到溅射设备的外部。接下来，以5sccm的流速将Ar气体引入到溅射设备中，以使溅射设备内部保持在0.2Pa。随后，将高频电压施加到每个靶以形成等离子体，并溅射构成靶的Hf和Si原子。在每个靶溅射的Hf和Si原子分散到支撑在与靶相对的位置的硅衬底101，并沉积在硅衬底101上。通过这个操作，形成具有1nm膜厚度的包含Hf和Si的膜102。此时，沉积的膜中包括的Si与Hf的组成比率(即，Si原子与全部Hf原子和Si原子的百分比)为30％。
接下来，由于在硅衬底101的表面上形成的膜102被氮化，所以将具有膜102的硅衬底101传送到通过表面波激发产生氮化等离子体的等离子体氮化设备(未示出)的内部。溅射设备和等离子体氮化设备为构成用于连续执行多个步骤的集群设备的模块之一，在各个设备之间传送衬底的区域总是保持在高真空条件下。因此，将衬底保留在溅射的Hf和Si通过余留在设备中的氧难以发生氧化反应的气氛中，直到在溅射之后执行氮化为止。
在等离子体氮化设备中，以200sccm的流速引入N2气体。此外，使等离子体氮化设备中的压力保持在26Pa。此时，硅衬底101利用在能够实现加热的加热器中构建的台来支撑衬底，并使衬底保持在200℃。随后，从天线(未示出)发射2.45GHz的微波，通过用于分隔设备的内部和外部的电介质(未示出)将该微波引入到等离子体氮化设备中，并产生表面波等离子体。通过以这种方式激发的氮等离子体，在硅衬底101的表面上形成的包含Hf和Si的膜102被氮化而产生包含氮化的Hf和Si的膜，即，包含N、Hf和Si的膜103。膜103中的氮原子的浓度(百分比含量)为25％。
接下来，在氧化之前以相同的方式将具有膜103的衬底101传送到构成集群设备的等离子体氧化设备(未示出)。等离子体氧化设备为以与等离子体氮化设备相同的方式用表面波激发等离子体产生氧化等离子体的设备。在等离子体设备中，以1000sccm的流速引入O2气体。使等离子体氧化设备中的压力保持在133Pa。此时，硅衬底101通过在能够实现加热的加热器中构建的台来支撑衬底，并使衬底保持在350℃。随后，从天线(未示出)发射2.45GHz的微波，通过用于真空分隔设备的内部和外部的电介质(未示出)将该微波引入到等离子体氧化设备中，并产生表面波等离子体。通过以这种方式激发的氧化等离子体，硅衬底101上的包含氮化的Hf和Si的膜103被氧化而产生氮化Hf硅酸盐膜104。此外，通过氧化，硅衬底101的表面部分的Si被氧化而产生硅氧化物膜105。
通过TEM对以上方式形成的膜的截面的观察证明：在硅衬底101上产生膜厚度为0.7nm的薄的硅氧化物膜105，并在其上产生膜厚度为1.6nm的氮化的Hf硅酸盐膜104。此外，通过XPS对氮化的Hr硅酸盐膜104中包括的氮的浓度的测量证明：在膜中引入了19原子％的高密度氮。
(第二示例)
根据图2A至图2E的实施例执行该示例。作为硅衬底101，使用直径200mm的P型单晶硅衬底。
首先，以与第一示例相同的方式，通过RCA清洁对硅衬底101的表面进行清洁以去除杂质和自然氧化物膜。
接下来，将硅衬底101传送到快速热氧化设备，并在氧气中在1000℃下执行热氧化。通过热氧化，在硅衬底101上形成膜厚度为1.4nm的二氧化硅膜105。
接下来，以与第一示例相同的方式将具有膜105的硅衬底101传送到用于溅射过程的溅射设备中，并在二氧化硅膜105上形成膜厚度为1nm的包含Hf和Si的膜102。此时，沉积的膜中包括的Si与Hf的组成比率(即，Si原子与全部Hf原子和Si原子的百分比)为30％。
接下来，将具有膜105和102的硅衬底101传送到等离子体氮化设备中，并以与示例1相同的方式通过氮化等离子体将包含Hf和Si的膜102氮化。因此，形成包含氮化的Hf和Si的膜，即，包含N、Hf和Si的膜103。氮原子在膜103中的浓度(百分比含量)为25％。
接下来，将具有膜105和103的硅衬底101传送到等离子体氧化设备中，并以与示例1相同的方式通过氧等离子体将包含N、Hf和Si的膜103氧化。因此，形成氮化的Hf硅酸盐膜104。
通过TEM对以上方式形成的膜的截面的观察证明：在硅衬底101上形成膜厚度为1.4nm的二氧化硅膜105，并在其上形成膜厚度为1.6nm的氮化的Hf硅酸盐膜104。因此，证明：没有发生由等离子体氧化引起的二氧化硅膜105的厚度的增加。
(第三示例)
根据图3A至图3C的实施例执行该示例。作为硅衬底101，使用直径200mm的P型的单晶硅衬底。
首先，以与第一示例和第二示例相同的方式，通过RCA清洗对硅衬底101的表面进行清洗以去除杂质和自然氧化物膜。
接下来，将硅衬底101传送到溅射设备中。作为用于溅射设备的靶，使用Hf和Si。在将硅衬底传送到溅射设备之后，在溅射设备内部执行排气以减压到2×10-6Pa。通过加热单元对硅衬底101进行加热，并使其保持在300℃，从而将可在膜沉积期间氧化Hf和Si的氧或水排到溅射设备的外部。接下来，分别地，以5sccm的流速将Ar气体引入到溅射设备中，和以0.5sccm的流速将N2气体引入到溅射设备中，以使溅射设备内部保持在0.2Pa。随后，将高频电压施加到每个靶以形成等离子体，并溅射构成靶的Hf和Si原子。在每个靶溅射的Hf和Si原子对等离子体中的氮原子反应而变成氮化物，该氮化物沉积在硅衬底101上。通过反应溅射，形成包含氮化的Hf和Si的1.5nm厚的膜，即，包含N、Hf和Si的膜103。此时，沉积的膜中包括的Si与Hf的组成比率(即，Si原子与全部Hf原子和Si原子的百分比)为30％。氮原子在膜103中的浓度(百分比含量)为28原子％。
接下来，以与第一示例相同的方式，通过氧等离子体将包含N、Hf和Si的膜103氧化以形成氮化的Hf硅酸盐膜104。此外，通过氧化，硅衬底101的表层部分上的Si被氧化而形成二氧化硅膜105。
通过TEM对以上方式形成的膜的截面的观察证明：在硅衬底101上形成膜厚度为0.6nm的薄的二氧化硅膜105，并在其上形成膜厚度为1.6nm的氮化的Hf硅酸盐膜104。此外，通过XPS对氮化的Hf硅酸盐膜104中包括的氮的浓度的测量证明：在膜中引入了23原子％的高密度氮。
(第四示例)
根据图4A至图4D的实施例执行该示例。作为硅衬底101，使用直径200mm的P型单晶硅衬底。
首先，以与第一示例至第三示例相同的方式，通过RCA清洁对硅衬底101的表面进行清洁以去除杂质和自然氧化物膜。
接下来，以与第二示例相同的方式，对硅衬底101进行热氧化以形成膜厚度为1.4nm的二氧化硅膜105。
接下来，以与第三示例相同的方式将具有膜105的硅衬底101传送到用于反应溅射的溅射设备中，并在二氧化硅膜105上形成包含氮化的Hf和Si的1.5nm厚的膜，即，包含N、Hf和Si的膜103。此时，沉积的膜中包括的Si与Hf的组成比率(即，Si原子与全部Hf原子和Si原子的百分比)为30％。氮原子在膜103中的浓度(百分比含量)为28原子％。
接下来，以与第二示例相同的方式，通过氧等离子体将包含N、Hf和Si的膜103氧化以形成氮化的Hf硅酸盐膜104。
通过TEM对以上方式形成的膜的截面的观察证明：在硅衬底101上形成膜厚度为1.4nm的二氧化硅膜105，并在其上形成膜厚度为1.6nm的氮化的Hf硅酸盐膜104。因此，验证，没有发生由等离子体氧化引起的二氧化硅膜105的厚度的增加。
(第五示例)
在该示例中，对根据本发明的形成绝缘膜的方法形成的高介电常数绝缘膜执行电特性评估。
作为硅衬底101，使用由单晶硅构成的衬底，其具有(100)面取向，被掺杂了磷，且阻抗值约为0.1Ω·cm。首先，在根据LOCOS法对硅衬底101的表面进行元件分离之后，以与第二示例相同的方式形成高介电常数介电膜。接下来，在氮气氛中在1000℃下执行5秒的退火。随后，在绝缘膜上形成由金构成的电极以形成MOS电容器，并对C-V特性和I-V特性进行评估。
结果是，绝缘膜的氧化膜转换膜厚度为1.61nm，平带电压(Vfb)为0.33V，以及C-V曲线的滞回(hysteresis)为30mV。漏电流值为2.4×10-6A/cm2(Vg＝Vfb-1V)，这是好结果。
尽管已参考示例性实施例描述了本发明，但是应理解，本发明不限于所公开的示例性实施例。将给予权利要求的范围最广泛的解释以包括所有这样的修改及等同的结构和功能。

Claims (5)

1.一种在硅衬底上形成包括金属氮化物硅酸盐的绝缘膜的方法，包括：
第一步，使用溅射法在非氧化气氛中在硅衬底上沉积包含金属和硅的膜，在所述包含金属和硅的膜中，硅原子与金属原子和硅原子的总和的比率为10原子％或更大；
第二步，通过使用至少包含氮原子的等离子体使包含金属和硅的膜氮化来形成包含氮、金属和硅的膜，从而保持非晶状态；和
第三步，通过使用至少包含氧原子的等离子体使包含氮、金属和硅的膜氧化来形成金属氮化物硅酸盐膜，其中，在第三步中，使在包含氮、金属和硅的膜之下的硅衬底的表面氧化以形成硅氧化物膜，
其中，使用微波等离子体源以禁止晶体生长的温度对包含氮、金属和硅的膜进行氧化，其中，微波等离子体具有大约2eV或更小的电子温度。
2.根据权利要求1所述的形成绝缘膜的方法，其中，所述金属至少包括铪和锆中的任何一个。
3.根据权利要求1所述的形成绝缘膜的方法，还包括：在从第一步结束到第二步开始的时间段期间，将包含金属和硅的膜保留在非氧化气氛中。
4.一种在硅衬底上形成包括金属氮化物硅酸盐的绝缘膜的方法，包括：
第一步，在非氧化气氛中通过使用至少包括氮原子的气体的反应溅射法来在硅衬底上沉积包含氮、金属和硅的膜，在所述包含氮、金属和硅的膜中，硅原子与金属原子和硅原子的总和的比率为10原子％或更大；和
第二步，使用至少包含氧原子的等离子体使包含氮、金属和硅的膜氧化以形成金属氮化物硅酸盐膜，其中，在第二步中，对在包含氮、金属和硅的膜之下的硅衬底的表层部分进行氧化以形成硅氧化物膜，
其中，使用微波等离子体源以禁止晶体生长的温度对包含氮、金属和硅的膜进行氧化，其中，微波等离子体具有大约2eV或更小的电子温度。
5.根据权利要求4所述的形成绝缘膜的方法，其中，所述金属至少包括铪和锆中的任何一个。
CN2008101906910A 2007-12-27 2008-12-26 形成介电膜的方法 Active CN101471254B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007336731 2007-12-27
JP2007336731 2007-12-27
JP2007-336731 2007-12-27

Publications (2)

Publication Number Publication Date
CN101471254A CN101471254A (zh) 2009-07-01
CN101471254B true CN101471254B (zh) 2012-09-19

Family

ID=40799025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101906910A Active CN101471254B (zh) 2007-12-27 2008-12-26 形成介电膜的方法

Country Status (4)

Country Link
US (1) US8148275B2 (zh)
JP (1) JP2009177161A (zh)
KR (1) KR101024961B1 (zh)
CN (1) CN101471254B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031232A1 (ja) * 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
KR101052587B1 (ko) 2008-10-31 2011-07-29 캐논 아네르바 가부시키가이샤 유전체막 및 유전체막을 사용하는 반도체 디바이스
CN102007583B (zh) * 2008-10-31 2013-02-13 佳能安内华股份有限公司 介电膜的制造方法、半导体装置的制造方法以及介电膜
JP4584356B2 (ja) * 2008-12-26 2010-11-17 キヤノンアネルバ株式会社 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
JP5247619B2 (ja) * 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP5061354B2 (ja) * 2009-09-25 2012-10-31 防衛省技術研究本部長 絶縁膜形成方法及び絶縁膜形成装置
CN102074469B (zh) * 2009-11-25 2012-04-11 中国科学院微电子研究所 一种用于pmos器件的金属栅功函数的调节方法
JP2011151366A (ja) 2009-12-26 2011-08-04 Canon Anelva Corp 誘電体膜の製造方法
JP5937297B2 (ja) * 2010-03-01 2016-06-22 キヤノンアネルバ株式会社 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
CN104377238B (zh) * 2010-03-05 2017-04-12 万国半导体股份有限公司 带有沟槽‑氧化物‑纳米管超级结的器件结构及制备方法
KR20120064966A (ko) 2010-12-10 2012-06-20 에스케이하이닉스 주식회사 반도체 장치 제조 방법
DE112011104624B4 (de) 2010-12-28 2019-01-24 Canon Anelva Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
JP5412635B2 (ja) * 2012-05-22 2014-02-12 防衛省技術研究本部長 絶縁膜形成方法、絶縁膜形成装置及び半導体装置
CN105762107A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
TWI726951B (zh) 2015-12-17 2021-05-11 美商應用材料股份有限公司 處理氮化物膜之方法
US11271097B2 (en) * 2019-11-01 2022-03-08 Applied Materials, Inc. Cap oxidation for FinFET formation

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168096A (ja) 1997-12-04 1999-06-22 Sony Corp 高誘電酸化膜の形成方法
JP2000058832A (ja) * 1998-07-15 2000-02-25 Texas Instr Inc <Ti> オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体
JP2001332547A (ja) 2000-03-17 2001-11-30 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2003179049A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置及びその製造方法
JP4102072B2 (ja) * 2002-01-08 2008-06-18 株式会社東芝 半導体装置
JP3581354B2 (ja) * 2002-03-27 2004-10-27 株式会社東芝 電界効果トランジスタ
JP4643884B2 (ja) 2002-06-27 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2004140292A (ja) 2002-10-21 2004-05-13 Tokyo Electron Ltd 誘電体膜の形成方法
JP3776889B2 (ja) * 2003-02-07 2006-05-17 株式会社東芝 半導体装置およびその製造方法
JP4719166B2 (ja) * 2003-02-12 2011-07-06 パナソニック株式会社 半導体装置の製造方法
US20050153571A1 (en) 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
JP4526995B2 (ja) * 2004-04-09 2010-08-18 東京エレクトロン株式会社 ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP2005317647A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 半導体装置及びその製造方法
JP2006086511A (ja) * 2004-08-17 2006-03-30 Nec Electronics Corp 半導体装置
JP4914573B2 (ja) * 2005-02-25 2012-04-11 キヤノンアネルバ株式会社 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
JP2006344837A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8012822B2 (en) 2007-12-27 2011-09-06 Canon Kabushiki Kaisha Process for forming dielectric films
JP5221121B2 (ja) 2007-12-27 2013-06-26 キヤノン株式会社 絶縁膜の形成方法

Also Published As

Publication number Publication date
JP2009177161A (ja) 2009-08-06
US8148275B2 (en) 2012-04-03
US20090170344A1 (en) 2009-07-02
KR20090071503A (ko) 2009-07-01
KR101024961B1 (ko) 2011-03-25
CN101471254A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
CN101471254B (zh) 形成介电膜的方法
CN101944482B (zh) 形成介电膜的方法
JP4047075B2 (ja) 半導体装置
JP4340830B2 (ja) 半導体装置のゲート絶縁膜形成方法
US7858536B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
US20070218687A1 (en) Process for producing materials for electronic device
JP2004523134A (ja) 誘電体膜の形成方法
JP2001237243A (ja) インシチュ誘電体スタックの製造方法及びそのプロセス
KR19990014155A (ko) 고 유전율 실리케이트 게이트 유전체
Fulton et al. Interface instabilities and electronic properties of ZrO 2 on silicon (100)
CN101471256B (zh) 形成介电膜的方法
US6740941B2 (en) Semiconductor device including a gate insulating film made of high-dielectric-constant material
CN100487877C (zh) 半导体器件的制造方法
US20050130438A1 (en) Method of fabricating a dielectric layer for a semiconductor structure
JP5264163B2 (ja) 絶縁膜の形成方法
JP4224044B2 (ja) 半導体装置の製造方法
US7235440B2 (en) Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
JP5187736B2 (ja) 薄膜堆積方法
Ting et al. Thin stacked oxide/nitride/oxide dielectrics formation by in situ multiple reactive rapid thermal processing
Nieh et al. Nitrogen (N2) implantation to suppress growth of interfacial oxide in MOCVD BST and sputtered BST films
JPWO2004073072A1 (ja) Ｍｉｓ型半導体装置およびｍｉｓ型半導体装置の製造方法
CN115132579A (zh) 多晶硅层的炉内均匀性控制方法
Lim et al. Improvements in electrical characteristics of plasma enhanced chemical vapor deposition-Tetraethylorthosilicate–SiO2 by atomic hydrogen passivation via hot-wire technique
Koo et al. Plasma Enhanced Atomic Layer Deposition of ZrO 2 Gate Dielectric

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant