JP3581354B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP3581354B2 JP3581354B2 JP2002089955A JP2002089955A JP3581354B2 JP 3581354 B2 JP3581354 B2 JP 3581354B2 JP 2002089955 A JP2002089955 A JP 2002089955A JP 2002089955 A JP2002089955 A JP 2002089955A JP 3581354 B2 JP3581354 B2 JP 3581354B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- film
- gate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims description 32
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims description 23
- 150000004706 metal oxides Chemical class 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910052684 Cerium Inorganic materials 0.000 claims description 3
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 3
- 229910052746 lanthanum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims 1
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 129
- 229910004298 SiO 2 Inorganic materials 0.000 description 21
- 239000007789 gas Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 15
- 239000000203 mixture Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000012298 atmosphere Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 229910002795 Si–Al–O–N Inorganic materials 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052914 metal silicate Inorganic materials 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 150000004760 silicates Chemical class 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910018509 Al—N Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910006360 Si—O—N Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
Description
【発明の属する技術分野】
本発明は、金属酸化物やシリケートなどの高誘電率材料をゲート絶縁膜に用いたMIS型電界効果トランジスタに係わり、特にゲート側壁絶縁膜の改良をはかった電界効果トランジスタに関する。
【0002】
【従来の技術】
LSIの高速化・高集積化は、スケーリング則に従ったMOSデバイスの微細化によって進められてきた。このスケーリング則は、絶縁膜の膜厚やゲート長さ等のMOSデバイスの各部分を高さ方向と横方向の寸法を同時に縮小することにより、微細化時に素子の特性を正常に保ち、また性能を上げることを可能にするものである。
【0003】
次世代MOSトランジスタにおいては、必要とされるゲート絶縁膜容量から、SiO2 ゲート絶縁膜として2nm以下の膜厚が要求されている。しかし、従来よりゲート絶縁膜として用いられてきたSiO2 は、この膜厚領域では直接トンネル電流が流れ始める厚さであり、リーク電流の抑制ができず、消費電力の増加等の問題を回避できない。そこで最近、次世代MOSトランジスタにおいては、SiO2 よりも誘電率が高い材料をゲート絶縁膜に用いて、シリコン酸化膜換算の実効膜厚を2nm以下に抑えつつ、物理膜厚を稼いでリーク電流を抑えることが試みられている。
【0004】
SiO2 の代替絶縁膜材料として、金属酸化物及び、SiO2 と金属酸化物からなるシリケート(珪酸塩)材料が検討されている。しかし、この種の材料を用いた場合、トランジスタ製造工程中にゲート絶縁膜中の金属元素が周辺部分に拡散し、金属汚染を引き起こすことが懸念される。特に、不純物添加の工程においてはイオンインプラを利用するため、金属酸化物中の金属が注入イオンに弾き出されて、トランジスタ外にまで汚染を引き起こす可能性が高い。なお、ここで言う汚染とは、ゲート絶縁膜から弾き出された金属元素が製造装置のチャンバ内壁に付着したり、シリコン基板の本来金属元素が入るべきでない部分に混入されることを含むものである。
【0005】
ゲート絶縁膜にZrシリケートを用い、ゲート側壁に10nmのSiO2 を用いて、60KeVでAsを側壁に対して45度の角度をつけて5×1015cm−2の面濃度でイオンインプラした場合のZr元素の飛散状況を計算した。その結果、側壁をSiO2 にした場合はZr元素が10nm程度は飛散しているのが分かり、Zr元素の飛散を防止するには少なくとも10nm程度以上の厚さが必要と予測される。
【0006】
よって、短チャネル効果を抑制しつつ微細化するために、シリサイド等の技術を用いて拡散層厚さを薄くしてソース/ドレイン拡散層の距離を縮めても、このゲート両側の側壁厚さの増加はトランジスタサイズ(チャネル長+側壁(両側)+拡散層領域)の微細化の妨げとなり、これが集積化の障害となる。さらに、距離を縮められないことは、拡散層の寄生抵抗を減少させることができないことを意味し、LSIの特性向上の障害となる。
【0007】
【発明が解決しようとする課題】
このように従来、ゲート絶縁膜に誘電率の高い金属酸化物若しくはシリケートを用いた場合、トランジスタ製造工程中に周辺部位に金属汚染が広がる危険性が高いという問題があった。そして、この金属汚染はトランジスタの製造歩留まりの劣化やトランジスタ特性の劣化を招く要因となる。
【0008】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、ゲート絶縁膜にシリケートなどを用いた場合においても、ゲート絶縁膜の構成元素の拡散による他部位への汚染を抑制することができ、歩留まり向上及び特性向上に寄与し得る電界効果トランジスタを提供することにある。
【0009】
【課題を解決するための手段】
(構成)
上記課題を解決するために本発明は次のような構成を採用している。
【0010】
即ち本発明は、シリコン基板上にゲート絶縁膜を介してゲート電極を設け、ゲート絶縁膜及びゲート電極の側部に側壁絶縁膜を設けた電界効果トランジスタにおいて、側壁絶縁膜を、少なくともAl,O,Si,Nを含む材料で形成したことを特徴とする。
【0011】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
(1) 側壁絶縁膜は、ゲート電極に対してセルフアラインで形成されるもので、基板面方向の厚さは3nm以上で10nm以下であること。
(2) 側壁絶縁膜中におけるAlの濃度は10at%以上で、Nの濃度は5at%以上であること。
(3) 側壁絶縁膜の誘電率はゲート絶縁膜の誘電率よりも低いこと。
【0012】
(4) ゲート絶縁膜は、金属酸化物と二酸化珪素からなるシリケートであり、該シリケートを構成する金属酸化物の金属は、Zr,Hf,La,Ce,Ti,Y,Ta,Bi,Prの少なくとも一つを含むこと。
(5) ゲート絶縁膜は、金属酸化物であり、該金属酸化物を構成する金属は、Zr,Hf,La,Ce,Ti,Y,Ta,Bi,Prの少なくとも一つを含むこと。
(6) ゲート絶縁膜を形成する金属酸化物又はシリケートに、Mg,Ca,Mnの少なくとも一つの金属元素を添加すること。
【0013】
(作用)
本発明によれば、側壁絶縁膜として通常のSiO2 にAl及びNを加えることにより、側壁絶縁膜の緻密性を向上させることができる。そして、この緻密性の向上により、シリケートなどで形成されたゲート絶縁膜からの金属元素が側壁絶縁膜中を進行する距離を短くできる。従って、ゲート絶縁膜にシリケートを用いた場合においても、ゲート絶縁膜の構成元素の拡散による他部位への汚染を抑制することができ、歩留まり向上及び特性向上をはかることが可能となる。
【0014】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【0015】
(実施形態)
図1は、本発明の一実施形態に係わるMIS型電界効果トランジスタの概略構造を示す断面図である。
【0016】
図中の101はp型シリコン基板であり、102は素子分離領域であり、シリコン基板101の素子分離領域102で囲まれた素子形成領域上にゲート絶縁膜103を介してゲート電極104が形成されている。ゲート絶縁膜103は、HfO2 からなる高誘電率の金属酸化物、又はHfO2 とSiO2 からなる高誘電率のシリケートである。ゲート電極104は、ポリシリコン膜であるが、この代わりにTiN,TaN,W,Nb,Ru,Ru酸化物等の金属電極を用いてもよい。
【0017】
ゲート電極104を挟んで基板101の表面層にはn型不純物層105が形成されている。この不純物層105は、例えばAsを40KeVのエネルギーで面密度5×1015程度イオンインプラすることによって表面から浅く導入された拡散層(ソース・ドレイン領域)であり、その表面にはNiやCo等のシリサイド層106が形成されている。ゲート絶縁膜103及びゲート電極104の側部には、Si−Al−O−Nからなる側壁絶縁膜107が形成されている。この側壁絶縁膜107の各材料の組成は、例えばSiが5at%、Alが25at%、Oが48at%、Nが22at%である。
【0018】
上記の各部を形成した基板表面には、CVDシリコン酸化膜などからなる層間絶縁膜108が形成されている。この層間絶縁膜108には、ゲート及びソース・ドレインに接続するためのコンタクト孔が設けられている。そして、ゲート電極104及びソース・ドレイン領域105のシリサイド層106に接続するようにAl配線109が設けられている。
【0019】
次に、図2を参照して本実施形態のMIS型電界効果トランジスタの製造工程を説明する。
【0020】
まず、図2(a)に示すように、面方位(100)、比抵抗4〜6Ωcmのp型シリコン基板101上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばLP(ロープレッシャー)−TEOS(Tetra ethyl ortho silicate:珪酸エチル)膜を埋め込むことにより素子分離領域102を形成する。なお、図では素子分離領域102が基板表面よりも上方に出ているが、素子分領域103の上面を基板表面と同じ高さにしてもよい。
【0021】
次いで、図2(b)に示すように、例えばレーザーアブレーション成膜法を用いて、例えば酸素分圧1〜100Paの雰囲気中、基板温度400℃で、膜厚5nmのゲート絶縁膜103を成膜する。このゲート絶縁膜103は、HfO2 からなる金属酸化物である。
【0022】
なお、この工程において、スパッタ成膜法を用いて、例えば酸素分圧1〜5Paの雰囲気中、基板温度が室温〜300℃で、膜厚3nmのHf金属若しくはHfO2 酸化物をシリコン基板101上に堆積し、酸素若しくは窒素雰囲気中で400〜1000℃の温度でアニールして、HfO2 金属酸化物ゲート絶縁膜103を形成してもよい。また、蒸着法を用いて、基板温度が室温〜300℃で膜厚4nmのHf金属若しくはHfO2 酸化物をシリコン基板101上に堆積し、酸素若しくは窒素雰囲気中で600〜800℃の温度でアニールして、HfO2 金属酸化物ゲート絶縁膜103を形成してもよい。
【0023】
さらに、CVD成膜法を用いて、酸素雰囲気中でのC16H36HfO4 ガスと酸素ガスとの混合ガス、HfCl4 ガスとNH3 ガスとの混合ガス、若しくはHf(SO4 )2 ガスとNH3 ガスとの混合ガス等のHfを含む混合ガスを、例えば1〜104 Paの圧力で、1〜1000sccmの流量でそれぞれ供給し、基板温度を室温〜800℃の温度範囲において堆積し、堆積後に500〜900℃の酸素若しくは窒素雰囲気中でアニールすることにより、HfO2 金属酸化物ゲート絶縁膜103を形成してもよい。
【0024】
また、同工程において、例えばゲート絶縁膜103としてシリケートを用いる場合を説明する。レーザーアブレーション成膜法を用いて、例えば酸素分圧1〜100Paの雰囲気中、基板温度400℃で、Hf,Si,酸素原子で構成されるターゲットを用いて、膜厚5nmのHf原子,酸素原子,Siを含むHfシリケートゲート絶縁膜103をシリコン基板10上に成膜する。
【0025】
また、この工程において、スパッタ成膜法を用いて、例えば酸素分圧1〜5Paの雰囲気中、基板温度300℃で、膜厚3nmのHf金属,Hfシリサイド,若しくはHfシリケートをシリコン基板101上に堆積した後、酸素若しくは窒素雰囲気中で400〜800℃の温度でアニールして、Hfシリケートゲート絶縁膜103を形成してもよい。さらに、蒸着法を用いて、基板温度200℃で膜厚4nmのHf金属若しくはHfシリサイドをシリコン基板101上に堆積した後、酸素若しくは窒素雰囲気中で600〜800℃の温度でアニールして、Hfシリケートゲート絶縁膜103を形成してもよい。
【0026】
また、図2(c)に示すように、CVD成膜法を用いて、酸素雰囲気中でのC16H36HfO4 ガスとモノシラン(SiH4 )ガスと窒素ガスの混合ガス、HfCl4 ガスとNH3 ガスとSiH4 ガスの混合ガス、若しくはHf(SO4 )2 ガスとNH3 ガスとSiH4 ガスの混合ガス等のHfを含む混合ガスを、例えば1〜104Paの圧力で、1〜1000sccmの流量でそれぞれ供給し、基板温度を室温〜800℃の温度範囲において堆積し、堆積後に600〜900℃の酸素雰囲気中でアニールすることにより、Hfシリケートゲート絶縁膜103を形成してもよい。
【0027】
また、図2(d)に示すように、シリコン基板101を酸素雰囲気中で加熱、BOX(燃焼酸化)することにより、若しくはCVDによって、シリコン基板101上に1〜4nm程度のSiO2 膜114を形成し、続いて例えばHf金属ターゲット若しくは、Hf金属原子とSi原子を少なくとも含んだターゲットを用いて、例えば蒸着法で、シリコン基板101上に金属元素を有する膜115を堆積する。その後、例えば真空中若しくは窒素中で400〜900℃の加熱によって、少なくとも金属元素をSiO2 膜に拡散させる工程を行い、シリコン基板101上に少なくともZr,Si原子、酸素原子を含有するZrシリケートゲート絶縁膜103を形成してもよい。
【0028】
次いで、図2(e)に示すように、化学気相成長法によってポリシリコン膜を全面に堆積し、このポリシリコン膜中に例えばオキシ塩化リン(POCl3 )を用いて、850℃,30分間リン拡散処理を行い、ポリシリコン膜を低抵抗化させる。このポリシリコン膜への不純物の添加は後の工程で、拡散層への不純物添加と同時にイオンインプラを用いて行ってもよい。また、ポリシリコン膜の代わりにGeをドープしたポリシリコン膜を用いてもよい。
【0029】
次いで、図3(f)に示すように、ポリシリコン膜をパターニングしてゲート電極104を形成する。このとき、ゲート電極104に合わせてゲート絶縁膜103も同時にパターニングするのが好ましいが、必ずしもゲート電極104とゲート絶縁膜103の側面の端面が一致する必要はない。図3(f)のようにゲート絶縁膜103がゲート電極104に比べて凹になっている形状や、図3(g)のようにゲート絶縁膜103がゲート電極104に比べて凸になっている形状でもよく、さらに全体に傾斜がついていても問題はない。
【0030】
次いで、図3(h)に示すように、ゲート部の側壁にSi−Al−O−Nからなる側壁絶縁膜107を形成する。この側壁絶縁膜107は、ゲート部を含む周囲に厚さ5〜30nm程度のSi−Al−O−N膜をCVD等を用いて、ゲート電極104とゲート絶縁膜103を覆うように堆積させ、その後に反応性イオンエッチング法によりエッチングすることにより、ゲート部とセルフアラインで形成される。
【0031】
次いで、図3(j)に示すように、全面に、例えば加速電圧70KeV、ドーズ量1×1015cm−2で砒素Asをイオン注入し、その後、例えば900℃,30分若しくは1000℃,30秒の熱処理を行い、砒素をシリコン基板101中に拡散し活性化させ、ソース領域及びドレイン領域105を形成する。このとき、側壁に高密度で稠密構造を有するSi−Al−O−N膜107を用いることにより、ゲート絶縁膜103からの金属元素の飛散を抑制することができる。さらに、その拡散層105にNi若しくはCoを蒸着し、熱処理することでシリサイド層106を作成し、拡散層の抵抗を低減することが望ましい。
【0032】
なお、上記の図3(h)の側壁を作る工程と、図3(i)のイオン注入を行う工程は、必要に応じて順番を入れ替えてもよい。
【0033】
これ以降の工程は通常のMIS型トランジスタの作製工程に準じており、化学気相成長法によって全面に層間絶縁膜108となるシリコン酸化膜を堆積し、この層間絶縁膜108にコンタクト孔を開口し、続いてスパッタ法によって全面にAl膜109を堆積し、このAl膜109を反応性イオンエッチングによってパターニングすることにより、前記図1に示したような構造を有するMIS型トランジスタが完成する。
【0034】
このように本実施形態によれば、金属酸化物やシリケートからなるゲート絶縁膜103を用いた場合でも、拡散層105及び電極104へのイオンインプラ時に注入されたイオンによってゲート絶縁膜103からの金属元素がMIS型トランジスタの外に弾き出されて周辺部を汚染することが防止される。このため、MIS型トランジスタの製造歩留まり向上及び特性向上をはかることができる。
【0035】
本実施形態のゲート側壁絶縁膜を構成するSi−Al−O−N材料は、その組成によって所望の密度,誘電率に設計することが可能である。そこで、様々なイオンインプラ条件に対する、望ましいゲート側壁絶縁膜の構造を検討した結果を示す。
【0036】
図4は、SiO2 ,SiN,Al2 O3 ,AlNの各々の密度を比較して示す図であり、これらの組成に依存してSi−Al−O−Nの密度が求められる。図5は、Si−Al−O−N膜の密度の組成依存性であり、特にAl濃度、N濃度によって密度が大きく変化するので、これらについて記した。
【0037】
これらの結果から、Alが約10at%以上、Nが約5at%以上入っていると密度の増加が顕著であり、元素の飛散を防止する効果が高い。従って、この濃度のSi−Al−O−N材料を用いることが望ましい。
【0038】
図6は、ゲート絶縁膜としてZrが15at%のZrシリケートを用い、側壁絶縁膜としてSiO2 を用いた場合に、ドーズ量4×1015cm−2でAsを打ち込んだときの側壁SiO2 へのZrの飛散状況を計算した結果を示している。この図から、加速電圧〜50KeVで8〜10nm程度までZrが飛散することが予測される。
【0039】
これに対して図7は、ゲート絶縁膜としてZrが15at%のZrシリケートを用い、側壁絶縁膜としてSi:Al:O:N=5:25:48:22の組成を用いた場合に、ドーズ量4×1015cm−2でAsを打ち込んだときのZrの側壁Si−Al−O−NへのZnの飛散状況を計算した結果である。この図から、加速電圧〜50keVで2〜3nm程度の飛散で抑えられており、側壁絶縁膜のバリア効果が十分に高められたことが分かる。
【0040】
図8は、Hfが15at%のHfシリケートをゲート絶縁膜に用いた場合に、ドーズ量4×1015cm−2のAs,P,Bについて、SiO2 とAl30%のSi−Al−O−N側壁膜厚5nmの部分での飛散Hfの面密度を計算した結果である。いずれのインプラント元素を用いた場合でも、SiO2 に比べSi−Al−O−Nを用いた場合の方がHfの飛散を抑制できることを示唆している。つまり、ゲート絶縁膜構成元素、インプラ元素に依存せずに、Si−Al−O−Nを用いることでゲート絶縁膜構成元素の飛散を抑制できる。
【0041】
このように、ゲート側壁絶縁膜にAl−Si−O−Nを用いることにより、SiO2 に比べて非常に薄い側壁で金属元素の拡散を抑制することが可能となる。側壁絶縁膜の膜厚を薄くできるということは、ソース・ドレイン拡散層の接近を可能にすると共に、ゲート〜拡散層間の寄生容量を減少させることにつながる。従って、本実施形態の構造の採用により、トランジスタの微細化及び高集積化をはかることができる。
【0042】
(変形例)
なお、本発明は上述した実施形態に限定されるものでない。実施形態よりも低エネルギーのイオンインプラを行う場合には、Si−Al−O−N組成からなるゲート側壁絶縁膜をより薄く形成することが可能であり、さらにAl,Nの濃度が低いSi−Al−O−N膜を用いることも可能である。また、低濃度インプラの必要な場合など、トランジスタの構造上から厚い側壁絶縁膜が必要な場合は、Si−Al−O−N組成である膜をバリア膜として形成後、SiO2 等の膜を形成してもよい。
【0043】
また、微細化、ゲート絶縁膜の高誘電率化が進み、側壁に金属酸化物を用いた方が望ましいときは、まず高誘電率金属酸化物の側壁を形成後、その外側にバリア膜としてSi−Al−O−N組成である側壁を形成してもよい。さらに、トランジスタのゲート電極からの電気力線が効果的にシリコン基板に作用するために、より高誘電率化するためにAlや窒素の組成を増やして誘電率を増加することや、トランジスタの駆動遅延時間を短縮するためにより寄生容量を減らすためにSiや酸素の組成を増やすなど、組成を自由に制御し、最適化することで、所望のトランジスタ能力を向上、達成、制御することが可能である。
【0044】
また、ゲート絶縁膜としてシリケートを用いる場合、このシリケートにMg,Ca,Mnの何れかを僅かに添加してもよい。シリケートでは、この種の元素の添加により粘性が高められるため、ゲート絶縁膜中における金属元素の相分離を抑えることができる。これは、熱処理に対するゲート絶縁膜の安定性の向上につながる。
【0045】
このように本発明は、ゲート絶縁膜の構成元素の飛散を抑制するバリア膜として用いるのであれば、様々な形態で利用することができる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【0046】
【発明の効果】
以上詳述したように本発明によれば、金属酸化物やシリケートからなるゲート絶縁膜の側壁にSi−Al−O−N構造の側壁絶縁膜を形成することによって、トランジスタの電極や拡散層への不純物イオンインプラ工程において、金属酸化物ゲート絶縁膜の構成元素が周辺部分に飛散することを防止することができ、製造歩留まり向上及び素子特性向上をはかることができる。さらに、側壁絶縁膜におけるバリア性の向上から側壁絶縁膜を薄く形成することもでき、これにより素子の微細化及び高集積化をはかることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係わるMIS型電界効果トランジスタの概略構造を示す断面図。
【図2】同実施形態のトランジスタの製造工程の前半を示す断面図。
【図3】同実施形態のトランジスタの製造工程の後半を示す断面図。
【図4】SiとAlの酸化物,窒化物の密度を比較して示す図。
【図5】Si−Al−O−N膜の密度の組成依存性を示す図。
【図6】SiO2 側壁絶縁膜を用いた場合のZr飛散によるZr濃度変化を示す図。
【図7】Si−Al−O−N側壁絶縁膜を用いた場合のZr飛散によるZr濃度変化を示す図。
【図8】SiO2 側壁絶縁膜及びSi−Al−O−N側壁絶縁膜に対し、As,P,Bのイオンインプラをエネルギーを変えて行った場合の、Zr飛散による側壁絶縁膜から5nmの地点でのZr濃度の変化を示す図。
【符号の説明】
101…シリコン基板
102…素子分離領域
103…高誘電率ゲート絶縁膜
104…ゲート電極
105…ソース・ドレイン領域
106…シリサイド層
107…Si−Al−O−Nからなる側壁絶縁膜
108…層間絶縁膜
109…Al配線
110…レジスト
114…SiO2 絶縁膜
115…Hf,Zr等の金属薄膜
Claims (3)
- シリコン基板と、このシリコン基板上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート絶縁膜及びゲート電極の側部に設けられた側壁絶縁膜とを具備してなり、
前記ゲート絶縁膜は、金属酸化物若しくは金属酸化物と二酸化珪素からなるシリケートであり、前記側壁絶縁膜は、少なくともアルミニウム,酸素,シリコン及び窒素を含んでなることを特徴とする半導体装置。 - 前記側壁絶縁膜中におけるアルミニウムの濃度は10at%以上で、窒素の濃度は5at%以上であることを特徴とする請求項1記載の半導体装置。
- 前記金属酸化物を構成する金属は、ジルコニウム,ハフニウム,ランタン,セリウム,チタン,イットリウム,タンタル,ビスマス,プラセオジムの少なくとも一つを含むことを特徴とする請求項1記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002089955A JP3581354B2 (ja) | 2002-03-27 | 2002-03-27 | 電界効果トランジスタ |
US10/397,308 US6930335B2 (en) | 2002-03-27 | 2003-03-27 | Field effect transistor with metal oxide gate insulator and sidewall insulating film |
US11/136,492 US20050215035A1 (en) | 2002-03-27 | 2005-05-25 | Field effect transistor with metal oxide gate insulator and sidewall insulating film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002089955A JP3581354B2 (ja) | 2002-03-27 | 2002-03-27 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003289139A JP2003289139A (ja) | 2003-10-10 |
JP3581354B2 true JP3581354B2 (ja) | 2004-10-27 |
Family
ID=29235374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002089955A Expired - Lifetime JP3581354B2 (ja) | 2002-03-27 | 2002-03-27 | 電界効果トランジスタ |
Country Status (2)
Country | Link |
---|---|
US (2) | US6930335B2 (ja) |
JP (1) | JP3581354B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7078742B2 (en) * | 2003-07-25 | 2006-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel semiconductor structure and method of fabricating the same |
JP4212435B2 (ja) * | 2003-08-29 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
CN100446272C (zh) * | 2003-09-04 | 2008-12-24 | 台湾积体电路制造股份有限公司 | 应变沟道半导体结构 |
US20050145893A1 (en) * | 2003-12-29 | 2005-07-07 | Doczy Mark L. | Methods for fabricating metal gate structures |
US7737051B2 (en) * | 2004-03-10 | 2010-06-15 | Tokyo Electron Limited | Silicon germanium surface layer for high-k dielectric integration |
EP1794782A1 (en) * | 2004-09-21 | 2007-06-13 | Freescale Semiconductor, Inc. | Semiconductor device and method of forming the same |
KR100688521B1 (ko) * | 2005-01-18 | 2007-03-02 | 삼성전자주식회사 | 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법 |
JP2006237512A (ja) * | 2005-02-28 | 2006-09-07 | Toshiba Corp | 半導体装置 |
US20070090431A1 (en) * | 2005-10-24 | 2007-04-26 | Honeywell International Inc. | Device layout for reducing device upset due to single event effects |
KR20070063300A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
US8148275B2 (en) * | 2007-12-27 | 2012-04-03 | Canon Kabushiki Kaisha | Method for forming dielectric films |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7902846A (nl) * | 1978-04-12 | 1979-10-16 | Battelle Memorial Institute | Werkwijze voor de vervaardiging van elektrodes voor brandstofcellen, inrichting voor het in toepassing brengen van deze werkwijze, alsmede elektrodes voort- komende uit deze werkwijze. |
JPH02273934A (ja) * | 1989-04-17 | 1990-11-08 | Oki Electric Ind Co Ltd | 半導体素子およびその製造方法 |
JP3157636B2 (ja) * | 1993-01-07 | 2001-04-16 | アルプス電気株式会社 | ウルツ鉱型構造を有する結晶質サイアロンおよびその合成方法 |
US5783475A (en) * | 1995-11-13 | 1998-07-21 | Motorola, Inc. | Method of forming a spacer |
US5731619A (en) * | 1996-05-22 | 1998-03-24 | International Business Machines Corporation | CMOS structure with FETS having isolated wells with merged depletions and methods of making same |
DE19747275A1 (de) * | 1997-10-25 | 1999-04-29 | Philips Patentverwaltung | Mobilfunkgerät mit einem Steuersignalgenerator |
JP2001230060A (ja) * | 2000-02-21 | 2001-08-24 | Tdk Corp | 抵抗素子 |
JP2001257344A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
US6465334B1 (en) * | 2000-10-05 | 2002-10-15 | Advanced Micro Devices, Inc. | Enhanced electroless deposition of dielectric precursor materials for use in in-laid gate MOS transistors |
US6486080B2 (en) * | 2000-11-30 | 2002-11-26 | Chartered Semiconductor Manufacturing Ltd. | Method to form zirconium oxide and hafnium oxide for high dielectric constant materials |
US20020137268A1 (en) * | 2001-03-20 | 2002-09-26 | Pellerin John G. | Method of forming silicide contacts and device incorporation same |
US6531324B2 (en) * | 2001-03-28 | 2003-03-11 | Sharp Laboratories Of America, Inc. | MFOS memory transistor & method of fabricating same |
US6586349B1 (en) * | 2002-02-21 | 2003-07-01 | Advanced Micro Devices, Inc. | Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices |
-
2002
- 2002-03-27 JP JP2002089955A patent/JP3581354B2/ja not_active Expired - Lifetime
-
2003
- 2003-03-27 US US10/397,308 patent/US6930335B2/en not_active Expired - Lifetime
-
2005
- 2005-05-25 US US11/136,492 patent/US20050215035A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2003289139A (ja) | 2003-10-10 |
US20050215035A1 (en) | 2005-09-29 |
US6930335B2 (en) | 2005-08-16 |
US20030209816A1 (en) | 2003-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6476454B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI446522B (zh) | 半導體裝置及其製造方法 | |
US7172955B2 (en) | Silicon composition in CMOS gates | |
JP3600476B2 (ja) | 半導体装置の製造方法 | |
US20040033677A1 (en) | Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
US20060125026A1 (en) | Semiconductor device with high-k dielectric layer | |
US8889505B2 (en) | Method for manufacturing semiconductor device | |
CN106409677B (zh) | 半导体器件及其形成方法 | |
JP3873771B2 (ja) | 半導体装置の製造方法 | |
JP2005079223A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002299607A (ja) | Mis型電界効果トランジスタ及びこれの製造方法 | |
JP3581354B2 (ja) | 電界効果トランジスタ | |
US6534351B2 (en) | Gate-controlled, graded-extension device for deep sub-micron ultra-high-performance devices | |
WO2012041232A1 (zh) | 后栅工艺中金属栅的制作方法 | |
US5972761A (en) | Method of making MOS transistors with a gate-side air-gap structure and an extension ultra-shallow S/D junction | |
JP5275056B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH1174508A (ja) | 半導体装置及びその製造方法 | |
JP2002539638A (ja) | Mis電界効果型トランジスタの製造方法 | |
JP3637325B2 (ja) | 電界効果トランジスタ | |
JP2005064032A (ja) | 半導体装置及びその製造方法 | |
US6157063A (en) | MOS field effect transistor with an improved lightly doped diffusion layer structure and method of forming the same | |
JP5410398B2 (ja) | 半導体装置 | |
US6599820B1 (en) | Method of producing a semiconductor device | |
KR100706823B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
JP3937894B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040722 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3581354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |