JP2000012860A - 半導体絶縁体積層膜の製造方法および薄膜トランジスタの製造方法 - Google Patents
半導体絶縁体積層膜の製造方法および薄膜トランジスタの製造方法Info
- Publication number
- JP2000012860A JP2000012860A JP10169632A JP16963298A JP2000012860A JP 2000012860 A JP2000012860 A JP 2000012860A JP 10169632 A JP10169632 A JP 10169632A JP 16963298 A JP16963298 A JP 16963298A JP 2000012860 A JP2000012860 A JP 2000012860A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- forming
- germanium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 多結晶シリコン・ゲルマニウムを半導体層と
して用いる半導体絶縁体積層膜において、半導体層中お
よび半導体／絶縁層界面の局在準位密度を低減させる。
これにより、低コストで、性能に優れ、信頼性の高い薄
膜トランジスタの製造方法を提供する。 【解決手段】 絶縁性基板１上に、半導体層２として多
結晶シリコン・ゲルマニウムをスパッタリング法により
形成する。半導体層２上に、同じくスパッタリング法に
より、シリコン・ゲルマニウムの酸化膜を形成し、絶縁
体層３とし、半導体絶縁体積層膜を得る。この時、絶縁
体層３の成膜を、酸素を含んだ雰囲気中で実施すること
により、半導体層中および半導体／絶縁層界面の局在準
位密度を低減する。
して用いる半導体絶縁体積層膜において、半導体層中お
よび半導体／絶縁層界面の局在準位密度を低減させる。
これにより、低コストで、性能に優れ、信頼性の高い薄
膜トランジスタの製造方法を提供する。 【解決手段】 絶縁性基板１上に、半導体層２として多
結晶シリコン・ゲルマニウムをスパッタリング法により
形成する。半導体層２上に、同じくスパッタリング法に
より、シリコン・ゲルマニウムの酸化膜を形成し、絶縁
体層３とし、半導体絶縁体積層膜を得る。この時、絶縁
体層３の成膜を、酸素を含んだ雰囲気中で実施すること
により、半導体層中および半導体／絶縁層界面の局在準
位密度を低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置や、
画像読み取り用センサ、ＲＡＭ（Random AccessMemor
y）の負荷等に用いられている、薄膜トランジスタの製
造方法と、それに用いられる半導体絶縁体積層膜の製造
方法に関する。
画像読み取り用センサ、ＲＡＭ（Random AccessMemor
y）の負荷等に用いられている、薄膜トランジスタの製
造方法と、それに用いられる半導体絶縁体積層膜の製造
方法に関する。
【０００２】
【従来の技術】近年、薄膜トランジスタを用いた液晶表
示の分野では、高価な石英基板ではなく、安価なガラス
基板が使用可能な比較的低温（概ね６００℃以下）で作
製できる多結晶シリコン薄膜トランジスタが注目を集め
ている。
示の分野では、高価な石英基板ではなく、安価なガラス
基板が使用可能な比較的低温（概ね６００℃以下）で作
製できる多結晶シリコン薄膜トランジスタが注目を集め
ている。
【０００３】しかし、多結晶シリコン薄膜は、多結晶の
薄膜を気相成長法により直接作製することが難しいため
に、非晶質シリコン薄膜を固相成長法で結晶化して作製
するのが一般的でとなっている。しかし、この固相成長
には、通常、６００℃以上で２０時間以上の熱処理を行
う必要がある。従って、ガラス基板を用いることが困難
であり、大面積の薄膜トランジスタを得ることができな
い。
薄膜を気相成長法により直接作製することが難しいため
に、非晶質シリコン薄膜を固相成長法で結晶化して作製
するのが一般的でとなっている。しかし、この固相成長
には、通常、６００℃以上で２０時間以上の熱処理を行
う必要がある。従って、ガラス基板を用いることが困難
であり、大面積の薄膜トランジスタを得ることができな
い。
【０００４】一方で、レーザアニール法により非晶質シ
リコン薄膜を結晶化して、多結晶シリコン薄膜を得る方
法が提案されている。この場合には、非平衡条件下での
結晶化であるため、ガラス基板を用いることが可能であ
る。しかし、レーザアニール装置は、高価で精密制御が
困難であり、また処理速度が遅いため、歩留まり低下、
コスト高等の要因となっている。
リコン薄膜を結晶化して、多結晶シリコン薄膜を得る方
法が提案されている。この場合には、非平衡条件下での
結晶化であるため、ガラス基板を用いることが可能であ
る。しかし、レーザアニール装置は、高価で精密制御が
困難であり、また処理速度が遅いため、歩留まり低下、
コスト高等の要因となっている。
【０００５】また、一般に薄膜トランジスタの形成にあ
たっては、多結晶シリコン層を作成した後、非連続で、
絶縁層としてのＳｉＯ2層の形成を行っている。従っ
て、ＳｉＯ2堆積前の洗浄条件、洗浄後堆積までの待機
時間、あるいは、堆積直前の雰囲気等様々な条件によ
り、半導体／絶縁層界面準位が著しく悪化する場合があ
る。その結果、デバイス特性を左右する非常に重要な半
導体／絶縁層界面を、清浄に保つことが難しく、それを
用いた薄膜トランジスタは、特性が悪化し、かつ、歩留
まりを低下させるという課題を有している。
たっては、多結晶シリコン層を作成した後、非連続で、
絶縁層としてのＳｉＯ2層の形成を行っている。従っ
て、ＳｉＯ2堆積前の洗浄条件、洗浄後堆積までの待機
時間、あるいは、堆積直前の雰囲気等様々な条件によ
り、半導体／絶縁層界面準位が著しく悪化する場合があ
る。その結果、デバイス特性を左右する非常に重要な半
導体／絶縁層界面を、清浄に保つことが難しく、それを
用いた薄膜トランジスタは、特性が悪化し、かつ、歩留
まりを低下させるという課題を有している。
【０００６】以上のような問題点を解決するために、半
導体層として、多結晶シリコン・ゲルマニウムを使用す
ることが、特開平６−１２０４９９号公報および特開平
７−３２１３２３号公報に記載されている。これによれ
ば、絶縁性基板上に、非晶質シリコン・ゲルマニウム膜
を形成し、６００℃以下の温度で加熱処理して、多結晶
シリコン・ゲルマニウムからなる半導体層を形成してい
る。
導体層として、多結晶シリコン・ゲルマニウムを使用す
ることが、特開平６−１２０４９９号公報および特開平
７−３２１３２３号公報に記載されている。これによれ
ば、絶縁性基板上に、非晶質シリコン・ゲルマニウム膜
を形成し、６００℃以下の温度で加熱処理して、多結晶
シリコン・ゲルマニウムからなる半導体層を形成してい
る。
【０００７】また、特開平７−３２１３２３号公報に
は、絶縁層として多結晶シリコン・ゲルマニウムからな
る半導体層の表面を熱酸化した熱酸化膜を使用すること
も記載されており、これにより、半導体／絶縁層界面を
清浄に保とうとしている。
は、絶縁層として多結晶シリコン・ゲルマニウムからな
る半導体層の表面を熱酸化した熱酸化膜を使用すること
も記載されており、これにより、半導体／絶縁層界面を
清浄に保とうとしている。
【０００８】
【発明が解決しようとする課題】しかしながら、実際に
は、上記の方法（すなわち、非晶質シリコン・ゲルマニ
ウム膜を形成した後６００℃以下の温度で加熱処理して
多結晶シリコン・ゲルマニウムからなる半導体層を形成
する方法）では、半導体層および半導体／絶縁層界面に
存在する未結合手に起因すると思われる局在準位の低減
が不十分であり、良好なトランジスタ特性が得られない
（特にトランジスタのオフ電流の増大）場合がある。
は、上記の方法（すなわち、非晶質シリコン・ゲルマニ
ウム膜を形成した後６００℃以下の温度で加熱処理して
多結晶シリコン・ゲルマニウムからなる半導体層を形成
する方法）では、半導体層および半導体／絶縁層界面に
存在する未結合手に起因すると思われる局在準位の低減
が不十分であり、良好なトランジスタ特性が得られない
（特にトランジスタのオフ電流の増大）場合がある。
【０００９】多結晶シリコン薄膜トランジスタの場合に
は、未結合手は、水素により補償することで、かなりの
程度の特性改善が図られることが知られているが、多結
晶シリコンの替わりに、多結晶シリコン・ゲルマニウム
を使用すると、この水素化法による特性改善が不十分と
なってしまう。
は、未結合手は、水素により補償することで、かなりの
程度の特性改善が図られることが知られているが、多結
晶シリコンの替わりに、多結晶シリコン・ゲルマニウム
を使用すると、この水素化法による特性改善が不十分と
なってしまう。
【００１０】そこで本発明は上記の問題点に鑑み、半導
体層および半導体／絶縁層界面に存在する未結合手に起
因する局在準位の低減を達成できる半導体絶縁体積層膜
の製造方法及び薄膜トランジスタの製造方法を提供する
ことを主たる目的とする。
体層および半導体／絶縁層界面に存在する未結合手に起
因する局在準位の低減を達成できる半導体絶縁体積層膜
の製造方法及び薄膜トランジスタの製造方法を提供する
ことを主たる目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに本発明の第１の半導体絶縁体積層膜の製造方法は、
絶縁性基板上にシリコンとゲルマニウムを含む半導体層
を形成する半導体層形成工程と、前記半導体層の表面に
酸素を含んだ雰囲気中でシリコンとゲルマニウムを含む
酸化物層を形成する酸化物層形成工程とを有する構成と
なっている。
めに本発明の第１の半導体絶縁体積層膜の製造方法は、
絶縁性基板上にシリコンとゲルマニウムを含む半導体層
を形成する半導体層形成工程と、前記半導体層の表面に
酸素を含んだ雰囲気中でシリコンとゲルマニウムを含む
酸化物層を形成する酸化物層形成工程とを有する構成と
なっている。
【００１２】この構成によれば、非晶質シリコン・ゲル
マニウムを熱処理する方法に比較して、結晶粒径が均一
な多結晶シリコン・ゲルマニウム膜が作製可能となる。
また、未結合手に起因すると思われる局在準位の低減も
可能となる。さらに、適切な成膜条件の選択により、特
開平７−３２１３２３号公報で述べられている熱酸化膜
と同等の良質な酸化膜が得られる。
マニウムを熱処理する方法に比較して、結晶粒径が均一
な多結晶シリコン・ゲルマニウム膜が作製可能となる。
また、未結合手に起因すると思われる局在準位の低減も
可能となる。さらに、適切な成膜条件の選択により、特
開平７−３２１３２３号公報で述べられている熱酸化膜
と同等の良質な酸化膜が得られる。
【００１３】この方法で良質な半導体絶縁体積層膜が得
られる理由については、未解明な点が多い。しかし、本
発明者らは、酸化物層を形成する際に発生する、酸素を
含んだプラズマにより、半導体層および半導体／絶縁層
界面が改質され、局在準位が低減したと推測している。
すなわち、多結晶シリコン薄膜の場合には、未結合手
は、水素原子により補償することで、かなりの程度の特
性改善が図られるのに対し、多結晶シリコン・ゲルマニ
ウム薄膜の場合には、酸素原子により、それと同様の効
果が生じると考えられる。
られる理由については、未解明な点が多い。しかし、本
発明者らは、酸化物層を形成する際に発生する、酸素を
含んだプラズマにより、半導体層および半導体／絶縁層
界面が改質され、局在準位が低減したと推測している。
すなわち、多結晶シリコン薄膜の場合には、未結合手
は、水素原子により補償することで、かなりの程度の特
性改善が図られるのに対し、多結晶シリコン・ゲルマニ
ウム薄膜の場合には、酸素原子により、それと同様の効
果が生じると考えられる。
【００１４】上記の構成において、半導体層形成工程及
び酸化物層形成工程を、絶縁性基板を大気に曝すことな
く連続的に行うことも可能であり、半導体層形成後、同
一チャンバ中に酸素を導入することで容易に実現でき
る。
び酸化物層形成工程を、絶縁性基板を大気に曝すことな
く連続的に行うことも可能であり、半導体層形成後、同
一チャンバ中に酸素を導入することで容易に実現でき
る。
【００１５】このような製造方法が可能な理由は、以下
の点にある。すなわち、従来、多結晶シリコン薄膜を用
いた半導体絶縁体積層膜の製造では、半導体層中の酸素
原子は、薄膜トランジスタの特性を劣化させる原因とな
るため、極力排除するべき、という考え方が一般的であ
った。しかし、本発明者らは、多結晶シリコン・ゲルマ
ニウム薄膜を半導体層とする場合には、上述のように、
半導体層中の少量の酸素原子は、トランジスタ特性に、
むしろプラスに作用し得ることを見出したためである。
の点にある。すなわち、従来、多結晶シリコン薄膜を用
いた半導体絶縁体積層膜の製造では、半導体層中の酸素
原子は、薄膜トランジスタの特性を劣化させる原因とな
るため、極力排除するべき、という考え方が一般的であ
った。しかし、本発明者らは、多結晶シリコン・ゲルマ
ニウム薄膜を半導体層とする場合には、上述のように、
半導体層中の少量の酸素原子は、トランジスタ特性に、
むしろプラスに作用し得ることを見出したためである。
【００１６】次に本発明の第２の半導体絶縁体積層膜の
製造方法は、絶縁性基板上にシリコンとゲルマニウムを
含む半導体層を形成する半導体層形成工程と、前記半導
体層を７００℃以下で熱酸化してシリコンとゲルマニウ
ムを含む酸化物層を形成する酸化物層形成工程と、前記
基板を酸素を含むプラズマ雰囲気中で処理する工程とを
有する構成となっている。
製造方法は、絶縁性基板上にシリコンとゲルマニウムを
含む半導体層を形成する半導体層形成工程と、前記半導
体層を７００℃以下で熱酸化してシリコンとゲルマニウ
ムを含む酸化物層を形成する酸化物層形成工程と、前記
基板を酸素を含むプラズマ雰囲気中で処理する工程とを
有する構成となっている。
【００１７】この構成によれば、未結合手に起因すると
思われる局在準位の低減が可能となるだけでなく、良質
な絶縁層であることが確認されている熱酸化膜を用いた
半導体絶縁体積層膜が実現できる。
思われる局在準位の低減が可能となるだけでなく、良質
な絶縁層であることが確認されている熱酸化膜を用いた
半導体絶縁体積層膜が実現できる。
【００１８】上記の第１及び第２の半導体絶縁体積層膜
の製造方法において、半導体層をレーザアニール法また
は固相成長法を用いて、再結晶化させる工程を付加する
と、結晶粒径が均一で、個々の結晶粒の結晶性が向上し
た半導体層が得られるので、好ましい。
の製造方法において、半導体層をレーザアニール法また
は固相成長法を用いて、再結晶化させる工程を付加する
と、結晶粒径が均一で、個々の結晶粒の結晶性が向上し
た半導体層が得られるので、好ましい。
【００１９】そして本発明は、上記の第１及び第２の半
導体絶縁体積層膜の製造方法に対して、酸化物層の上部
にゲート電極を形成する工程と、前記半導体層に選択的
にドナーまたはアクセプタとなる不純物を選択的に導入
してソース・ドレイン領域を形成する工程と、前記半導
体層のソース・ドレイン領域と電気的に接触するソース
・ドレイン電極を形成する工程とを付加した薄膜トラン
ジスタの製造方法により、特性に優れた薄膜トランジス
タが実現できる。
導体絶縁体積層膜の製造方法に対して、酸化物層の上部
にゲート電極を形成する工程と、前記半導体層に選択的
にドナーまたはアクセプタとなる不純物を選択的に導入
してソース・ドレイン領域を形成する工程と、前記半導
体層のソース・ドレイン領域と電気的に接触するソース
・ドレイン電極を形成する工程とを付加した薄膜トラン
ジスタの製造方法により、特性に優れた薄膜トランジス
タが実現できる。
【００２０】
【発明の実施の形態】（実施の形態１）以下、本発明の
実施の形態１における半導体絶縁体積層膜の製造方法に
ついて、その製造工程断面図を示す図１を参照しながら
説明する。
実施の形態１における半導体絶縁体積層膜の製造方法に
ついて、その製造工程断面図を示す図１を参照しながら
説明する。
【００２１】まず図１（ａ）に示すように、絶縁性基板
（ガラス基板）１上に、ガラス基板中の不純物の拡散を
防ぐためのバッファ層としてＳｉＯ2膜などを被着し
（図示せず）、その上に、アルゴンあるいはヘリウムガ
ス雰囲気中で、ターゲットとしてＳｉ1-xＧｅxの混合物
を用いたスパッタリング法により、例えば、膜厚２００
ｎｍの多結晶シリコン・ゲルマニウムからなる半導体層
２を形成する。なお、この時、ｘは、０．００１≦ｘ≦
０．５であり、より好ましくは、０．２≦ｘ≦０．４と
する。また基板温度は、例えば４５０℃、雰囲気圧力
は、１０Ｐａとする。
（ガラス基板）１上に、ガラス基板中の不純物の拡散を
防ぐためのバッファ層としてＳｉＯ2膜などを被着し
（図示せず）、その上に、アルゴンあるいはヘリウムガ
ス雰囲気中で、ターゲットとしてＳｉ1-xＧｅxの混合物
を用いたスパッタリング法により、例えば、膜厚２００
ｎｍの多結晶シリコン・ゲルマニウムからなる半導体層
２を形成する。なお、この時、ｘは、０．００１≦ｘ≦
０．５であり、より好ましくは、０．２≦ｘ≦０．４と
する。また基板温度は、例えば４５０℃、雰囲気圧力
は、１０Ｐａとする。
【００２２】次に、図１（ｂ）に示すように、半導体層
２の上に、アルゴンと酸素、あるいは、ヘリウムと酸素
の混合ガス雰囲気中で、ターゲットとして、Ｓｉ1-yＧ
ｅy、あるいは、その酸化物を用いたスパッタリング法
により、例えば、膜厚１００ｎｍのシリコン・ゲルマニ
ウム酸化膜からなる絶縁体層３を作製する。この時、ｙ
は、０．００１≦ｙ≦０．５であり、より好ましくは、
０．１≦ｙ≦０．３とする。また基板温度は、例えば４
５０℃、雰囲気圧力は、１０Ｐａとする。
２の上に、アルゴンと酸素、あるいは、ヘリウムと酸素
の混合ガス雰囲気中で、ターゲットとして、Ｓｉ1-yＧ
ｅy、あるいは、その酸化物を用いたスパッタリング法
により、例えば、膜厚１００ｎｍのシリコン・ゲルマニ
ウム酸化膜からなる絶縁体層３を作製する。この時、ｙ
は、０．００１≦ｙ≦０．５であり、より好ましくは、
０．１≦ｙ≦０．３とする。また基板温度は、例えば４
５０℃、雰囲気圧力は、１０Ｐａとする。
【００２３】以上により得られる半導体絶縁体積層膜
は、酸化物を成膜する際に発生する、酸素ラジカルを含
んだプラズマの作用により、半導体中および半導体／絶
縁層界面の局在準位が著しく低減された、薄膜トランジ
スタ応用に適した、良質な積層膜となる。
は、酸化物を成膜する際に発生する、酸素ラジカルを含
んだプラズマの作用により、半導体中および半導体／絶
縁層界面の局在準位が著しく低減された、薄膜トランジ
スタ応用に適した、良質な積層膜となる。
【００２４】なお、ここで示した、多結晶シリコン・ゲ
ルマニウムとシリコン・ゲルマニウム酸化物の作製は、
同一チャンバを用い、多結晶シリコン・ゲルマニウムの
成膜直後に、チャンバに酸素を導入する方法でも容易に
実現可能である。この場合、半導体層と酸化物層を連続
的に作製することができ、界面を清浄に保てるので好ま
しい。
ルマニウムとシリコン・ゲルマニウム酸化物の作製は、
同一チャンバを用い、多結晶シリコン・ゲルマニウムの
成膜直後に、チャンバに酸素を導入する方法でも容易に
実現可能である。この場合、半導体層と酸化物層を連続
的に作製することができ、界面を清浄に保てるので好ま
しい。
【００２５】（実施の形態２）以下、本発明の実施の形
態２における半導体絶縁体積層膜の製造方法について、
その製造工程断面図を示す図２を参照しながら説明す
る。
態２における半導体絶縁体積層膜の製造方法について、
その製造工程断面図を示す図２を参照しながら説明す
る。
【００２６】まず図２（ａ）に示す絶縁性基板（ガラス
基板）２１上に、多結晶シリコン・ゲルマニウムからな
る半導体層２２を形成する工程は、上記の実施の形態１
と同様である。
基板）２１上に、多結晶シリコン・ゲルマニウムからな
る半導体層２２を形成する工程は、上記の実施の形態１
と同様である。
【００２７】次に、例えば６００℃の炉内で、約９５℃
に保持した水を、窒素または酸素ガスでバブリングを行
って水蒸気を得る。この水蒸気により、図２（ｂ）に示
すように、半導体層２２を例えば２時間熱酸化し、約１
００ｎｍ厚の絶縁層２３を形成する。この熱酸化膜厚
は、基板温度、酸化時間、シリコン・ゲルマニウム薄膜
中のゲルマニウム濃度ｘ、水蒸気源である水の温度とバ
ブリング・ガス流量等の条件に依存する。しかし、約７
００℃以上で酸化すると、ゲルマニウムよりもシリコン
が選択的に酸化され、半導体／絶縁層界面にゲルマニウ
ムが析出する。従って、上記酸化温度は、７００℃以下
とし、より望ましくは６００℃以下に設定する。
に保持した水を、窒素または酸素ガスでバブリングを行
って水蒸気を得る。この水蒸気により、図２（ｂ）に示
すように、半導体層２２を例えば２時間熱酸化し、約１
００ｎｍ厚の絶縁層２３を形成する。この熱酸化膜厚
は、基板温度、酸化時間、シリコン・ゲルマニウム薄膜
中のゲルマニウム濃度ｘ、水蒸気源である水の温度とバ
ブリング・ガス流量等の条件に依存する。しかし、約７
００℃以上で酸化すると、ゲルマニウムよりもシリコン
が選択的に酸化され、半導体／絶縁層界面にゲルマニウ
ムが析出する。従って、上記酸化温度は、７００℃以下
とし、より望ましくは６００℃以下に設定する。
【００２８】次に、図２（ｃ）に示すように、上記のよ
うにして得られた積層膜を、酸素ガスを含んだプラズマ
雰囲気中に放置し、酸素ラジカルを照射することによ
り、半導体層中および半導体／絶縁層界面の局在準位を
低減する。この時、基板温度は、４５０℃程度、プラズ
マ源は、高周波プラズマを用いることができる。
うにして得られた積層膜を、酸素ガスを含んだプラズマ
雰囲気中に放置し、酸素ラジカルを照射することによ
り、半導体層中および半導体／絶縁層界面の局在準位を
低減する。この時、基板温度は、４５０℃程度、プラズ
マ源は、高周波プラズマを用いることができる。
【００２９】以上により得られる半導体絶縁体積層膜
は、半導体層中および半導体／絶縁層界面の局在準位が
著しく低減された、薄膜トランジスタ応用に適した、良
質な積層膜となる。
は、半導体層中および半導体／絶縁層界面の局在準位が
著しく低減された、薄膜トランジスタ応用に適した、良
質な積層膜となる。
【００３０】（実施の形態３）以下、本発明の実施の形
態３における薄膜トランジスタの製造方法について、そ
の製造工程断面図を示す図３を参照しながら説明する。
態３における薄膜トランジスタの製造方法について、そ
の製造工程断面図を示す図３を参照しながら説明する。
【００３１】まず図３（ａ）に示すように、絶縁性基板
（ガラス基板）３１上に、ガラス基板中の不純物の拡散
を防ぐためのバッファ層としてＳｉＯ2 膜などを被着し
（図示せず）、その上に、アルゴンあるいはヘリウムガ
ス雰囲気中で、ターゲットとしてＳｉ1-xＧｅxの混合物
を用いたスパッタリング法により、例えば、膜厚２００
ｎｍの多結晶シリコン・ゲルマニウムからなる半導体層
３２を形成する。なお、この時、ｘは、０．００１≦ｘ
≦０．５であり、より好ましくは、０．２≦ｘ≦０．４
とする。また基板温度は、例えば４５０℃、雰囲気圧力
は、１０Ｐａとする。
（ガラス基板）３１上に、ガラス基板中の不純物の拡散
を防ぐためのバッファ層としてＳｉＯ2 膜などを被着し
（図示せず）、その上に、アルゴンあるいはヘリウムガ
ス雰囲気中で、ターゲットとしてＳｉ1-xＧｅxの混合物
を用いたスパッタリング法により、例えば、膜厚２００
ｎｍの多結晶シリコン・ゲルマニウムからなる半導体層
３２を形成する。なお、この時、ｘは、０．００１≦ｘ
≦０．５であり、より好ましくは、０．２≦ｘ≦０．４
とする。また基板温度は、例えば４５０℃、雰囲気圧力
は、１０Ｐａとする。
【００３２】次に、図３（ｂ）に示すように、半導体層
３２を、トランジスタ素子サイズに、通常のフォトリソ
グラフィーとエッチングにより島状に微細加工する。
３２を、トランジスタ素子サイズに、通常のフォトリソ
グラフィーとエッチングにより島状に微細加工する。
【００３３】次に、図３（ｃ）に示すように、島状に微
細加工された半導体層３２が形成された絶縁性基板３１
全面に、アルゴンと酸素、あるいは、ヘリウムと酸素の
混合ガス雰囲気中で、ターゲットとして、Ｓｉ1-yＧ
ｅy、あるいは、その酸化物を用いたスパッタリング法
により、例えば、膜厚１００ｎｍのシリコン・ゲルマニ
ウム酸化物からなる絶縁体層３３を作製し、ゲート酸化
膜とする。この時、ｙは、０．００１≦ｙ≦０．５であ
り、より好ましくは、０．１≦ｙ≦０．３とする。また
基板温度は、例えば４５０℃、雰囲気圧力は、１０Ｐａ
とする。
細加工された半導体層３２が形成された絶縁性基板３１
全面に、アルゴンと酸素、あるいは、ヘリウムと酸素の
混合ガス雰囲気中で、ターゲットとして、Ｓｉ1-yＧ
ｅy、あるいは、その酸化物を用いたスパッタリング法
により、例えば、膜厚１００ｎｍのシリコン・ゲルマニ
ウム酸化物からなる絶縁体層３３を作製し、ゲート酸化
膜とする。この時、ｙは、０．００１≦ｙ≦０．５であ
り、より好ましくは、０．１≦ｙ≦０．３とする。また
基板温度は、例えば４５０℃、雰囲気圧力は、１０Ｐａ
とする。
【００３４】次に、例えばスパッタリング法によりタン
タル（Ｔａ）を被着し、フォトリソグラフィーとエッチ
ングによりパターン化し、ゲート電極３４を形成する。
この時、絶縁体層３３も同時にパターニングする。そし
て、この状態のゲート電極３４をドーピング時のマスク
として用い、ソース・ドレイン領域を形成するためドナ
ーまたはアクセプタとなる不純物元素の注入を行う。そ
の後、３００〜６００℃程度で熱処理を行って、導入さ
れた不純物を活性化し、ソース領域３５およびドレイン
領域３６を形成する（図３（ｄ））。
タル（Ｔａ）を被着し、フォトリソグラフィーとエッチ
ングによりパターン化し、ゲート電極３４を形成する。
この時、絶縁体層３３も同時にパターニングする。そし
て、この状態のゲート電極３４をドーピング時のマスク
として用い、ソース・ドレイン領域を形成するためドナ
ーまたはアクセプタとなる不純物元素の注入を行う。そ
の後、３００〜６００℃程度で熱処理を行って、導入さ
れた不純物を活性化し、ソース領域３５およびドレイン
領域３６を形成する（図３（ｄ））。
【００３５】次に、層間絶縁用として例えばＡＰＣＶＤ
（常圧化学的気相成長）法でＳｉＯ 2膜からなる層間絶
縁膜３７を形成した後、コンタクトホールを形成し、ソ
ース電極３８およびドレイン電極３９として例えばアル
ミニウム（Ａｌ）をスパッタリング法で堆積し、その後
フォトリソグラフィーとエッチングでパターン化するこ
とにより、薄膜トランジスタが完成する（図３
（ｅ））。
（常圧化学的気相成長）法でＳｉＯ 2膜からなる層間絶
縁膜３７を形成した後、コンタクトホールを形成し、ソ
ース電極３８およびドレイン電極３９として例えばアル
ミニウム（Ａｌ）をスパッタリング法で堆積し、その後
フォトリソグラフィーとエッチングでパターン化するこ
とにより、薄膜トランジスタが完成する（図３
（ｅ））。
【００３６】以上により得られる薄膜トランジスタは、
上述のように、酸化物層を成膜する際に発生する、酸素
ラジカルを含んだプラズマの作用により、半導体中およ
び半導体／絶縁層界面の局在準位が著しく低減されるた
め、良好な特性を有する薄膜トランジスタとなる。
上述のように、酸化物層を成膜する際に発生する、酸素
ラジカルを含んだプラズマの作用により、半導体中およ
び半導体／絶縁層界面の局在準位が著しく低減されるた
め、良好な特性を有する薄膜トランジスタとなる。
【００３７】なお、ここで示した、多結晶シリコン・ゲ
ルマニウムとシリコン・ゲルマニウム酸化物の作製は、
同一チャンバを用い、多結晶シリコン・ゲルマニウムの
成膜直後に、チャンバ内に酸素を導入する方法でも容易
に実現可能である。この場合、半導体層と酸化物層を連
続的に作製することができ、界面を清浄に保てるので好
ましい。
ルマニウムとシリコン・ゲルマニウム酸化物の作製は、
同一チャンバを用い、多結晶シリコン・ゲルマニウムの
成膜直後に、チャンバ内に酸素を導入する方法でも容易
に実現可能である。この場合、半導体層と酸化物層を連
続的に作製することができ、界面を清浄に保てるので好
ましい。
【００３８】なお、本実施の形態では、酸化物層をスパ
ッタリング法により作製する方法に関して記述した。こ
の方法以外に、実施の形態２で述べたように、熱酸化膜
を形成した後、酸素を含んだプラズマ中で処理する方法
でも、同様の効果を奏する。
ッタリング法により作製する方法に関して記述した。こ
の方法以外に、実施の形態２で述べたように、熱酸化膜
を形成した後、酸素を含んだプラズマ中で処理する方法
でも、同様の効果を奏する。
【００３９】なお、以上の実施の形態では、スパッタリ
ング法による気相成長により、多結晶シリコン・ゲルマ
ニウム薄膜を作製する方法に関して記述したが、この方
法に付加して、得られた半導体層を、紫外光などを用い
たレーザアニール法や、固相成長法により再結晶化させ
ることにより、結晶粒径が均一で、個々の結晶粒の結晶
性が向上した半導体層が得られるので、好ましい。再結
晶化を行う場合、再結晶化前の半導体層は、非晶質かそ
れに近い状態でも構わない。従って、ＰＥＣＶＤ（プラ
ズマ化学的気相成長）法、ＬＰＣＶＤ（低圧化学的気相
成長）法、熱ＣＶＤ（熱化学的気相成長）法などを用い
ることも可能である。
ング法による気相成長により、多結晶シリコン・ゲルマ
ニウム薄膜を作製する方法に関して記述したが、この方
法に付加して、得られた半導体層を、紫外光などを用い
たレーザアニール法や、固相成長法により再結晶化させ
ることにより、結晶粒径が均一で、個々の結晶粒の結晶
性が向上した半導体層が得られるので、好ましい。再結
晶化を行う場合、再結晶化前の半導体層は、非晶質かそ
れに近い状態でも構わない。従って、ＰＥＣＶＤ（プラ
ズマ化学的気相成長）法、ＬＰＣＶＤ（低圧化学的気相
成長）法、熱ＣＶＤ（熱化学的気相成長）法などを用い
ることも可能である。
【００４０】
【発明の効果】以上のように、本発明の半導体絶縁体積
層膜の製造方法では、半導体層をシリコンとゲルマニウ
ムを含む層とし、この半導体層の表面に酸素を含んだ雰
囲気中で酸化物層を作製するか、または、半導体層をシ
リコンとゲルマニウムを含む層とし、この半導体層の表
面に、熱酸化により酸化膜を作製した後、酸素を含んだ
プラズマ中で処理することにより、半導体層中および半
導体／絶縁層界面の局在準位密度を低減できる。
層膜の製造方法では、半導体層をシリコンとゲルマニウ
ムを含む層とし、この半導体層の表面に酸素を含んだ雰
囲気中で酸化物層を作製するか、または、半導体層をシ
リコンとゲルマニウムを含む層とし、この半導体層の表
面に、熱酸化により酸化膜を作製した後、酸素を含んだ
プラズマ中で処理することにより、半導体層中および半
導体／絶縁層界面の局在準位密度を低減できる。
【００４１】以上により得られる半導体絶縁体積層膜
は、性能と信頼性に優れた薄膜トランジスタに応用でき
る。また、薄膜トランジスタを、概ね６００℃以下の低
温で形成でき、低コストのガラス基板を使用して製造で
きる。
は、性能と信頼性に優れた薄膜トランジスタに応用でき
る。また、薄膜トランジスタを、概ね６００℃以下の低
温で形成でき、低コストのガラス基板を使用して製造で
きる。
【図１】本発明の実施の形態１における半導体絶縁体積
層膜の製造工程断面図
層膜の製造工程断面図
【図２】本発明の実施の形態２における半導体絶縁体積
層膜の製造工程断面図
層膜の製造工程断面図
【図３】本発明の実施の形態３における薄膜トランジス
タの製造工程断面図
タの製造工程断面図
１，２１，３１ 絶縁性基板 ２，２２，３２ 半導体層 ３ 絶縁体層（スパッタ膜） ２３ 絶縁体層（熱酸化膜） ３３ 絶縁体層 ３４ ゲート電極 ３５ ソース領域 ３６ ドレイン領域 ３７ 層間絶縁膜 ３８ ソース電極 ３９ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２７Ｇ ６２７Ｆ ６２７Ｂ
Claims (8)
- 【請求項１】絶縁性基板上にシリコンとゲルマニウムを
含む半導体層を形成する半導体層形成工程と、前記半導
体層の表面に酸素を含んだ雰囲気中でシリコンとゲルマ
ニウムを含む酸化物層を形成する酸化物層形成工程とを
有する半導体絶縁体積層膜の製造方法。 - 【請求項２】半導体層形成工程及び酸化物層形成工程
を、絶縁性基板を大気に曝すことなく連続的に行うこと
を特徴とする請求項１に記載の半導体絶縁体積層膜の製
造方法。 - 【請求項３】半導体層形成工程及び酸化物層形成工程を
スパッタリング法により行うことを特徴とする請求項１
に記載の半導体絶縁体積層膜の製造方法。 - 【請求項４】絶縁性基板上にシリコンとゲルマニウムを
含む半導体層を形成する半導体層形成工程と、前記半導
体層を７００℃以下で熱酸化してシリコンとゲルマニウ
ムを含む酸化物層を形成する酸化物層形成工程と、前記
基板を酸素を含むプラズマ雰囲気中で処理する工程とを
有する半導体絶縁体積層膜の製造方法。 - 【請求項５】半導体層形成工程をスパッタリング法によ
り行うことを特徴とする請求項４に記載の半導体絶縁体
積層膜の製造方法。 - 【請求項６】半導体層をレーザアニール法または固相成
長法を用いて、再結晶化させる工程を付加したことを特
徴とする、請求項１〜５いずれかに記載の半導体絶縁体
積層膜の製造方法。 - 【請求項７】絶縁性基板上にシリコンとゲルマニウムを
含む半導体層を形成する半導体層形成工程と、前記半導
体層の表面に酸素を含んだ雰囲気中でシリコンとゲルマ
ニウムを含む酸化物層を形成する酸化物層形成工程と、
前記酸化物層の上部にゲート電極を形成する工程と、前
記半導体層に選択的にドナーまたはアクセプタとなる不
純物を選択的に導入してソース・ドレイン領域を形成す
る工程と、前記半導体層のソース・ドレイン領域と電気
的に接触するソース・ドレイン電極を形成する工程とを
有する薄膜トランジスタの製造方法。 - 【請求項８】絶縁性基板上にシリコンとゲルマニウムを
含む半導体層を形成する半導体層形成工程と、前記半導
体層を７００℃以下で熱酸化してシリコンとゲルマニウ
ムを含む酸化物層を形成する酸化物層形成工程と、前記
基板を酸素を含むプラズマ雰囲気中で処理する工程と、
前記酸化物層の上部にゲート電極を形成する工程と、前
記半導体層に選択的にドナーまたはアクセプタとなる不
純物を選択的に導入してソース・ドレイン領域を形成す
る工程と、前記半導体層のソース・ドレイン領域と電気
的に接触するソース・ドレイン電極を形成する工程とを
有する薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169632A JP2000012860A (ja) | 1998-06-17 | 1998-06-17 | 半導体絶縁体積層膜の製造方法および薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169632A JP2000012860A (ja) | 1998-06-17 | 1998-06-17 | 半導体絶縁体積層膜の製造方法および薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012860A true JP2000012860A (ja) | 2000-01-14 |
Family
ID=15890106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10169632A Pending JP2000012860A (ja) | 1998-06-17 | 1998-06-17 | 半導体絶縁体積層膜の製造方法および薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012860A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101622733B1 (ko) * | 2009-12-21 | 2016-05-20 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
| WO2023008454A1 (ja) * | 2021-07-30 | 2023-02-02 | 株式会社Flosfia | 結晶性酸化物膜および半導体装置 |
-
1998
- 1998-06-17 JP JP10169632A patent/JP2000012860A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101622733B1 (ko) * | 2009-12-21 | 2016-05-20 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
| WO2023008454A1 (ja) * | 2021-07-30 | 2023-02-02 | 株式会社Flosfia | 結晶性酸化物膜および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0383230B1 (en) | Manufacturing Method of a Semiconductor Device | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US7585715B2 (en) | Semiconductor device and process for fabricating the same | |
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| US6486046B2 (en) | Method of forming polycrystalline semiconductor film | |
| JPH05198507A (ja) | 半導体作製方法 | |
| JP2000012860A (ja) | 半導体絶縁体積層膜の製造方法および薄膜トランジスタの製造方法 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| JP2002299235A (ja) | 半導体薄膜形成方法及び薄膜半導体装置 | |
| JP2000183351A (ja) | 薄膜半導体装置の製造方法 | |
| JP2001210828A (ja) | 薄膜半導体装置の製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JP2001223359A (ja) | 薄膜半導体装置の製造方法 | |
| JPH11186552A (ja) | 薄膜トランジスタの製造方法 | |
| JP3480839B2 (ja) | 半導体装置の作製方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH04305939A (ja) | 薄膜トランジスタの製造方法 | |
| JP3445573B2 (ja) | 半導体装置 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000277438A (ja) | 多結晶半導体膜の形成方法 | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 | |
| JPS63128755A (ja) | ポリＳｉ膜への不純物拡散方法 | |
| JPH07183519A (ja) | 半導体装置の製造方法 |