JPS63128755A - ポリSi膜への不純物拡散方法 - Google Patents
ポリSi膜への不純物拡散方法Info
- Publication number
- JPS63128755A JPS63128755A JP27738086A JP27738086A JPS63128755A JP S63128755 A JPS63128755 A JP S63128755A JP 27738086 A JP27738086 A JP 27738086A JP 27738086 A JP27738086 A JP 27738086A JP S63128755 A JPS63128755 A JP S63128755A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon film
- poly
- diffusion
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 19
- 238000009792 diffusion process Methods 0.000 title abstract description 27
- 229920005591 polysilicon Polymers 0.000 title abstract 9
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 7
- 230000007547 defect Effects 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 239000010453 quartz Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052594 sapphire Inorganic materials 0.000 abstract description 2
- 239000010980 sapphire Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 60
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910020776 SixNy Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はポリSi膜への不純物拡散方法に関し。
より詳しくは絶縁基板もしくは膜上に形成したポリSi
膜およびアモルファスSi膜をアニールして得た欠陥の
少ないポリSi膜を用いて拡散長を制御できる不純物の
拡散方法に係る。
膜およびアモルファスSi膜をアニールして得た欠陥の
少ないポリSi膜を用いて拡散長を制御できる不純物の
拡散方法に係る。
一般に、等倍イメージセンサ−や液晶ディスプレイ等を
駆動する大面積絶縁基板上に高密度に配置された薄膜ト
ランジスター(以下、TPTと称する)あるいはSOI
は、その高速応答性能が最も重要である0通常、TPT
の活性層やSOIのSi膜を構成する半導体膜としては
アモルファスSi (以下、a −5i: H)膜やポ
リSi(以下、poly−5i)膜が用いられているが
、高速スイッチング速度が要求される場合にはa−3i
:H膜をよりもキャリア移動度の大きいpoly−Si
膜が用いられている。しかし、このようなpoly−3
i膜はその膜を構成する結晶粒界にはその内部よりも多
くの欠陥が存在する。従って、このようなpoly−S
i膜に、通常の手段、すなわちイオンインプランテーシ
ミン、塗布型の固層拡散および気層拡散等の手段により
不純物を拡散すると、不純蝉原子が結晶粒界に多く存在
する欠陥部により速く取り込まれ、結晶粒界に沿って横
方向、縦方向に不純物が偏析した状態となり、このため
拡散長の制御が困難となるという問題点を有するもので
ある。
駆動する大面積絶縁基板上に高密度に配置された薄膜ト
ランジスター(以下、TPTと称する)あるいはSOI
は、その高速応答性能が最も重要である0通常、TPT
の活性層やSOIのSi膜を構成する半導体膜としては
アモルファスSi (以下、a −5i: H)膜やポ
リSi(以下、poly−5i)膜が用いられているが
、高速スイッチング速度が要求される場合にはa−3i
:H膜をよりもキャリア移動度の大きいpoly−Si
膜が用いられている。しかし、このようなpoly−3
i膜はその膜を構成する結晶粒界にはその内部よりも多
くの欠陥が存在する。従って、このようなpoly−S
i膜に、通常の手段、すなわちイオンインプランテーシ
ミン、塗布型の固層拡散および気層拡散等の手段により
不純物を拡散すると、不純蝉原子が結晶粒界に多く存在
する欠陥部により速く取り込まれ、結晶粒界に沿って横
方向、縦方向に不純物が偏析した状態となり、このため
拡散長の制御が困難となるという問題点を有するもので
ある。
ちなみに、塗布型の固層拡散によってpoly−Si膜
中にPあるいはBを拡散させてその表面抵抗を1に97
口以下とした場合、横方向拡散長は1〜2μmである。
中にPあるいはBを拡散させてその表面抵抗を1に97
口以下とした場合、横方向拡散長は1〜2μmである。
そして、MOS型のトランジスターでは、この横方向拡
散は実効チャネル長を短くし、I on / Ioff
の比の低下および基板電位(Vth)の変動の原因とな
るものである。
散は実効チャネル長を短くし、I on / Ioff
の比の低下および基板電位(Vth)の変動の原因とな
るものである。
本発明は上記に示した従来の問題点を改善し、拡散長の
制御性を向上させ、これによりスイッチング特性を改善
し、基板電位の安定化を図り得るpoly−5L膜への
歩留りのよい不純物拡散方法を提供することを目的とす
るものである。
制御性を向上させ、これによりスイッチング特性を改善
し、基板電位の安定化を図り得るpoly−5L膜への
歩留りのよい不純物拡散方法を提供することを目的とす
るものである。
本発明は絶縁基板もしくは絶縁膜上に形成するトランジ
スターの活性領域を、絶縁基板もしくは絶縁膜上に順次
積層したpoly−5i膜およびa −5i: H膜を
アニールして得たpoly−5i膜とし、このρoly
−5i膜に不純物を拡散することを特徴とするものであ
る。
スターの活性領域を、絶縁基板もしくは絶縁膜上に順次
積層したpoly−5i膜およびa −5i: H膜を
アニールして得たpoly−5i膜とし、このρoly
−5i膜に不純物を拡散することを特徴とするものであ
る。
第1図は本発明方法に従って結晶粒界の欠陥が少ないp
oly−5i膜を形成する場合を示すものである。この
第1図において、1は石英やサファイア等を用いた絶縁
基板であり、このは絶縁基板1上にはpoly−5L膜
2およびa −si: H膜3が順次積層されている。
oly−5i膜を形成する場合を示すものである。この
第1図において、1は石英やサファイア等を用いた絶縁
基板であり、このは絶縁基板1上にはpoly−5L膜
2およびa −si: H膜3が順次積層されている。
なお、絶縁基板1はSiO□膜あるいはSixNy膜等
の絶縁膜であってもよい。そして、poly−5L膜2
は減圧CVD法、プラズマCVD法等の方法により製膜
することができるが、製膜条件の操作により膜を構成す
るρoly−5i結晶の配向性、結晶粒サイズ等を制御
するようにすることが好ましい。また、 a−5i:
H膜3は同様に減圧CVD法、プラズマCVD法によっ
て製膜する。
の絶縁膜であってもよい。そして、poly−5L膜2
は減圧CVD法、プラズマCVD法等の方法により製膜
することができるが、製膜条件の操作により膜を構成す
るρoly−5i結晶の配向性、結晶粒サイズ等を制御
するようにすることが好ましい。また、 a−5i:
H膜3は同様に減圧CVD法、プラズマCVD法によっ
て製膜する。
こうして第1図のような絶縁基板1もしくは絶縁膜上に
poly−3i膜2およびa −5i: H膜3が積層
された積層体をアニール処理に供する。このアニール処
理はHa 、 N2ガス等の不活性雰囲気にて温度80
0〜1000℃で0.5〜1時間保持後徐冷して行う。
poly−3i膜2およびa −5i: H膜3が積層
された積層体をアニール処理に供する。このアニール処
理はHa 、 N2ガス等の不活性雰囲気にて温度80
0〜1000℃で0.5〜1時間保持後徐冷して行う。
この温度および加熱条件は製膜したpoly−5i膜2
の結晶の欠陥除去、およびa−5i:H膜3の結晶化が
完全に行われるようにするものとすることは勿論である
。
の結晶の欠陥除去、およびa−5i:H膜3の結晶化が
完全に行われるようにするものとすることは勿論である
。
これにより、poly−5i 2の結晶粒界に多数存在
していた欠陥が解消するとともにa−5i:Haの結晶
化が進み、全体として明瞭な粒界が認識されない程にち
みつなpoly−3L膜4が得られる。
していた欠陥が解消するとともにa−5i:Haの結晶
化が進み、全体として明瞭な粒界が認識されない程にち
みつなpoly−3L膜4が得られる。
従って、このアニール後のρoly−5i膜4にイオン
インプランテーション、塗布型固層拡散法、気層拡散法
等の通例の手段によりP、B、As等の不純物を拡散さ
せた場合、欠陥に起因する不純物の優先的な拡散が防止
され、横方向拡散長が短くなる。
インプランテーション、塗布型固層拡散法、気層拡散法
等の通例の手段によりP、B、As等の不純物を拡散さ
せた場合、欠陥に起因する不純物の優先的な拡散が防止
され、横方向拡散長が短くなる。
第2図は上記のようにしてアニール処理したpoly−
5i膜4を活性領域とするMO8型トランジスターを示
すものである。この第2図において、poly−5i膜
4をパターニングした活性領域上に熱酸化膜5およびp
oly−5Lゲート電極6を形成し、次いでセルフアラ
イメントによってソース、ドレイン領域に不純物拡散を
行う。この際、上述のように横方向拡散長が短くなり、
良好な不純物拡散が行えるようになる。その後、MO8
型トランジスターの通常の製法に従って眉間絶縁膜7を
積層し、コンタクトホールを開孔した後、金属膜8を積
層し、パターニングして電極を形成してMO8型トラン
ジスターが完成する。なお、第2図ではMO8型トラン
ジスターの片側トランジスタ一部のみを示しである。
5i膜4を活性領域とするMO8型トランジスターを示
すものである。この第2図において、poly−5i膜
4をパターニングした活性領域上に熱酸化膜5およびp
oly−5Lゲート電極6を形成し、次いでセルフアラ
イメントによってソース、ドレイン領域に不純物拡散を
行う。この際、上述のように横方向拡散長が短くなり、
良好な不純物拡散が行えるようになる。その後、MO8
型トランジスターの通常の製法に従って眉間絶縁膜7を
積層し、コンタクトホールを開孔した後、金属膜8を積
層し、パターニングして電極を形成してMO8型トラン
ジスターが完成する。なお、第2図ではMO8型トラン
ジスターの片側トランジスタ一部のみを示しである。
このようにしてMO8型トランジスター等の素子製造に
際して本発明による不純物拡散法を適用すれば、不純物
の横方向拡散長が短くなるため、I on/ I of
f比が大きくなってスイッチング特性が向上し、また歩
留りも向上するようになる。
際して本発明による不純物拡散法を適用すれば、不純物
の横方向拡散長が短くなるため、I on/ I of
f比が大きくなってスイッチング特性が向上し、また歩
留りも向上するようになる。
次に実施例を示す。
実施例1
石英基板1上に以下の条件にてpoly−5i膜2とa
−5i: H膜3とを積層し、アニール処理を行った
。
−5i: H膜3とを積層し、アニール処理を行った
。
(a ) poly−3i製膜
減圧CVD法
ガス: SiH4/H2=25secm/120sec
m温度:675℃ 圧カニ 0,12torr 膜厚:500人 (b ) a −5i: H製膜 減圧CVD法 ガス: 5iH4(100%)=200secm温度:
545℃ 圧カニ 0.2torr 膜厚: 3000人 (c)アニール処理 温度: 1050℃ 雰囲気: Ar(4Q /m1n) 圧カニ大気圧 時間:3時間 以上の(a)〜(C)プロセスによって得られたpol
y−5i膜4を活性領域としたMO8型トランジスター
を以下の条件にて作製した。
m温度:675℃ 圧カニ 0,12torr 膜厚:500人 (b ) a −5i: H製膜 減圧CVD法 ガス: 5iH4(100%)=200secm温度:
545℃ 圧カニ 0.2torr 膜厚: 3000人 (c)アニール処理 温度: 1050℃ 雰囲気: Ar(4Q /m1n) 圧カニ大気圧 時間:3時間 以上の(a)〜(C)プロセスによって得られたpol
y−5i膜4を活性領域としたMO8型トランジスター
を以下の条件にて作製した。
(d)熱酸化膜5形成
温度: 1000℃
時間=90分
雰囲気:dryO2
膜厚: 1000人
(e ) poly−5Lゲート電極6形成LP−CV
D法 ガス: SiH4=150secm 温度:625℃ 膜厚: 3000人 (f)拡散領域形成 イオンインプランテーション (n型・・・P、p型・・・B) 注入エネルギー:10〜30KeV ドーズ量: I Xl01s−”(an”)−1電流=
400μA (g)層間絶縁膜7形成 減圧CVD法 ガス: 5iHJO,=20secm/80sccm温
度:425℃ 圧カニ 1,0torr 膜厚: 7000人 (f)AQ電極形成 真空蒸着法 圧カニ5X10’torr 膜厚: 7000人 得られたMO8型トランジスターは拡散領域からゲート
下への不純物の横拡散長が0.3μmであり、I on
/ I offが大きく、基板電位も安定したものであ
った。
D法 ガス: SiH4=150secm 温度:625℃ 膜厚: 3000人 (f)拡散領域形成 イオンインプランテーション (n型・・・P、p型・・・B) 注入エネルギー:10〜30KeV ドーズ量: I Xl01s−”(an”)−1電流=
400μA (g)層間絶縁膜7形成 減圧CVD法 ガス: 5iHJO,=20secm/80sccm温
度:425℃ 圧カニ 1,0torr 膜厚: 7000人 (f)AQ電極形成 真空蒸着法 圧カニ5X10’torr 膜厚: 7000人 得られたMO8型トランジスターは拡散領域からゲート
下への不純物の横拡散長が0.3μmであり、I on
/ I offが大きく、基板電位も安定したものであ
った。
実施例2
拡散領域形成工程をイオンインプランテーションから以
下の条件の塗布型固層拡散法に代えた以外は実施例1と
同様にしてMO8型トランジスターを作製した。
下の条件の塗布型固層拡散法に代えた以外は実施例1と
同様にしてMO8型トランジスターを作製した。
n型:塗布型P S G (P−59250)p型:塗
布型B S G (B−59220)温度=900℃ 時間:10分 雰囲気:NJ 得られたMO3型1〜ランシスターにおける不純物の横
拡散長は0.5μIであった。
布型B S G (B−59220)温度=900℃ 時間:10分 雰囲気:NJ 得られたMO3型1〜ランシスターにおける不純物の横
拡散長は0.5μIであった。
以上のような本発明によれば、不純物が拡散されるべき
poly−5i膜が積層されたpoly−5i膜とa
−5i: H膜とをアニール処理して得た結晶粒界に欠
陥の少なくなったpoly−5L膜であるため、不純物
がこのpoly−5i膜中に拡散長の制御が容易に拡散
することができ、I on/ I off比を大きくす
ることができるためスイッチング特性が向上するととも
に歩留りも向上するという効果を有する。
poly−5i膜が積層されたpoly−5i膜とa
−5i: H膜とをアニール処理して得た結晶粒界に欠
陥の少なくなったpoly−5L膜であるため、不純物
がこのpoly−5i膜中に拡散長の制御が容易に拡散
することができ、I on/ I off比を大きくす
ることができるためスイッチング特性が向上するととも
に歩留りも向上するという効果を有する。
第1図は本発明における不純物を拡散すべきpoly−
5L膜を作製する手段の説明図である。 第2図は本発明方法を用いて作製したMO8型トランジ
スターを示す断面説明図である。
5L膜を作製する手段の説明図である。 第2図は本発明方法を用いて作製したMO8型トランジ
スターを示す断面説明図である。
Claims (1)
- 1、絶縁基板もしくは絶縁膜上に形成するトランジスタ
ーの活性領域を、絶縁基板もしくは絶縁膜上に順次積層
したポリSi膜およびアモルファスSi膜をアニールし
て得たポリSi膜とし、このポリSi膜に不純物を拡散
することを特徴とするポリSi膜への不純物拡散方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27738086A JPS63128755A (ja) | 1986-11-19 | 1986-11-19 | ポリSi膜への不純物拡散方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27738086A JPS63128755A (ja) | 1986-11-19 | 1986-11-19 | ポリSi膜への不純物拡散方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63128755A true JPS63128755A (ja) | 1988-06-01 |
Family
ID=17582721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27738086A Pending JPS63128755A (ja) | 1986-11-19 | 1986-11-19 | ポリSi膜への不純物拡散方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63128755A (ja) |
-
1986
- 1986-11-19 JP JP27738086A patent/JPS63128755A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
JPH03231472A (ja) | 薄膜トランジスタの作製方法 | |
JP3402380B2 (ja) | 半導体回路およびその作製方法 | |
JP3137797B2 (ja) | 薄膜トランジスタおよびその作製方法 | |
JP3359691B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3332467B2 (ja) | 多結晶半導体の製造方法 | |
JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
JPH09139499A (ja) | 薄膜トランジスタの製造方法 | |
JP2000183351A (ja) | 薄膜半導体装置の製造方法 | |
JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS63128755A (ja) | ポリSi膜への不純物拡散方法 | |
JP2003051600A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3535465B2 (ja) | 半導体装置の作製方法 | |
JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
JP3173758B2 (ja) | 半導体装置およびその作製方法 | |
JP2994700B2 (ja) | 多結晶シリコン薄膜の製造方法及び半導体装置 | |
JPH0855995A (ja) | 半導体装置およびその作製方法 | |
JP2960742B2 (ja) | 薄膜トランジスタ素子 | |
JP2000012860A (ja) | 半導体絶縁体積層膜の製造方法および薄膜トランジスタの製造方法 | |
JPH04152639A (ja) | 半導体装置の製造方法 | |
KR100209586B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 | |
JP3445573B2 (ja) | 半導体装置 | |
JPH0575126A (ja) | 薄膜トランジスタの製造方法 |