CN1818154A - 用于减小两个接合硅表面之间的界面氧化物的厚度的方法 - Google Patents
用于减小两个接合硅表面之间的界面氧化物的厚度的方法 Download PDFInfo
- Publication number
- CN1818154A CN1818154A CNA2006100004455A CN200610000445A CN1818154A CN 1818154 A CN1818154 A CN 1818154A CN A2006100004455 A CNA2006100004455 A CN A2006100004455A CN 200610000445 A CN200610000445 A CN 200610000445A CN 1818154 A CN1818154 A CN 1818154A
- Authority
- CN
- China
- Prior art keywords
- oxide
- annealing
- gas
- contain
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004090 dissolution Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000000137 annealing Methods 0.000 claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000013078 crystal Substances 0.000 claims abstract description 16
- 239000000203 mixture Substances 0.000 claims abstract description 15
- 235000012431 wafers Nutrition 0.000 claims description 59
- 150000001875 compounds Chemical class 0.000 claims description 35
- 239000011248 coating agent Substances 0.000 claims description 27
- 238000000576 coating method Methods 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 25
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000004381 surface treatment Methods 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 229910052743 krypton Inorganic materials 0.000 claims description 3
- 229910052754 neon Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 4
- 239000000463 material Substances 0.000 abstract description 23
- 229910008045 Si-Si Inorganic materials 0.000 abstract description 14
- 229910006411 Si—Si Inorganic materials 0.000 abstract description 14
- 230000002209 hydrophobic effect Effects 0.000 abstract description 10
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 36
- 238000005516 engineering process Methods 0.000 description 22
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 239000000758 substrate Substances 0.000 description 19
- 238000003917 TEM image Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 5
- 238000005304 joining Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000004568 cement Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- PHDAADUELLBUCA-UHFFFAOYSA-N OOO.C[N+](C)(C)C Chemical compound OOO.C[N+](C)(C)C PHDAADUELLBUCA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229960001866 silicon dioxide Drugs 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明提供了一种用于除去和减小在硅晶片接合之后留在Si－Si界面处的超薄界面氧化物的厚度的方法。具体，本发明提供了一种用于除去亲水Si－Si晶片接合之后留下的超薄界面氧化物以形成具有与通过疏水接合获得的相当特性的接合Si－Si界面的方法。通过高温退火，例如，在1300℃－1330℃下退火1－5小时，分解掉近约2到约3nm的界面氧化物层。当在接合界面处的Si表面具有不同的表面取向时，例如，当具有(100)取向的Si表面接合到具有(110)取向的Si表面时，使用本发明的方法最佳。在本发明的更通常的方面，可以使用类似的退火工艺除去设置于两个含硅半导体材料的接合界面处的多余材料。两个含硅半导体材料在表面晶体取向、微结构(单晶、多晶或无定形)和组成上可以相同或不同。
Description
相关申请
本申请与题目为“Method For Fabricating Low-Defect DensityChanged Orientation Si”的代理卷号YOR920040659US1相关，该申请与本申请在同一日提交。
技术领域
本发明通常涉及半导体晶片接合，更具体地，涉及硅与硅即Si-Si晶片接合的方法，其中以这样的方式连接和处理两个具有不同Si表面取向的晶片，以产生清洁并基本上没有任何界面氧化物的接合界面。
背景技术
半导体器件技术日益依赖于用以提高互补金属氧化物半导体(CMOS)器件如nFETs(即，n沟MOSFETs)或pFETs(即，p沟MOSFETs)的性能的特定Si基衬底。例如，载流子迁移率对硅取向的强烈依赖导致了对混合取向Si衬底更多的关注，其中nFETs在(100)取向的Si上形成(在该取向上电子迁移率更高)而pFETs在(110)取向的Si上形成(在该取向上空穴迁移率更高)，例如，如M.Yang等人“High Performance CMOSFabricated on Hybrid Substrate with Different Crystal Orientations”IEDM 2003 Paper 18.7和2003年6月17日提交的题目为“High-performanceCMOS SOI devices on hybrid crystal-oriented substrates”的美国专利申请序列号10/250,241所述。
尽管具有多种用于制造混合取向衬底的途径，但是都共享对于某些类型的接合和层转移的基础需求，以形成具有第一取向的半导体区域(来自第一半导体晶片)和具有第二取向的半导体区域(来自第二半导体晶片)。
多数Si晶片接合技术利用亲水接合，其中氧化物(或本地氧化物)被设置在将要接合的两个晶片表面上。当在接合界面需要氧化物时(例如，当制造绝缘体上硅(SOI)衬底时)，亲水接合是比较适合的途径。然而，某些应用需要在接合界面处无氧化物层的直接Si与Si接合。例如，通过如2003年12月2日提交的题目为“Planar substrate with selectedsemiconductor crystal orientations formed by localized amorphization andrecrystallization of stacked template layers”的美国专利申请序列号10/725,850所述的无定形/模板再结晶(ATR)方法制造混合取向衬底，在具有不同表面取向(例如，(110)Si和(100)Si)的Si表面之间需要清洁的Si/Si界面。
这种直接Si与Si接合通常利用疏水接合实现，其比通常使用的亲水接合更难并且是更少充分开发的技术。由于若干原因，疏水接合是相对较难的技术。疏水(H终止)表面比亲水表面更容易被污染，这通常会导致在真空环境中进行疏水接合的选择。另外，开发以允许室温接合的广泛使用的表面等离子体处理通常会引入表面氧，这使它们与无氧接合表面不相容。在更高温度下接合也会带来困难，这是由于多数分离工艺(用于从晶片分离最初粘接在其上的接合层)是热活性的，并在与接合同样的温度范围内开始出现。
如果具有其中在接合期间在一个或两个晶片表面上能够提供超薄(1-2nm)氧化物，而在接合之后通过除去使它消失以在接合界面处留下想要的直接Si与Si接触的“准疏水”接合方法，那么直接Si与Si晶片接合将会大大简化。
预先作为Si晶片掺杂、Si晶片生长(浮区(FZ)或直拉(Cz))和Si晶片表面取向的函数，检测接合Si晶片之间的掩埋氧化物层的分解和/或隔离。P.McCann等人的“An investigation into interfacial oxide in directsilicon bonding”，6th Int.Symp.On Semiconductor Wafer Bonding，SanFrancisco，Sept 2-7，2001和K.-Y.Ahn等人的“Stability of interfacial oxidelayers during silicon wafer bonding”，J.Appl.Phys.65561(1998)都利用了从1100℃到1200℃的温度下的N2退火。可以得出，具有大于1nm厚度的本地氧化物的分解是不可能的，而不希望的氧化物隔离是典型的，尤其对于Cz晶片。
图1A-1B中示意性地示出了此隔离的一个实例。图1A示出了产生隔离的退火之前的接合结构10的横截面图。图1A中的接合结构包括衬底硅晶片20、接合硅层30和界面50处的连续氧化物层40。在退火之后，氧化物层40分裂为隔离60，如图1B所示。
与此结果相反的情况显示出，在1150℃下退火之后，可以使几个单层的界面氧化物在FZ晶片中消失。不幸地是，FZ晶片仍十分昂贵，在工艺期间相对容易变形，并且通常只在需要高电阻率衬底的情况下使用。而且，如果在除了高真空的任何环境下进行接合，界面氧化物层不会与几个单层一样薄。
综上所述，希望具有一种方法，用于除去在接合之后留在Si-Si界面处的超薄界面氧化物。更具体地说，希望具有一种方法，用于除去在亲水Si-Si接合之后留下的超薄界面氧化物，以形成具有与通过疏水接合获得的相当特性的接合Si-Si界面。
发明内容
本发明的一个目的是提供一种用于除去亲水Si-Si晶片接合之后留下的超薄界面氧化物(近约0.5到约4nm)，由此允许通过方便的亲水接合形成与通过疏水接合获得的界面相当的Si-Si界面。
本发明的另一个目的是提供一种用于薄化或除去设置于两个含硅半导体材料的接合界面处的多余材料的方法。
本发明的再一个目的是提供一种用于形成Si层到Si晶片接合晶片对的方法，其中无氧化物并通过亲水接合形成Si与Si界面。
本发明的所述第一目的通过氧化物分解工艺来实现，在所述工艺中，在提高的温度下(例如，从约1200℃到约1400℃)，在环境中退火包括超薄氧化物层的接合Si-Si界面足够长以分解氧化物的时间(例如，1分钟到约24小时)。具体地，提供包括由超薄氧化物隔离的第一Si材料和第二Si材料的接合结构，然后在足以分解氧化物而不会熔化Si材料的温度下退火接合结构。
接合Si-Si界面处的超薄氧化物层通常具有约2到约3nm的初始厚度。此氧化物层可以包括(或来自)本地硅氧化物、化学氧化物(例如，通过湿化学清洁形成)、热生长氧化物、通过化学气相淀积淀积的氧化物、或等离子体处理形成的氧化物。
关于本发明的更通常的目的，可以使用类似的退火工艺薄化或除去设置于两个含硅半导体材料之间的接合界面处的多余材料。例如，可以使用类似的退火工艺从两个SiGe层之间的界面上除去含O材料。
关于本发明的最终目的，提供形成接合Si层与Si晶片对的方法，其中无氧化物并通过亲水Si表面的接合形成Si与Si界面。本发明的此实施例的步骤包括：
选择要被接合的具有Si表面的处理晶片；
选择要被接合的具有Si表面的施主晶片，所述施主晶片优选包括离所述施主晶片表面预定深度处的分离平面或蚀刻停止区；
对所述两个晶片的所述接合表面进行本领域内公知的清洁和表面处理，使接合表面亲水，而不在每个接合表面上引入多于约3到约5nm的氧化物；
通过本领域内公知的方法接合所述晶片；
除去所述施主晶片的多余部分以留下转移的施主晶片层；
如果需要，对所述转移的施主晶片层进行表面处理，以使接合施主晶片层具有预期光泽度和厚度；以及
进行本发明的新颖氧化物分解工艺以除去接合界面处残留的界面材料。
应该注意，当在接合界面处的Si表面具有不同的表面取向时，例如，当具有(100)取向的Si表面接合到具有(110)取向的Si表面时，使用本发明的关于Si与Si接合的方面最佳。
附图说明
图1A-1B(通过横截面图)示出了在现有的除去界面氧化物的尝试之前(图1A)和之后(图1B)的接合硅与硅界面。
图2A-2B(通过横截面图)示出了用于除去两个接合硅表面之间的界面氧化物或减小其厚度的本发明的氧化物分解工艺的各个工艺步骤。
图3A-3B(通过横截面图)示出了用于其中一个接合硅表面设置在掩埋氧化物层上的情况的本发明的氧化物分解工艺的各个工艺步骤。
图4A-4E(通过横截面图)示出了如何将本发明的氧化物分解工艺与亲水Si与Si接合方法相结合以形成具有与通过疏水接合获得的相当特性的接合Si-Si界面的晶片结构。
图5A-5C(通过横截面图)示出了用于其中在缺少保护性覆层的温和氧化退火环境中除去界面氧化物的情况的本发明的氧化物分解工艺的中间步骤。
图6A-6D(通过横截面图)示出了用于其中在淀积保护性覆层之后的惰性或温和氧化退火环境中除去界面氧化物的情况的本发明的氧化物分解工艺的中间步骤。
图7A-7B示出了在本发明的退火处理之前(图7A)和之后(图7B)的接合界面的横截面透射电子显微照片(TEM)。
图8A-8B示出了对于图7A-7B的样品的反射系数与波长数据的关系。
具体实施方式
现在将参考本申请的附图更加详细的描述本发明。在附图中，通过类似的标号表示类似和相应的部件。也注意到，提供表示本发明的各个工艺步骤期间的结构的本发明的附图用于说明目的，并因此没有按比例绘制。
首先参考图2A-2B，它示出了本发明的氧化物分解工艺的最初和最终步骤的横截面示意图，该工艺用于除去两个接合硅表面之间的界面氧化物或减小其厚度，用于其中两个硅表面具有不同的表面取向的情况。例如，不同的表面取向可以包括Si晶片的任何主轴或次轴。图2A示出了起始结构100，包括具有第一取向的Si层或处理晶片110、具有与第一取向不同的第二取向的绝缘体上硅(SOI)层120和隔离部件110与120的超薄掩埋氧化物(box)层130。超薄氧化物层130通常小于5nm厚。然后将起始结构100暴露到本发明的氧化物分解工艺以形成具有无氧化物界面140的图2B的结构150，和最终的Si层120’，该层在某些情况下薄于最初的Si层120。
图3A-3B示出了本发明的氧化物分解工艺的最初和最终步骤，该工艺用于其中一个接合硅表面设置于处理晶片111上的适度厚的掩埋氧化物或其它绝缘层180上的情况。图3A和3B的结构160和170与图2A和2B的结构100和150类似。如序列号10/725,850中所述，例如图3B的170的结构可以用于通过某种ATR方法制造SOI混合取向衬底的起始衬底。掩埋氧化物层180通常具有从约100到约200nm的厚度。本发明的氧化物分解工艺将引起层180的一些变薄，但这没有多大影响(这是因为3nm左右的厚度改变是掩埋氧化物层180的最初厚度的一小部分)。
硅层或处理晶片110和SOI层120的不同的表面取向可以从(100)、(110)、(111)等中选择。
图4A-4E示出了如何可以将本发明的氧化物分解退火工艺与亲水Si与Si接合方法相结合以形成具有与通过疏水接合获得的相当特性的接合Si-Si界面。图4A示出了具有Si接合界面113的处理晶片112，以及具有Si接合表面115和可选的分离平面或蚀刻停止区116的施主晶片114。图4B示出了清洁和表面处理之后图4A的晶片，其使接合表面亲水且具有小于约3到约5nm厚的表面氧化物层117。图4C示出了接合之后图4B的晶片。然后通过本领域公知的接合方法(例如，参考Q.-Y.Tong and U.Gosele，Semiconductor Wafer Bonding Science and Technology，JohnWiley(New York，1999)，or U.S.Patent Application Serial 10/696,634；这里通过参考引入其全部内容)形成具有结合界面氧化物层182的接合晶片对118。图4D示出了在除去施主晶片的多余部分以留下具有转移的施主晶片层186的结构184之后图4C的结构。然后使用本发明的氧化物分解工艺除去保留在接合界面处的界面材料，以形成具有无氧化物界面188的图4E的结构。
应该注意，处理和施主晶片112和114可以包括表面下的绝缘或半导体层或其它图4A中未示出的结构。也应该注意，如果需要，可以对转移的施主晶片层186进行表面处理，以使所述层具有预期表面光泽度和厚度，而且可以在接合之后进行各种退火，以提高接合强度。
图5和6示出了图2-4中使用的氧化物分解退火工艺的中间步骤。图5用于其中在没有保护性覆层的温和氧化退火环境中进行氧化物分解退火的情况，而图6用于其中在淀积保护性覆层之后的惰性退火环境中进行氧化物分解退火的情况。
在这两种情况下，优选在约1200℃到约1400℃的温度下，在环境中进行约1min到约24小时的时间段的本发明的氧化物分解退火。更加优选在约1300℃到约1330℃的温度下，在大气压环境中进行约1小时到约5小时的时间段的退火。升温速率优选在从约0.1到约10℃/min的范围内，对于高于1200℃的温度，升温速率优选在该范围的较低端。
图5A-5C示出了用于无保护性覆层情况的本发明的氧化物分解退火工艺。图5A示出了退火之前图2A的起始结构100。图5B示出了在上述优选时间/温度范围内在温和氧化环境中退火以形成具有无氧化物界面140、薄化Si层120’和由Si层120和氧或退火环境中的其它反应核素的反应产生的反应层200的结构190之后的图5A的结构100。然后可以通过任何本领域内公知的工艺(例如，含HF溶液中的湿蚀刻)除去通常包括SiO2的反应层200以形成图2B和5C的结构150。
通常有意将痕量O2混入退火环境以防止暴露Si表面的凹陷。太低的氧含量会通过形成和解吸不稳定的一氧化硅(例如，SiO)导致Si的粗糙化和凹陷。环境中太高的氧含量会导致厚的表面SiO2层的形成和大量的Si消耗。在从约0.02到约2％O2的范围内的氧的添加允许形成保持Si表面相对光滑的均匀、非常慢地生长的SiO2层。
可以在本发明的退火工艺期间将保护性覆层用于最小化或消除硅的消耗，如图6A-6D中所示。图6A示出了退火之前的图2A的起始结构100。图6B示出了淀积保护性覆层210之后的图6A的结构100。然后在惰性或温和氧化环境中在上述优选时间/温度范围内退火图6B的结构，以分解掉超薄氧化物层130，形成具有无氧化物界面140、可以忽略的薄化Si层120”和可能至少部分氧化的保护性覆层210’的图6C的结构。然后在退后之后除去覆层210’以形成图6D的结构。
保护性覆层210通常应该包括一层或多层热稳定、与下面的半导体区不反应并且容易在退火之后选择性除去的淀积材料层。优选用于淀积保护性覆层的材料包括从包括SiO2、SiNx、或SiOxNy、Si(无定形、多晶或单晶)的材料组中选择的一层或多层。保护性覆层厚度优选在从约30到约500nm的范围内。
通过使用保护性覆层，减小了对于用于高温退火步骤的氧化环境的需求。如上所述，通常有意地将一些O2添加到退火环境中，以使SiO2(s)-SiO(s)-SiO(g)平衡倾向于SiO2(s)形式而偏离SiO(g)解吸(它可以导致Si表面的蚀刻和凹陷)。SiO2和SiNx覆层可以通过抑制由衬底Si氧化产生的氧的吸收和任何SiO的解吸来保护Si表面。然而，SiNx覆层比SiO2具有潜在地更小的不稳定，这是因为SiO2可以与含氧的核素在环境中反应以形成SiO(g)和(如果在环境中存在含H的气体)其它例如SiOxHy的不稳定核素。但是SiNx层对于至少一些表面氧化是易受影响的，而且甚至在没有有意添加O2的环境中形成一些SiOxNy。
下面将描述几个优选保护性覆层，并将一起描述它们的优点和缺点。
(A)衬底/SiO2。优选的保护性覆层包括厚(近约50到约500nm)的SiO2层。这样的覆层具有简单和有效的优点。然而，SiNx层可能是对氧的更好的扩散阻挡，而且，如上所述，氧化物覆层对变薄仍然是易受影响的。
(B)衬底/SiO2/SiN。优选的双层保护性覆层包括薄(近约5到约20nm)的SiO2下层和较厚(近约50到约200nm)的SiNx上层。在退火之后，可以通过在稀HF酸中蚀刻除去通过氧化SiNx上层形成的表面SiOxNy，并可以轻易地在热磷酸中相对于下面的SiO2选择性地蚀刻残留的SiNx上层。然而，高的退火温度可以导致氧化物下层和氮化物上层的不希望的混合，以形成氧氮化物Si2N2O(或一种类似组成)，它在HF和热磷酸中都不溶。可以通过在HF乙烯乙二醇溶液中蚀刻来解决此问题，所述溶液对于氮化物、氧化物和氧氮化物具有基本相同的蚀刻速率。与Si2N2O氧氮化物相反，在稀HF中以约为热SiO2氧化物的速率轻易地除去通过SiNx与O2的反应形成的表面SiOxNy。
(C)衬底/SiO2/Si。优选的双层保护性覆层包括薄SiO2下层和较厚的多晶或无定形硅上层。淀积的Si的最上面的部分在退火期间转化为氧化物层。通过HF除去此氧化物，可以通过对氧化物具有选择性的许多蚀刻，例如，四甲基铵氢氧化物(TMAH)，各种反应离子和/或等离子体工艺等，除去Si。然后可以通过HF除去衬底上的残留薄SiO2层。为了考虑到氧化物分解进入多晶Si上层产生的预期厚度减小，下层的厚度需要明显高于约5到约10nm。对于薄SiO2，优选的层厚度可以为从约20到约50nm，而对于多晶Si上层，为约100到约200nm。
(D)衬底/SiO2/Si/SiO2。优选的保护性覆层包括薄(近约20到约50nm)的SiO2下层和较厚(近约50到100nm)的多晶或无定形硅上层，接着是SiO2顶层。SiO2顶层减小了所需Si的厚度和硅氧化的量。对于上面(C)中所述SiO2/Si保护性覆层，最好不要使底部SiO2层太薄。
通常，退火环境可以包括真空或至少一种选自如下的气体：Ar、He、Kr、Ne、Xe、N2、O2、H2、含H气体、含C气体、含F气体、含Cl气体、含Si气体、含卤素气体、含O气体和其混合物。
接合Si-Si界面处的超薄氧化物层通常应该具有约0.5到约4nm的厚度，以约2到约3nm的厚度更为典型。氧化物层可以包括(或来自)本地硅氧化物、化学氧化物(例如，通过湿化学清洁形成)、热生长氧化物、通过化学气相淀积淀积的氧化物，或等离子体处理形成的氧化物。氧化物层还可以包括除了硅和氧的其它元素，例如，一种或多种包括C、Cl、F、Ge、H、N、S、As、B、P、Sb或Sn的元素。
本发明的更加通常的方面适合于使用上述高温退火以除去或减小两个含硅半导体材料的接合界面处设置的多于材料的厚度。多于材料包括包含至少一种包括C、Ge、N、O或Si的元素的层，例如，二氧化硅、氮化物或氧氮化物。两种含硅半导体材料在表面晶体取向、微结构(单晶、多晶或无定形)和组成上可以相同或不同。SiGe合金是落入本发明范围内的含Si半导体材料的一个实例；其它包括SiC和SiGeC，和任何包括至少一种杂质的上述含Si材料。
当接合界面处的Si表面具有不同的表面取向时，例如，当具有(100)取向的Si表面接合到具有(110)取向的Si表面时，使用本发明的方法最佳。在本发明的更通常的方面，可以使用类似的退火工艺除去在两个含硅半导体材料的接合界面处设置的多于材料。两个含硅半导体材料在表面晶体取向、微结构(单晶、多晶或无定形)和组成上可以相同或不同。
接下来提供的实例用以说明本发明并示范其功效。
实例
本实例说明了如何使用本发明的方法除去存在于(100)取向的Si层和(110)取向的Si处理晶片之间的接合界面处的界面氧化物。通过对比退火之前和之后的透射电子显微照片(TEM)图像(图7)和光学反射系数数据(图8)来确定界面氧化物的除去。
图7A示出了类似于图2A或5A的结构100的衬底结构300的TEM图像，该结构300具有(110)取向的Si处理晶片320、具有160nm厚度的(100)取向的Si层310，和在1000℃下接合退火2小时之后残留的具有2-3nm厚度的界面氧化物层330。Si层310和Si处理晶片320之间的灰度颜色差异来自它们晶体取向的不同。
图8A中的实线示出了衬底结构300的反射系数与波长数据的关系。波长范围400-800nm内的摆动(对于体(100)取向的Si晶片，图8B的虚线中不存在)表明了掩埋氧化物层的存在。
然后衬底结构要经过包括以下步骤的退火：
250℃-950℃，5℃/min，Ar+1.2％O2
950℃-1200℃，3℃/min，Ar+0.13％O2
1200℃-1325℃，1℃/min，Ar+0.063％O2
1325℃/5h，Ar+0.063％O2
1325℃-1200℃，-3℃/min，Ar+0％O2
1200℃-400℃，-5℃/min，N2
退火产生约80nm的表面氧化物，对应的硅消耗约为36nm。
图7B示出了退火之后的衬底结构300的TEM图像，通过HF水溶液除去表面氧化物形成衬底结构340。界面氧化物330消失了，在不同取向的Si区310’和320之间的界面处留下了一排平面堆垛缺陷350。表面Si层310’稍薄于初始层310，而处理晶片320保持原样。
图8B的实线示出了衬底结构340的反射系数与波长数据的关系。波长范围400-800nm内的摆动几乎不存在，而且此实线与对于体(100)取向的Si晶片的虚线几乎完全相同。尽管比图7B的TEM数据确定性较小，但是这至少暗示着界面氧化物厚度的明显减小。应该注意，层310和310’之间的厚度差别不足以说明减小的摆动幅度，这是由于强烈的摆动仍存在于由衬底300通过简单地将层310薄化到层310’的厚度(而不会影响界面氧化物330)形成的样品的图8A的虚线中。
尽管具体示出并结合其优选实施例描述了本发明，但是本领域内的技术人员理解的是，在不脱离本发明的精神与范围的情况下，可以对其进行上述和其它形式与细节上的改变。因此，旨在本发明不限于描述和说明的具体形式与细节，而是落入所附权利要求的范围之内。
Claims (31)
1.一种用于减小两个接合硅表面之间的界面氧化物的厚度的方法，包括在足以分解氧化物而不熔化硅的温度下退火包括所述两个接合硅表面之间的所述界面氧化物的结构。
2.根据权利要求1的方法，其中所述界面氧化物的厚度被减小到零，以使在所述退火之后无界面氧化物残留。
3.根据权利要求1的方法，其中所述两个接合硅表面包括具有第一单晶表面取向的第一硅表面和具有第二单晶表面取向的第二硅表面，所述第二单晶表面取向与所述第一单晶表面取向不同。
4.根据权利要求3的方法，其中所述第一和第二单晶表面取向包括(100)、(110)或(111)表面取向。
5.根据权利要求1的方法，其中所述界面氧化物具有从约0.5和约4nm的初始厚度。
6.根据权利要求1的方法，其中所述界面氧化物被包括C、Ge、N、O或Si中的至少一种的层替代。
7.根据权利要求1的方法，其中至少一个所述接合硅表面被含硅半导体表面替代。
8.根据权利要求1的方法，其中所述界面氧化物为包括硅和氧的氧化物。
9.根据权利要求1的方法，其中所述温度为从约1200℃到约1400℃。
10.根据权利要求1的方法，其中在所述温度下所述退火进行从约0.1到约24小时的时间段。
11.根据权利要求1的方法，其中在包括至少一种选自以下的气体的环境中进行所述退火：Ar、He、Kr、Ne、Xe、N2、O2、H2、含H气体、含C气体、含F气体、含Cl气体、含Si气体、含卤素气体、含O气体和其混合物。
12.根据权利要求11的方法，其中所述环境为氧化环境。
13.根据权利要求1的方法，还包括在所述退火之前淀积可去除保护性覆层并在所述退火之后除去所述可去除保护性覆层。
14.根据权利要求1的方法，还包括除去在所述退火期间形成的任何表面氧化物层。
15.根据权利要求14的方法，其中所述除去包括含氢氟酸(HF)的湿蚀刻。
16.一种形成其中存在无氧化物Si与Si界面的接合Si上Si晶片对的方法，包括以下步骤：
选择要被接合的具有第一Si表面的处理晶片；
选择要被接合的具有第二Si表面的施主晶片；
对所述两个晶片的所述接合表面进行清洁和表面处理，以提供用于亲水接合的表面，而不在每个接合表面上引入多于约3到约5nm的氧化物；
接合所述晶片；
除去所述施主晶片的多余部分以留下转移的施主晶片层；以及
在足以分解氧化物而不熔化硅的温度下退火。
17.根据权利要求16的方法，其中所述施主晶片包括在离所述Si表面预定深度处的分离平面或蚀刻停止区。
18.根据权利要求16的方法，还包括在所述除去和退火步骤之间进行表面处理，以使所述接合施主晶片具有预定表面光泽度和厚度。
19.根据权利要求16的方法，其中所述氧化物的厚度被减小到零，以使在退火之后无界面氧化物残留。
20.根据权利要求16的方法，其中所述第一Si表面具有第一单晶表面取向而所述第二Si表面具有第二单晶表面取向，所述第二单晶表面取向与所述第一单晶表面取向不同。
21.根据权利要求20的方法，其中所述第一和第二单晶表面取向包括(100)、(110)或(111)表面取向。
22.根据权利要求16的方法，其中所述氧化物被包括C、Ge、N、O或Si中的至少一种的层替代。
23.根据权利要求16的方法，其中至少一个所述Si表面被含硅半导体表面替代。
24.根据权利要求16的方法，其中所述氧化物包括硅和氧。
25.根据权利要求16的方法，其中所述退火的所述温度为从约1200℃到约1400℃。
26.根据权利要求16的方法，其中在所述温度下所述退火进行从约0.5到约24小时的时间段。
27.根据权利要求16的方法，其中在包括至少一种选自以下的气体的环境中进行所述退火：Ar、He、Kr、Ne、Xe、N2、O2、H2、含H气体、含C气体、含F气体、含Cl气体、含Si气体、含卤素气体、含O气体和其混合物。
28.根据权利要求27的方法，其中所述环境为氧化环境。
29.根据权利要求16的方法，还包括在所述退火之前淀积可去除保护性覆层并在所述退火之后除去所述可去除保护性覆层。
30.根据权利要求16的方法，还包括除去在所述退火期间形成的任何表面氧化物层。
31.根据权利要求30的方法，其中所述除去包括含氢氟酸(HF)的湿蚀刻。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/031,165 | 2005-01-07 | ||
| US11/031,165 US8138061B2 (en) | 2005-01-07 | 2005-01-07 | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1818154A true CN1818154A (zh) | 2006-08-16 |
Family
ID=36653805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100004455A Pending CN1818154A (zh) | 2005-01-07 | 2006-01-05 | 用于减小两个接合硅表面之间的界面氧化物的厚度的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US8138061B2 (zh) |
| JP (1) | JP5043333B2 (zh) |
| CN (1) | CN1818154A (zh) |
| TW (1) | TW200632992A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101548369B (zh) * | 2006-12-26 | 2012-07-18 | 硅绝缘体技术有限公司 | 制造绝缘体上半导体结构的方法 |
| CN102586886A (zh) * | 2012-03-10 | 2012-07-18 | 天津市环欧半导体材料技术有限公司 | 一种用于去除硅晶片表面氧沉积物的硅晶片退火方法 |
| CN106449379A (zh) * | 2015-08-07 | 2017-02-22 | 朗姆研究公司 | 用于直接键合硅与硅或碳化硅与碳化硅的方法 |
| CN108682623A (zh) * | 2011-01-25 | 2018-10-19 | Ev 集团 E·索尔纳有限责任公司 | 用于永久接合晶片的方法 |
| CN109844911A (zh) * | 2016-10-13 | 2019-06-04 | 索泰克公司 | 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1922732B (zh) * | 2004-02-25 | 2010-06-09 | S.O.I.Tec绝缘体上硅技术公司 | 光电检测装置 |
| US8138061B2 (en) | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| US7285473B2 (en) * | 2005-01-07 | 2007-10-23 | International Business Machines Corporation | Method for fabricating low-defect-density changed orientation Si |
| US7670928B2 (en) * | 2006-06-14 | 2010-03-02 | Intel Corporation | Ultra-thin oxide bonding for S1 to S1 dual orientation bonding |
| JP2008060355A (ja) * | 2006-08-31 | 2008-03-13 | Sumco Corp | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| FR2910177B1 (fr) * | 2006-12-18 | 2009-04-03 | Soitec Silicon On Insulator | Couche tres fine enterree |
| SG144092A1 (en) * | 2006-12-26 | 2008-07-29 | Sumco Corp | Method of manufacturing bonded wafer |
| EP2095415B1 (en) * | 2006-12-26 | 2010-10-27 | S.O.I.Tec Silicon on Insulator Technologies | Method for producing a semiconductor-on-insulator structure |
| JP5038723B2 (ja) * | 2007-01-04 | 2012-10-03 | コバレントマテリアル株式会社 | 半導体基板およびその製造方法 |
| JP5009124B2 (ja) * | 2007-01-04 | 2012-08-22 | コバレントマテリアル株式会社 | 半導体基板の製造方法 |
| FR2911430B1 (fr) * | 2007-01-15 | 2009-04-17 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat hybride" |
| EP2109883A1 (en) | 2007-02-08 | 2009-10-21 | S.O.I.T.E.C. Silicon on Insulator Technologies | Method of fabrication of highly heat dissipative substrates |
| JP5256625B2 (ja) * | 2007-03-05 | 2013-08-07 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの評価方法 |
| JP5433927B2 (ja) * | 2007-03-14 | 2014-03-05 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの製造方法 |
| WO2008114099A1 (en) | 2007-03-19 | 2008-09-25 | S.O.I.Tec Silicon On Insulator Technologies | Patterned thin soi |
| FR2918792B1 (fr) * | 2007-07-10 | 2010-04-23 | Soitec Silicon On Insulator | Procede de traitement de defauts d'interface dans un substrat. |
| JP2011504655A (ja) * | 2007-11-23 | 2011-02-10 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 精密な酸化物の溶解 |
| EP2065921A1 (en) * | 2007-11-29 | 2009-06-03 | S.O.I.T.E.C. Silicon on Insulator Technologies | Method for fabricating a semiconductor substrate with areas with different crystal orienation |
| US7858495B2 (en) * | 2008-02-04 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5412445B2 (ja) * | 2008-02-20 | 2014-02-12 | ソイテック | 酸化物溶解後の酸化 |
| WO2009128776A1 (en) * | 2008-04-15 | 2009-10-22 | Vallin Oerjan | Hybrid wafers with hybrid-oriented layer |
| FR2933235B1 (fr) * | 2008-06-30 | 2010-11-26 | Soitec Silicon On Insulator | Substrat bon marche et procede de fabrication associe |
| FR2933234B1 (fr) * | 2008-06-30 | 2016-09-23 | S O I Tec Silicon On Insulator Tech | Substrat bon marche a structure double et procede de fabrication associe |
| FR2933233B1 (fr) * | 2008-06-30 | 2010-11-26 | Soitec Silicon On Insulator | Substrat de haute resistivite bon marche et procede de fabrication associe |
| US20100178750A1 (en) * | 2008-07-17 | 2010-07-15 | Sumco Corporation | Method for producing bonded wafer |
| JP2010072209A (ja) * | 2008-09-17 | 2010-04-02 | Fuji Xerox Co Ltd | 静電荷像現像用トナー、静電荷像現像用トナーの製造方法、静電荷像現像用現像剤および画像形成装置 |
| FR2936356B1 (fr) * | 2008-09-23 | 2010-10-22 | Soitec Silicon On Insulator | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant |
| FR2938120B1 (fr) * | 2008-10-31 | 2011-04-08 | Commissariat Energie Atomique | Procede de formation d'une couche monocristalline dans le domaine micro-electronique |
| JP5493345B2 (ja) | 2008-12-11 | 2014-05-14 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| FR2964495A1 (fr) * | 2010-09-02 | 2012-03-09 | Soitec Silicon On Insulator | Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine |
| FR2968450A1 (fr) * | 2010-12-07 | 2012-06-08 | Soitec Silicon On Insulator | Procede de traitement d'une structure de type semi-conducteur sur isolant |
| FR2972564B1 (fr) | 2011-03-08 | 2016-11-04 | S O I Tec Silicon On Insulator Tech | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
| US20130049175A1 (en) * | 2011-08-25 | 2013-02-28 | Aeroflex Colorado Springs Inc. | Wafer structure for electronic integrated circuit manufacturing |
| US9378956B2 (en) | 2011-08-25 | 2016-06-28 | Aeroflex Colorado Springs Inc. | Wafer structure for electronic integrated circuit manufacturing |
| US9396947B2 (en) | 2011-08-25 | 2016-07-19 | Aeroflex Colorado Springs Inc. | Wafer structure for electronic integrated circuit manufacturing |
| US20130049178A1 (en) * | 2011-08-25 | 2013-02-28 | Aeroflex Colorado Springs Inc. | Wafer structure for electronic integrated circuit manufacturing |
| US9312133B2 (en) | 2011-08-25 | 2016-04-12 | Aeroflex Colorado Springs Inc. | Wafer structure for electronic integrated circuit manufacturing |
| US9378955B2 (en) | 2011-08-25 | 2016-06-28 | Aeroflex Colorado Springs Inc. | Wafer structure for electronic integrated circuit manufacturing |
| US9589801B2 (en) | 2011-10-31 | 2017-03-07 | Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization |
| US9418963B2 (en) | 2012-09-25 | 2016-08-16 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University | Methods for wafer bonding, and for nucleating bonding nanophases |
| FR3007891B1 (fr) * | 2013-06-28 | 2016-11-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite |
| JP6061251B2 (ja) * | 2013-07-05 | 2017-01-18 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
| US9601368B2 (en) | 2015-07-16 | 2017-03-21 | Infineon Technologies Ag | Semiconductor device comprising an oxygen diffusion barrier and manufacturing method |
| CN110235223A (zh) * | 2017-02-21 | 2019-09-13 | Ev 集团 E·索尔纳有限责任公司 | 用于键合衬底的方法和设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3175323B2 (ja) * | 1991-08-26 | 2001-06-11 | 株式会社デンソー | 半導体基板の製造方法 |
| JP2820120B2 (ja) * | 1996-06-03 | 1998-11-05 | 日本電気株式会社 | 半導体基板の製造方法 |
| JP4273540B2 (ja) * | 1998-07-21 | 2009-06-03 | 株式会社Ｓｕｍｃｏ | 貼り合わせ半導体基板及びその製造方法 |
| JP2004031715A (ja) * | 2002-06-27 | 2004-01-29 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| US7153757B2 (en) * | 2002-08-29 | 2006-12-26 | Analog Devices, Inc. | Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure |
| US7329923B2 (en) * | 2003-06-17 | 2008-02-12 | International Business Machines Corporation | High-performance CMOS devices on hybrid crystal oriented substrates |
| US7023055B2 (en) * | 2003-10-29 | 2006-04-04 | International Business Machines Corporation | CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding |
| US20050116290A1 (en) | 2003-12-02 | 2005-06-02 | De Souza Joel P. | Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers |
| US7285473B2 (en) * | 2005-01-07 | 2007-10-23 | International Business Machines Corporation | Method for fabricating low-defect-density changed orientation Si |
| US8138061B2 (en) | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
-
2005
- 2005-01-07 US US11/031,165 patent/US8138061B2/en not_active Expired - Fee Related
- 2005-12-16 JP JP2005363874A patent/JP5043333B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-04 TW TW095100286A patent/TW200632992A/zh unknown
- 2006-01-05 CN CNA2006100004455A patent/CN1818154A/zh active Pending
-
2009
- 2009-08-08 US US12/538,115 patent/US8053330B2/en not_active Expired - Fee Related
-
2012
- 2012-02-27 US US13/405,760 patent/US20120156861A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101548369B (zh) * | 2006-12-26 | 2012-07-18 | 硅绝缘体技术有限公司 | 制造绝缘体上半导体结构的方法 |
| CN108682623A (zh) * | 2011-01-25 | 2018-10-19 | Ev 集团 E·索尔纳有限责任公司 | 用于永久接合晶片的方法 |
| CN108682623B (zh) * | 2011-01-25 | 2022-09-27 | Ev 集团 E·索尔纳有限责任公司 | 用于永久接合晶片的方法 |
| CN102586886A (zh) * | 2012-03-10 | 2012-07-18 | 天津市环欧半导体材料技术有限公司 | 一种用于去除硅晶片表面氧沉积物的硅晶片退火方法 |
| CN106449379A (zh) * | 2015-08-07 | 2017-02-22 | 朗姆研究公司 | 用于直接键合硅与硅或碳化硅与碳化硅的方法 |
| CN106449379B (zh) * | 2015-08-07 | 2022-03-11 | 朗姆研究公司 | 用于直接键合硅与硅或碳化硅与碳化硅的方法 |
| CN109844911A (zh) * | 2016-10-13 | 2019-06-04 | 索泰克公司 | 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法 |
| CN109844911B (zh) * | 2016-10-13 | 2023-03-24 | 索泰克公司 | 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120156861A1 (en) | 2012-06-21 |
| JP2006191029A (ja) | 2006-07-20 |
| US20060154442A1 (en) | 2006-07-13 |
| US20090298258A1 (en) | 2009-12-03 |
| TW200632992A (en) | 2006-09-16 |
| US8053330B2 (en) | 2011-11-08 |
| US8138061B2 (en) | 2012-03-20 |
| JP5043333B2 (ja) | 2012-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1818154A (zh) | 用于减小两个接合硅表面之间的界面氧化物的厚度的方法 | |
| US7101772B2 (en) | Means for forming SOI | |
| CA2069038C (en) | Method for preparing semiconductor member | |
| JP6650463B2 (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
| US7928436B2 (en) | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods | |
| CA2075020C (en) | Method for preparing semiconductor member | |
| KR100371815B1 (ko) | 에스오아이(soi)기판의제조방법 | |
| CN1473361A (zh) | 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法 | |
| JPH11307747A (ja) | Ｓｏｉ基板およびその製造方法 | |
| CN101292341A (zh) | 绝缘体上应变硅结构的制造方法 | |
| US20070128840A1 (en) | Method of forming thin sgoi wafers with high relaxation and low stacking fault defect density | |
| CN1799136A (zh) | 通过在硅锗合金熔点附近进行退火而制造sgoi的方法 | |
| TWI698960B (zh) | 製造絕緣體上半導體之方法 | |
| EP0867922A3 (en) | Semiconductor substrate and method of manufacturing the same | |
| JP2005311199A (ja) | 基板の製造方法 | |
| EP2151861A1 (en) | Passivation of etched semiconductor structures | |
| CN1957458A (zh) | 通过氧化掩埋多孔硅层形成绝缘体上硅锗结构 | |
| CN112018025A (zh) | Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法 | |
| CN1564323A (zh) | 双埋层结构的绝缘体上的硅材料、制备及用途 | |
| EP1437764A1 (en) | A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate | |
| JP2003168789A (ja) | Ｓｏｉウェーハの製造方法 | |
| CN1078012C (zh) | 一种制造半导体器件的工艺 | |
| US20040002200A1 (en) | Method of producing an SOI wafer | |
| US7902043B2 (en) | Method of producing bonded wafer | |
| JP2003078118A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |