JP2008060355A - 貼り合わせウェーハの製造方法および貼り合わせウェーハ - Google Patents
貼り合わせウェーハの製造方法および貼り合わせウェーハ Download PDFInfo
- Publication number
- JP2008060355A JP2008060355A JP2006235919A JP2006235919A JP2008060355A JP 2008060355 A JP2008060355 A JP 2008060355A JP 2006235919 A JP2006235919 A JP 2006235919A JP 2006235919 A JP2006235919 A JP 2006235919A JP 2008060355 A JP2008060355 A JP 2008060355A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- wafer
- silicon
- support substrate
- silicon wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 235000012431 wafers Nutrition 0.000 claims abstract description 100
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 61
- 239000010703 silicon Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005520 cutting process Methods 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 230000005661 hydrophobic surface Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000003786 synthesis reaction Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000000227 grinding Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】２枚のシリコンウェーハを絶縁膜を介さずに直接貼り合わせる場合に、従来懸念された、貼り合わせ界面におけるステップ状酸化物の残留を低減する。
【解決手段】活性層用および支持基板用の２枚のシリコンウェーハを、絶縁膜を介さずに、疎水面の状態で直接貼り合わせたのち、活性層用のシリコンウェーハを所定の厚みまで薄膜化することよって貼り合わせウェーハを製造するに際し、
上記した活性層用および支持基板用の２枚のシリコンウェーハそれぞれについて、インゴットからの切断角度が、所定の結晶面に対して0〜0.1°（合成角）で切断されたシリコンウェーハを用いる。
【選択図】図１
【解決手段】活性層用および支持基板用の２枚のシリコンウェーハを、絶縁膜を介さずに、疎水面の状態で直接貼り合わせたのち、活性層用のシリコンウェーハを所定の厚みまで薄膜化することよって貼り合わせウェーハを製造するに際し、
上記した活性層用および支持基板用の２枚のシリコンウェーハそれぞれについて、インゴットからの切断角度が、所定の結晶面に対して0〜0.1°（合成角）で切断されたシリコンウェーハを用いる。
【選択図】図１
Description
本発明は、貼り合わせウェーハの製造方法および貼り合わせウェーハに関し、特に貼り合わせ面における酸化物の残留を極力抑制しようとするものである。
一般的な貼り合わせウェーハの製造方法としては、２枚のシリコンウェーハを、酸化膜等の絶縁膜を介しまたは介さずに直接、貼り合わせ、活性層側となるシリコンウェーハを研削・研磨して活性層を形成する方法（研削研磨法）や、活性層側となるシリコンウェーハの表層部に、水素イオン等を打ち込んでイオン注入層を形成した後、支持基板用のシリコンウェーハと貼り合わせ、ついで熱処理により上記のイオン注入層で剥離することによって、活性層を形成する方法（イオン注入分離法）いわゆるスマートカット（smart cut（登録商標））法が知られている（例えば、特許文献１、特許文献２）。
特開平11−67701号公報
特開平５−211128号公報
しかしながら、２枚のシリコンウェーハを、ＨＦ溶液中に浸して自然酸化膜を除去した後、直接貼り合わせる場合、特に結晶方位の異なる２枚のシリコンウェーハ（例えば（１１０）面と（１００）面）を、酸化膜等の絶縁膜を介さずに直接貼り合わせる場合、貼り合わせウェーハの作製工程（熱処理工程）において、界面に閉じこめられた酸化物が局所的に集中し、ステップ状の酸化物として界面に残留する場合があった。
かような残留酸化物は、デバイス特性を劣化させるだけでなく、デバイスの作製工程において欠陥の核になるという問題があった。
かような残留酸化物は、デバイス特性を劣化させるだけでなく、デバイスの作製工程において欠陥の核になるという問題があった。
本発明は、上記の問題を有利に解決するもので、２枚のシリコンウェーハを絶縁膜を介さずに直接貼り合わせる場合に、界面における酸化物の残留を効果的に解消することができる貼り合わせウェーハの製造方法を、この製造方法により得られた貼り合わせウェーハと共に提案することを目的とする。
以下、本発明の解明経緯について説明する。
２枚のシリコンウェーハを、絶縁膜を介さずに直接貼り合わせる場合に、貼り合わせ界面に残留する酸化物は、貼り合わせ界面に閉じ込められた酸化物が凝縮したものと考えられる。従って、かような酸化物の残留を阻止するために、通常、貼り合わせ前にＨＦ溶液中で洗浄して、ウェーハ表面の自然酸化膜を除去したのち、貼り合わせを行っている。
しかしながら、貼り合わせ前に、ＨＦ溶液等でウェーハ表面を洗浄した場合であっても、貼り合わせ界面にステップ状酸化物が残留する場合があった。
２枚のシリコンウェーハを、絶縁膜を介さずに直接貼り合わせる場合に、貼り合わせ界面に残留する酸化物は、貼り合わせ界面に閉じ込められた酸化物が凝縮したものと考えられる。従って、かような酸化物の残留を阻止するために、通常、貼り合わせ前にＨＦ溶液中で洗浄して、ウェーハ表面の自然酸化膜を除去したのち、貼り合わせを行っている。
しかしながら、貼り合わせ前に、ＨＦ溶液等でウェーハ表面を洗浄した場合であっても、貼り合わせ界面にステップ状酸化物が残留する場合があった。
そこで、発明者らは、上記の問題を解決すべく鋭意検討を重ねた結果、以下に述べる知見を得た。
すなわち、貼り合わせ用ウェーハをインゴットから切り出す場合、その切断角度は、「Ｘ軸、Ｙ軸ともに１°以下」とするのが一般的であったが、このインゴットからの切断角度を所定の結晶面に対して0〜0.1°（合成角）の範囲に厳密に制御することにより、貼り合わせ界面におけるステップ状酸化物の残留を効果的に解消できることの知見を得た。
本発明は、上記の知見に立脚するものである。
すなわち、貼り合わせ用ウェーハをインゴットから切り出す場合、その切断角度は、「Ｘ軸、Ｙ軸ともに１°以下」とするのが一般的であったが、このインゴットからの切断角度を所定の結晶面に対して0〜0.1°（合成角）の範囲に厳密に制御することにより、貼り合わせ界面におけるステップ状酸化物の残留を効果的に解消できることの知見を得た。
本発明は、上記の知見に立脚するものである。
すなわち、本発明の要旨構成は次のとおりである。
１．活性層用および支持基板用の２枚のシリコンウェーハを、絶縁膜を介さずに、直接貼り合わせたのち、活性層用のシリコンウェーハを所定の厚みまで薄膜化することよって貼り合わせウェーハを製造するに際し、
上記した活性層用および支持基板用の２枚のシリコンウェーハそれぞれについて、インゴットからの切断角度が、所定の結晶面に対して0〜0.1°（合成角）で切断されたシリコンウェーハを用いることを特徴とする貼り合わせウェーハの製造方法。
１．活性層用および支持基板用の２枚のシリコンウェーハを、絶縁膜を介さずに、直接貼り合わせたのち、活性層用のシリコンウェーハを所定の厚みまで薄膜化することよって貼り合わせウェーハを製造するに際し、
上記した活性層用および支持基板用の２枚のシリコンウェーハそれぞれについて、インゴットからの切断角度が、所定の結晶面に対して0〜0.1°（合成角）で切断されたシリコンウェーハを用いることを特徴とする貼り合わせウェーハの製造方法。
２．前記活性層用および支持基板用のシリコンウェーハは、疎水面の状態で貼り合わせることを特徴とする上記１記載の貼り合わせウェーハの製造方法。
３．前記活性層用および支持基板用のシリコンウェーハとして、結晶方位が異なるウェーハを用いることを特徴とする上記１または２記載の貼り合わせウェーハの製造方法。
４．前記活性層用のシリコンウェーハの薄膜化方法が、イオン注入分離法であることを特徴とする上記１〜３のいずれか１項記載の貼り合わせウェーハの製造方法。
５．活性層用および支持基板用の２枚のシリコンウェーハを、絶縁膜を介さずに、直接貼り合わせたのち、活性層用のシリコンウェーハを所定の厚みまで薄膜化することよって得た貼り合わせウェーハであって、
上記した活性層用および支持基板用の２枚のシリコンウェーハそれぞれについて、インゴットからの切断角度が、所定の結晶面に対して0〜0.1°（合成角）を有するシリコンウェーハを用いたことを特徴とする貼り合わせウェーハ。
５．活性層用および支持基板用の２枚のシリコンウェーハを、絶縁膜を介さずに、直接貼り合わせたのち、活性層用のシリコンウェーハを所定の厚みまで薄膜化することよって得た貼り合わせウェーハであって、
上記した活性層用および支持基板用の２枚のシリコンウェーハそれぞれについて、インゴットからの切断角度が、所定の結晶面に対して0〜0.1°（合成角）を有するシリコンウェーハを用いたことを特徴とする貼り合わせウェーハ。
本発明によれば、２枚のシリコンウェーハを絶縁膜を介さずに直接貼り合わせる場合に、従来懸念された、貼り合わせ界面におけるステップ状酸化物の残留を大幅に低減することができる。
以下、本発明を具体的に説明する。
本発明では、シリコンウェーハをインゴットから切り出す場合、その切断角度を、所定の結晶面（基準面ともいう）に対して0〜0.1°（合成角）の範囲に制御することが重要である。
というのは、この切断角度（合成角）が0.1°を超えると、やはり、貼り合わせ界面にステップ状の酸化物が残留し、デバイス作製工程や特性に悪影響を及ぼしてしまうからである。
本発明では、シリコンウェーハをインゴットから切り出す場合、その切断角度を、所定の結晶面（基準面ともいう）に対して0〜0.1°（合成角）の範囲に制御することが重要である。
というのは、この切断角度（合成角）が0.1°を超えると、やはり、貼り合わせ界面にステップ状の酸化物が残留し、デバイス作製工程や特性に悪影響を及ぼしてしまうからである。
ここに、切断角度とは、図１に示すように、切断された面が、基準面のＸ軸またはＹ軸方向に対してそれぞれなす角度をいい、また合成角θとは、基準面のＸ軸方向の傾斜角（Ｘ軸方向の切断角度）θxと基準面のＹ軸方向の傾斜角（Ｙ軸方向の切断角度）θyを合成した角度をいう。
また、本発明では、貼り合わせをする２枚のシリコンウェーハの両方について、それぞれの合成角を0〜0.1°とすることが重要で、どちらか片方だけ制御したとしても、酸化物の残留を低減することはできない。
本発明に従い、２枚のシリコンウェーハそれぞれについて、インゴットからの切断角度を0〜0.1°（合成角）の範囲に制御することにより、貼り合わせ界面におけるステップ状酸化物の残留を大幅に低減できる理由については、まだ明確に解明されたわけではないが、発明者らは、次のように推察している。
すなわち、貼り合わせ界面において、接合される面にテラスとステップが形成されることで、ステップ領域に貼り合わせ界面の酸化物が凝縮し、残留してしまうと思われる。そのため、ステップの存在しない、つまり結晶の基準面とほぼ平行な切り出し面を有するシリコンウェーハ同士を貼り合わることにより、ステップは比較的少なく、貼り合わせ界面の酸化物も抑制できるものと考えられる。
すなわち、貼り合わせ界面において、接合される面にテラスとステップが形成されることで、ステップ領域に貼り合わせ界面の酸化物が凝縮し、残留してしまうと思われる。そのため、ステップの存在しない、つまり結晶の基準面とほぼ平行な切り出し面を有するシリコンウェーハ同士を貼り合わることにより、ステップは比較的少なく、貼り合わせ界面の酸化物も抑制できるものと考えられる。
本発明において、２枚のシリコンウェーハの貼り合わせに際しては、ウェーハ表面を極力清浄にしておく必要があるので、貼り合わせに先立ち、ウェーハ表面を洗浄して自然酸化膜等を除去し、疎水面にしておくことが有利である。
ここに、疎水面とは、表面に酸化膜等がない清浄な面を意味する。また、洗浄方法については、特に限定されるものではなく、従来から公知のＨＦ溶液中での洗浄等を利用することができる。
ここに、疎水面とは、表面に酸化膜等がない清浄な面を意味する。また、洗浄方法については、特に限定されるものではなく、従来から公知のＨＦ溶液中での洗浄等を利用することができる。
また、本発明は、結晶方位の異なるシリコンウェーハの直接貼り合わせ、例えば（１１０）結晶と（１００）結晶とを直接貼り合わせる場合にも有効である。
さらに、本発明では、活性層用ウェーハを薄膜化する方法として、水素ガス等によるイオン注入分離法を利用することができる。
このイオン注入分離法は、貼り合わせ前に、活性層となるシリコンウェーハに水素ガス等の希ガスを貼り合わせ面から注入してイオン注入層を形成する。ついで、支持基板用のシリコンウェーハと貼り合わせを行ったのち、500℃程度の熱処理を施すことにより、イオン注入層を境界として活性層用ウェーハの一部を剥離する方法である。このイオン注入分離法を用いることで、研削や研磨、エッチングを用いることなく、活性層を均一に薄膜化することができる。
このイオン注入分離法は、貼り合わせ前に、活性層となるシリコンウェーハに水素ガス等の希ガスを貼り合わせ面から注入してイオン注入層を形成する。ついで、支持基板用のシリコンウェーハと貼り合わせを行ったのち、500℃程度の熱処理を施すことにより、イオン注入層を境界として活性層用ウェーハの一部を剥離する方法である。このイオン注入分離法を用いることで、研削や研磨、エッチングを用いることなく、活性層を均一に薄膜化することができる。
実施例１
ＣＺ法により育成されたシリコンインゴットからシリコンウェーハを切り出すに際し、（１００）面を基準面として、活性層用シリコンウェーハについては、その合成角を0.07°、一方支持基板用シリコンウェーハについては、その合成角を0.07°とした。かくして得られた２枚のシリコンウェーハを、ＨＦ洗浄液中に浸して自然酸化膜を完全に除去したのち、直接貼り合わせ、さらに貼り合わせ強度を改善するために1100℃、120分間の熱処理を施した。ついで、活性層側のウェーハを研削・研磨により、活性層厚が100nmになるように加工した。
かくして得られた貼り合わせウェーハの界面に存在する酸化物を、平面ＴＥＭ（Transmission Electron Microscopy：透過型電子顕微鏡（以下ＴＥＭ））にて観察した。
得られた結果を表１および図２(a)に示す。
ＣＺ法により育成されたシリコンインゴットからシリコンウェーハを切り出すに際し、（１００）面を基準面として、活性層用シリコンウェーハについては、その合成角を0.07°、一方支持基板用シリコンウェーハについては、その合成角を0.07°とした。かくして得られた２枚のシリコンウェーハを、ＨＦ洗浄液中に浸して自然酸化膜を完全に除去したのち、直接貼り合わせ、さらに貼り合わせ強度を改善するために1100℃、120分間の熱処理を施した。ついで、活性層側のウェーハを研削・研磨により、活性層厚が100nmになるように加工した。
かくして得られた貼り合わせウェーハの界面に存在する酸化物を、平面ＴＥＭ（Transmission Electron Microscopy：透過型電子顕微鏡（以下ＴＥＭ））にて観察した。
得られた結果を表１および図２(a)に示す。
表１および図２(a)に示したとおり、本発明に従ってインゴットから切り出したシリコンウェーハを使用した場合には、貼り合わせ界面において、ステップ状酸化物の残留は見られなかった。
実施例２
ＣＺ法により育成されたシリコンインゴットからシリコンウェーハを切り出すに際し、（１００）面を基準面として、活性層用シリコンウェーハについては、その合成角を0.07°、一方支持基板用シリコンウェーハについては、その合成角を0.07°とした。ついで、活性層側のシリコンウェーハの表面に加速電圧：50keV、ドーズ量：１×1017atoms/cm2の条件で水素イオンを注入して、活性層用ウェーハの表面から約500nmの深さ位置に水素イオン注入層を形成した。
次に、活性層用および支持基板用のシリコンウェーハを、ＨＦ洗浄液中に浸して自然酸化膜を完全に除去したのち、直接貼り合わせ、500℃で熱処理することにより、水素イオン注入層を境界として、貼り合わせウェーハの一部を剥離した。
ついで、貼り合わせ強度を改善するために1100℃、120分間の熱処理を施した後、さらに酸化処理を施して活性層厚が100nmになるように薄膜化した。
かくして得られた貼り合わせウェーハの界面に存在する酸化物を、平面ＴＥＭにて観察した。
得られた結果を表１に示す。
ＣＺ法により育成されたシリコンインゴットからシリコンウェーハを切り出すに際し、（１００）面を基準面として、活性層用シリコンウェーハについては、その合成角を0.07°、一方支持基板用シリコンウェーハについては、その合成角を0.07°とした。ついで、活性層側のシリコンウェーハの表面に加速電圧：50keV、ドーズ量：１×1017atoms/cm2の条件で水素イオンを注入して、活性層用ウェーハの表面から約500nmの深さ位置に水素イオン注入層を形成した。
次に、活性層用および支持基板用のシリコンウェーハを、ＨＦ洗浄液中に浸して自然酸化膜を完全に除去したのち、直接貼り合わせ、500℃で熱処理することにより、水素イオン注入層を境界として、貼り合わせウェーハの一部を剥離した。
ついで、貼り合わせ強度を改善するために1100℃、120分間の熱処理を施した後、さらに酸化処理を施して活性層厚が100nmになるように薄膜化した。
かくして得られた貼り合わせウェーハの界面に存在する酸化物を、平面ＴＥＭにて観察した。
得られた結果を表１に示す。
この場合も、実施例１と同様、ステップ状の酸化物は確認できなかった。
比較例１
活性層用シリコンウェーハの合成角を0.12°、また支持基板用シリコンウェーハの合成角を0.12°とする以外は、実施例１と同様にして、貼り合わせウェーハを作製した。
かくして得られた貼り合わせウェーハの界面に存在する酸化物を、平面ＴＥＭにて観察した結果を、表１および図２(b)に示す。
活性層用シリコンウェーハの合成角を0.12°、また支持基板用シリコンウェーハの合成角を0.12°とする以外は、実施例１と同様にして、貼り合わせウェーハを作製した。
かくして得られた貼り合わせウェーハの界面に存在する酸化物を、平面ＴＥＭにて観察した結果を、表１および図２(b)に示す。
表１および図２(b)に示したとおり、シリコンウェーハの切断角度が本発明の適正範囲を逸脱した場合には、貼り合わせ界面において、ステップ状酸化物の残留が見られた。
比較例２
活性層用シリコンウェーハの合成角を0.12°、また支持基板用シリコンウェーハの合成角を0.12°とする以外は、実施例２と同様にして、貼り合わせウェーハを作製した。
かくして得られた貼り合わせウェーハの界面に存在する酸化物を、平面ＴＥＭにて観察した結果を、表１に示す。
活性層用シリコンウェーハの合成角を0.12°、また支持基板用シリコンウェーハの合成角を0.12°とする以外は、実施例２と同様にして、貼り合わせウェーハを作製した。
かくして得られた貼り合わせウェーハの界面に存在する酸化物を、平面ＴＥＭにて観察した結果を、表１に示す。
表１に示したとおり、この場合も、比較例１と同様に、ステップ状酸化物の残留が確認された。
Claims (5)
- 活性層用および支持基板用の２枚のシリコンウェーハを、絶縁膜を介さずに、直接貼り合わせたのち、活性層用のシリコンウェーハを所定の厚みまで薄膜化することよって貼り合わせウェーハを製造するに際し、
上記した活性層用および支持基板用の２枚のシリコンウェーハそれぞれについて、インゴットからの切断角度が、所定の結晶面に対して0〜0.1°（合成角）で切断されたシリコンウェーハを用いることを特徴とする貼り合わせウェーハの製造方法。 - 前記活性層用および支持基板用のシリコンウェーハは、疎水面の状態で貼り合わせることを特徴とする請求項１記載の貼り合わせウェーハの製造方法。
- 前記活性層用および支持基板用のシリコンウェーハとして、結晶方位が異なるウェーハを用いることを特徴とする請求項１または２記載の貼り合わせウェーハの製造方法。
- 前記活性層用のシリコンウェーハの薄膜化方法が、イオン注入分離法であることを特徴とする請求項１〜３のいずれか１項記載の貼り合わせウェーハの製造方法。
- 活性層用および支持基板用の２枚のシリコンウェーハを、絶縁膜を介さずに、直接貼り合わせたのち、活性層用のシリコンウェーハを所定の厚みまで薄膜化することよって得た貼り合わせウェーハであって、
上記した活性層用および支持基板用の２枚のシリコンウェーハそれぞれについて、インゴットからの切断角度が、所定の結晶面に対して0〜0.1°（合成角）を有するシリコンウェーハを用いたことを特徴とする貼り合わせウェーハ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006235919A JP2008060355A (ja) | 2006-08-31 | 2006-08-31 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| EP07016998A EP1895572B1 (en) | 2006-08-31 | 2007-08-30 | Method for producing bonded wafer |
| KR1020070088143A KR100898534B1 (ko) | 2006-08-31 | 2007-08-31 | 접합 웨이퍼 및 접합 웨이퍼의 제조 방법 |
| US11/849,058 US8048767B2 (en) | 2006-08-31 | 2007-08-31 | Bonded wafer and method for producing bonded wafer |
| CN2007101821320A CN101188194B (zh) | 2006-08-31 | 2007-08-31 | 结合晶片及用来制造结合晶片的方法 |
| SG200706415-7A SG140581A1 (en) | 2006-08-31 | 2007-08-31 | Bonded wafer and method for producing bonded wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006235919A JP2008060355A (ja) | 2006-08-31 | 2006-08-31 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008060355A true JP2008060355A (ja) | 2008-03-13 |
Family
ID=38566821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006235919A Pending JP2008060355A (ja) | 2006-08-31 | 2006-08-31 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8048767B2 (ja) |
| EP (1) | EP1895572B1 (ja) |
| JP (1) | JP2008060355A (ja) |
| KR (1) | KR100898534B1 (ja) |
| CN (1) | CN101188194B (ja) |
| SG (1) | SG140581A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067919A (ja) * | 2008-09-12 | 2010-03-25 | Sumco Corp | 貼り合わせシリコンウェーハの製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106052A (ja) * | 1988-10-14 | 1990-04-18 | Shin Etsu Handotai Co Ltd | 接合ウエーハ検査方法 |
| JPH05198549A (ja) * | 1991-08-26 | 1993-08-06 | Nippondenso Co Ltd | 半導体基板の製造方法 |
| JP2006156770A (ja) * | 2004-11-30 | 2006-06-15 | Shin Etsu Handotai Co Ltd | 直接接合ウェーハの製造方法及び直接接合ウェーハ |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5451547A (en) * | 1991-08-26 | 1995-09-19 | Nippondenso Co., Ltd. | Method of manufacturing semiconductor substrate |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5152842A (en) * | 1991-12-05 | 1992-10-06 | Rohm Co., Ltd. | Reactor for epitaxial growth |
| KR100200973B1 (ko) * | 1995-03-20 | 1999-06-15 | 후지이 아키히로 | 경사표면 실리콘 웨이퍼, 그 형성방법 및 반도체소자 |
| FR2766620B1 (fr) * | 1997-07-22 | 2000-12-01 | Commissariat Energie Atomique | Realisation de microstructures ou de nanostructures sur un support |
| JP3216583B2 (ja) * | 1997-08-22 | 2001-10-09 | 住友金属工業株式会社 | 貼り合わせｓｏｉ基板の製造方法 |
| JPH11167701A (ja) | 1997-12-03 | 1999-06-22 | Toshiba Corp | ディスク装置及び同装置に適用されるデータ記録順制御方法 |
| JP3223873B2 (ja) * | 1997-12-24 | 2001-10-29 | 住友金属工業株式会社 | シリコンウエーハ及びその製造方法 |
| JP4603677B2 (ja) * | 2000-11-09 | 2010-12-22 | 信越半導体株式会社 | アニールウェーハの製造方法及びアニールウェーハ |
| FR2819099B1 (fr) * | 2000-12-28 | 2003-09-26 | Commissariat Energie Atomique | Procede de realisation d'une structure empilee |
| US7153757B2 (en) * | 2002-08-29 | 2006-12-26 | Analog Devices, Inc. | Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure |
| JP4190906B2 (ja) * | 2003-02-07 | 2008-12-03 | 信越半導体株式会社 | シリコン半導体基板及びその製造方法 |
| US20050217560A1 (en) * | 2004-03-31 | 2005-10-06 | Tolchinsky Peter G | Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same |
| US8138061B2 (en) * | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| US20070215984A1 (en) * | 2006-03-15 | 2007-09-20 | Shaheen Mohamad A | Formation of a multiple crystal orientation substrate |
| US20080164572A1 (en) * | 2006-12-21 | 2008-07-10 | Covalent Materials Corporation | Semiconductor substrate and manufacturing method thereof |
-
2006
- 2006-08-31 JP JP2006235919A patent/JP2008060355A/ja active Pending
-
2007
- 2007-08-30 EP EP07016998A patent/EP1895572B1/en active Active
- 2007-08-31 SG SG200706415-7A patent/SG140581A1/en unknown
- 2007-08-31 CN CN2007101821320A patent/CN101188194B/zh active Active
- 2007-08-31 KR KR1020070088143A patent/KR100898534B1/ko active IP Right Grant
- 2007-08-31 US US11/849,058 patent/US8048767B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106052A (ja) * | 1988-10-14 | 1990-04-18 | Shin Etsu Handotai Co Ltd | 接合ウエーハ検査方法 |
| JPH05198549A (ja) * | 1991-08-26 | 1993-08-06 | Nippondenso Co Ltd | 半導体基板の製造方法 |
| JP2006156770A (ja) * | 2004-11-30 | 2006-06-15 | Shin Etsu Handotai Co Ltd | 直接接合ウェーハの製造方法及び直接接合ウェーハ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067919A (ja) * | 2008-09-12 | 2010-03-25 | Sumco Corp | 貼り合わせシリコンウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101188194A (zh) | 2008-05-28 |
| KR100898534B1 (ko) | 2009-05-20 |
| US8048767B2 (en) | 2011-11-01 |
| KR20080020578A (ko) | 2008-03-05 |
| EP1895572A2 (en) | 2008-03-05 |
| EP1895572A3 (en) | 2009-04-15 |
| EP1895572B1 (en) | 2011-02-09 |
| SG140581A1 (en) | 2008-03-28 |
| CN101188194B (zh) | 2010-06-23 |
| US20080057676A1 (en) | 2008-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4828230B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| EP3136420B1 (en) | Method for manufacturing bonded soi wafer | |
| JP5706391B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| EP3136421A1 (en) | Bonded soi wafer manufacturing method | |
| JP4421652B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| KR20090034875A (ko) | 박리 웨이퍼를 재이용하는 방법 | |
| KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
| CN107615445B (zh) | 绝缘体上硅晶圆的制造方法 | |
| US7446016B2 (en) | Method for producing bonded wafer | |
| JP5183958B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP2008016534A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2011515838A (ja) | セミコンダクタオンインシュレータ型基板を製作する方法 | |
| WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2008060355A (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
| US7902043B2 (en) | Method of producing bonded wafer | |
| JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP2008159692A (ja) | 半導体基板の製造方法 | |
| CN112262455A (zh) | 贴合soi晶圆的制造方法及贴合soi晶圆 | |
| JP7251419B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP2022070034A (ja) | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 | |
| JP2014212172A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2015032588A (ja) | 複合基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090714 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090714 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120814 |