JPH02106052A - 接合ウエーハ検査方法 - Google Patents

接合ウエーハ検査方法

Info

Publication number
JPH02106052A
JPH02106052A JP63260326A JP26032688A JPH02106052A JP H02106052 A JPH02106052 A JP H02106052A JP 63260326 A JP63260326 A JP 63260326A JP 26032688 A JP26032688 A JP 26032688A JP H02106052 A JPH02106052 A JP H02106052A
Authority
JP
Japan
Prior art keywords
wafer
junction
bonded
lang
ray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63260326A
Other languages
English (en)
Other versions
JPH0691147B2 (ja
Inventor
Masami Nakano
正己 中野
Takao Abe
孝夫 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP63260326A priority Critical patent/JPH0691147B2/ja
Priority to EP89118387A priority patent/EP0364814B1/en
Priority to DE8989118387T priority patent/DE68904390T2/de
Priority to US07/421,756 priority patent/US5007071A/en
Publication of JPH02106052A publication Critical patent/JPH02106052A/ja
Publication of JPH0691147B2 publication Critical patent/JPH0691147B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/02Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
    • G01N23/06Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and measuring the absorption
    • G01N23/18Investigating the presence of flaws defects or foreign matter

Landscapes

  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Biochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、接合ウェーハの接合面における未接合部を非
破壊で検査する接合ウェーハ検査方法に関する。
[従来の技術] 半導体電子装置の製造における、基体プロセスとしての
不純物の導入技術としては、現在熱拡散法及びエピタキ
シャル成長法などがほぼ技術的に確立されたものとして
多用されている。しかし、これらの方法でパワーデバイ
スを作ろうとすると、熱拡散によるコレクタ拡散あるい
はエピタキシャル成長による!00μ−以上の高抵抗層
の形成において技術的な限界があって、高耐圧大容量化
に難点がある。
また、特に、半導体集積回路において、個々の素子を誘
電体で分離する誘電体分離技術がその寄生容量及び分離
耐圧の点で優れているにも拘わらず、基板の反りが大き
ずぎて、製造技術上非常に問題がある。
鏡面研磨された2枚のシリコンウェーハの該鏡面を相互
に直接又は酸化膜を介して接合する方法は、従来あまり
注目されていなかったが、最近に至って上述したパワー
デバイス基板または誘電体分離基板の製法として非常に
注目されるようになった。何れの応用についても、E述
した従来法の欠点を著しく改善し得る。
現在シリコンウェーハの接合法としては、鏡面シリコン
ウェーハを室温空気中で重ね合わせ、これを単に高温例
えば1100℃、2時間位、酸素/窒素比115の雰囲
気で加熱する方法、及び、特に間に酸化膜が介在する場
合には張り合わせに際しウェーハ間に直流又は交流電圧
を加えてウェーハ間に働く静電吸引力を利用し、更に窒
素気流中で加熱する方法がとられている。
シリコンウェーハの接合において技術的な問題点は、2
枚の鏡面ウェーハが相対応する接合面において、接合が
不充分な未接合部が部分的に現れ、通称ボイドを形成す
ることである。かかるボイドの発生を抑えるためにその
原因の究明が行われており、原因としてウェーハの表面
に付着する塵埃、汚れあるいは傷が考えられ、特に塵埃
は、ボイド発生の最大の原因であるとして注目されてい
る。
しかし、これらの原因の除去によって完全なボイドの除
去はできないことを発明者は実験によって確かめた。
またシリコンウェーハの改良接合技術としては、例えば
特開昭61−182216号に、半導体基板の接合の際
の雰囲気として半導体を透過し又は半導体に吸収されや
すいガスを使用することにより、ボイドの発生を防止す
る方法が開示されている。しかし、−度接合面にガスが
ホールドされると、それらのガスを透過吸収によって除
去することは、現実には非常に困難がある。
他のボイド発生除去のための方法としては、例えば特開
昭63−93107号に示されているように、マイクロ
波の照射により接合面を活性化する方法がある。しかし
、マイクロ波照射のための特別な装置を必要とする欠点
がある。
接合ウェーハの接合面は、それがそのまま活性領域のデ
バイスの構成要素自身の界面となる場合には、その接合
面の完全なエピタキシーが問題となる。一般の利用方法
では、活性領域に近接するがこのなかに入らぬように配
慮されるので、完全にモノリシックな接合界面を要求さ
れることはない。
しかしながら、接合面が活性領域に近接するために接合
面の状態に起因して、活性領域が結晶的な乱れを起こし
たり、また物理的な破壊の原因になったり、更には例え
ばパワートランジスタの場合には、この接合がその動作
特性を劣化させる原因となっては困るので、接合面にお
ける未接合部を実質的に皆無にすること及びこのために
有効なボイド検査方法が要求される。
従来、接合ウェーハの接合状態を検査する方法としては
、赤外線透過像による方法が一般的であった。この方法
は、接合ウェーハの接合面に直角な方向から赤外線を該
接合ウェーハに照射して、その透過像を観察する方法で
あって、未接合部は白く接合部は黒く観察された。赤外
線がウェーハ接合面にほぼ直角に入射したとき、接合面
に未接合部があるとこの部分で屈折率の変化及び反射吸
収があり、このために接合部に比較して透過光量が減少
する。透過像の明暗は観察方法によって逆転する。
しかし、この方法では、未接合部のウェーハ表面相互間
隙が相当大きい、例えば5nm以上ないと未接合部を検
出できないことがわか9た。
これ以下の未接合部は、適当に接合ウェーハを切断しそ
の切断面をSEWにより観察することができるが、かか
る方法は破壊検査であり、また切断面外の部分について
は接合状態を検査できない。
このような理由で、接合ウェーハの接合面が実質的に接
合状態にあるかどうかを非破壊で容易に検査する方法の
開発が強く望まれていた。
[発明が解決しようとする課J1!] 本発明の目的は、従来法の上記欠点に鑑み、非破壊で、
しかも容易に、接合ウェーハの接合面が実質的に接合状
態にあるかどうかを検査する接合ウェーハ検査方法を提
供することにある。
[課題を解決するための手段] この目的を達成するために、本発明に係る接合ウェーハ
検査方法においては、ラング・カメラを用いて、試料と
しての接合ウェーハのラング・トポグラフを取得し又は
さらにその画像を処理して、該接合ウェーハの接合界面
の未接合部を検出する。
この接合ウェーハは例えば半導体シリコンウェーハ又は
化合物半導体ウェーハにより構成されている。
[作用] シリコンウェーハの接合に際しては、2枚のシリコンウ
ェーハの各片面を鏡面に仕上げ、充分に清浄したのち両
者を重ね合わせ、これに続いて高温処理を施す。この最
初の段階で接合が完全に行われていないと、これに続く
高温処理によっても接合度がほとんど向上することはな
い。高温処理は主として、接合面の歪みの除去、モノリ
シック化、場合によっては微量の雰囲気ガスの吸収拡散
のために行われるものである。
原理的には、両ウェーハの表面が原子的なレベルで完全
に平坦であり、かつ汚れがなければ、両者を近接させる
ことにより、原子同志の結合力でモノリンツク化が行わ
れる。
しかし、現実のしかも工業的な生産の状況では、両ウェ
ーハ表面はかかる理想状態から非常にかけ離れている。
したがって、工業的に可能な加工方法その他を駆使して
、完全な電子デバイスを作るのに充分な接合を行うため
の諸条件を見付けることは極めて意義のあることである
接合而においては相当レベルの凹凸があるので、両者の
凸部では結晶がその表面でかなりの歪みを受けている。
この場合、而は丁度格子間隔に一致する部分(接合部)
と格子間隔以上に離間している部分(未接合部)とに分
は得る。接合部における結合力は、Si原子の結合力に
よるもので、これに加えて外気圧の一気圧が加わってい
る。ウェーハを接合したのち、熱処理によって歪みが開
放され、両面が若f離間しているその間隔を埋めるよう
にシリコン原子が移動し得る。しかしこれによって接合
度が大幅に向とすることはないと考えている。
本発明においては、ラング・カメラ内に試料として接合
ウェーハを配置し、第1スリツトにより、X線撓からで
たX線束の発散角を制限し、接合ウェーハの背面には、
例えばKaの回折X線だけが通過するように第1スリツ
トより幅の広い第2スリツトを通して、例えば写真乾板
に該回折X線を到達させる。そしてこの回折条件を保ち
ながら、結晶と乾板をのせた走査台を結晶表面に平行に
往復移動させて、ウェーハの広い領域の回折像(ラング
・トポグラフ)を得る。
このとき、シリコンウェーハの結晶方位は、両ウェーハ
の接合面で完全に一致しているのが望ましい。少なくと
も選定された結晶面が、その面方向において±2°以内
にあるのが良い。具体的には、主面の面方位を(100
)±1、オリフラの面方位を(110)±1゛とすれば
、オリフラを一致させて重ね合わせると接合而における
両ウェーハの結晶方位の一致が充分となる。
ラング・トポグラフにおいては、X線が球面波であるこ
とによる消衰効果により、歪みのある部分とない部分で
コントラストが生じる。接合ウェーハにおいては、接合
部では必ず界面で歪みが生じるが、未接合部では、歪み
は生じない。従ってラングトポグラフを取得して、界面
歪みを検出することにより、未接合部を高感度で検出す
ることができる。
、従来使用されている赤外線透過法による場合には、未
接合部の間隙が0.1μ1以上でないと未接合部として
確認できないのに対し、本発明は実質的に接合をしてい
るかどうかを判定できるので、従来法に較べ本質的に優
れた接合ウェーハ検査方法であるといえる。この事実は
、表面粗さが約1 nmのウェーハ同志を接合し、これ
を赤外線透過法及び本発明方法で比較したところ、赤外
線透過法では完全に接合したイメージが得られたのに対
し、本発明の方法では複数の点在する未接合部分を検出
することができたということで確認された。
本発明方法で完全に接合したと認められるウェーハを0
.5■角にグイラングして剥離状態を調べたところ、何
れのチップも全く剥離することがなく、また顕微鏡でそ
の接合面を観察したところ僅かに境界が観察されたが完
全に接合していることがわかった。
X線によれば、格子定数dの変化の検出は変化分を^d
とすると、^d/d −10−’まで可能ともいわれて
いるが、このことが本発明において接合面の界面におけ
る僅かな格子1数の変化、従って接合ウェーハの未接合
部を鋭敏に検出できる理由と考えられる。
赤外線透過法により間隙の小さな未接合部分が検出でき
ない理由は、未接合部の間隙が充分に小さくなると間隙
内及びその界面の赤外線の反射屈折及び吸収が接合部と
区別できないために、その透過光の強度に影響を与えな
いためと考えられる。
以上はシリコンウェーハ同志の直接接合を考えたが、酸
化膜が介在する場合も同様である。この場合には、酸化
膜がシリコンウェーハに形成されているので、酸化膜が
厚くなると酸化膜とシリコンとの間の熱膨張係数の差に
より結晶層に歪みが生じてラング・トポグラフのイメー
ジはやや不明瞭となるものの充分実用に耐える。
また、本発明はX線を利用しているので、単結晶であれ
ば適用可能であり、化合物半導体についても充分実用可
能である。
[実施例] (重)一実施例 図面に基づいて本発明の一実施例を説明する。
第1図は、当業者に周知のラング・カメラ22に、試料
として接合ウェーハlOを配置した状態を示す。
このラング・カメラ22は、20回転台24に第1スリ
ツト26、第2スリツト28及び計数管30が固定され
、θ回転台32が20回転台24に対し回転自在に支持
され、平行移動走査台34がθ回転台32に対しX方向
に走査自在に取り付けられ、この平行移動走査台34上
に垂直に接合ウェーハ!0及び写真乾板36が固定され
ている。
ラング・カメラ22の調整は、次のようにして行われる
。すなわち、20回転台24を回転させて計数管30を
回折X線が来る方向に固定し、θ回転台32を回転させ
てに、線だけが回折される状態にし、第2スリツト28
の開度を大きくしておき、次にX線源38からのX線を
第1スリツト26に通し、計数管30の出力表示を見な
がら回折X線だけが写真乾板36に到達するように第2
スリツト28の開度を調整する。
次に、写真乾板36を平行移動走査台34に固定し、平
行移動走査台34をX方向(接合ウェーハ10の面に平
行な方向)に往復移動させて接合ウェーハ10の広い領
域の回折像であるラング・ホトグラフを取得する。
(2)接合状態の検査例 次に、接合状態の検査例について説明する。試料として
下記表1に示す表面粗さの単結晶シリコンウェーハA−
Dを用いた。
表1 表1において、SDは標準偏差であり、MDは平均偏差
であり、Rは範囲である。また、表中の数値の単位はn
−である。この表面粗さはワイコーコーオボレーシaン
(IYKOC0RPORATION)製、型式TOPO
−3D、対物レンズの倍率40を用いて測定した。
表面粗さとボイド発生との関係を明らかにするために、
上記ウェーハA−Dを各々4枚づつ用意し、スヘテノ組
合f)tt(AA、AB、AC,AD、BB、BC,B
D、CG%CD%DD)について鏡面を相互に密着させ
、次にN、雰囲気中で1100’″’CI20分間熟処
理を行うことにより接合ウェーハを作成した。
接合状態の検査には、理学電機株式会社製のコンピュー
タ制御トポグラフイメージングシステムを用いた。使用
した特性X線はM o K a線であり、設定した反射
格子面はミラー指数(2,2,0)である。
第2〜11図は上記組合わせAA−DDについてのラン
グ・カメラによるX線写真を示す。
表面粗さが原因である黒点状の軽石ボイドのみに着目す
ると、同図の配列において、ある写真よりも右側又は下
側の写真の方が軽石ボイドが少ないことが明らかである
。より詳しくは、軽石ボイドの全面積は、AA>AB>
BB>AC>AD>BC>BD>CC>CD>DDの順
になっていることが明らかである。また、組合わせCC
1CD1DDについては軽石ボイドがほとんど無く、他
の組合わせに比し著しく良好であることが明らかである
黒点がボイドであることの確認は破壊検査による光学顕
微鏡法により行った。
これらのことから、鏡面に酸化膜を形成せずに接合を行
う場合には、鏡面粗さを平均偏差Q、4na以下にする
ことが、軽石ボイドの発生を阻止することにとって極め
て重要であることがわかる。この事実は、本発明の方法
により明らかとなったらのであり、本発明の意義は極め
て大である。
(2)拡張 なお、本発明には他にも種々の変形例が含まれる。
例えば、上記実施例ではラング・カメラに写真乾板36
を配置した場合を説明したが、この部分に蛍光板を介し
て高感度TVカメラを配置し、その画像をモニタテレビ
に写し出すようにすれば、接合ウェーハ製造工程におい
てオンラインでボイド検査を行うことが可能である。こ
のシステムは超強力X線源との組み合わせにより初めて
可能となる。
[発明の効果] 以上説明した如く、本発明に係るボイド検査方法によれ
ば、ラング・カメラを用いて、試料としての接合ウェー
ハのラング・トポグラフを取得し又はさらにその画像を
処理して、該接合ウェーハの接合界面の未接合部を検出
するので、実質的な未接合部を検出することができ、接
合ウェーハの品質向上及び良品質の接合ウェーハの開発
促進に寄与するところが大きい。
【図面の簡単な説明】
第1図はラング・カメラの一例を示す概略構成図、 第2〜11図はラング・カメラによる接合ウェーハのX
線写真である。

Claims (1)

  1. 【特許請求の範囲】 1)、ラング・カメラを用いて、試料としての接合ウェ
    ーハのラング・トポグラフを取得し又はさらにその画像
    を処理して、該接合ウェーハの接合界面の未接合部を検
    出することを特徴とする接合ウェーハ検査方法。 2)、上記接合ウェーハは、半導体シリコン単結晶ウェ
    ーハ又は化合物半導体単結晶を用いて形成されているこ
    とを特徴とする請求項1記載の接合ウェーハ検査方法。
JP63260326A 1988-10-14 1988-10-14 接合ウエーハ検査方法 Expired - Lifetime JPH0691147B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63260326A JPH0691147B2 (ja) 1988-10-14 1988-10-14 接合ウエーハ検査方法
EP89118387A EP0364814B1 (en) 1988-10-14 1989-10-04 Method of inspecting bonded wafers
DE8989118387T DE68904390T2 (de) 1988-10-14 1989-10-04 Methode zur untersuchung der verbindung von halbleiterplaettchen.
US07/421,756 US5007071A (en) 1988-10-14 1989-10-16 Method of inspecting bonded wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63260326A JPH0691147B2 (ja) 1988-10-14 1988-10-14 接合ウエーハ検査方法

Publications (2)

Publication Number Publication Date
JPH02106052A true JPH02106052A (ja) 1990-04-18
JPH0691147B2 JPH0691147B2 (ja) 1994-11-14

Family

ID=17346454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63260326A Expired - Lifetime JPH0691147B2 (ja) 1988-10-14 1988-10-14 接合ウエーハ検査方法

Country Status (4)

Country Link
US (1) US5007071A (ja)
EP (1) EP0364814B1 (ja)
JP (1) JPH0691147B2 (ja)
DE (1) DE68904390T2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346314A (ja) * 1989-07-14 1991-02-27 Sumitomo Metal Mining Co Ltd 半導体基板の接合時又は研磨時前の処理方法
JPH05275507A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp 貼合せ半導体ウェーハの接合界面の評価方法
JPH05275508A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp 貼合せ半導体ウェーハの接合界面の評価方法
JP2008060355A (ja) * 2006-08-31 2008-03-13 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2008518200A (ja) * 2004-10-26 2008-05-29 コミツサリア タ レネルジー アトミーク 結合エネルギーを測定する方法及び装置
JP2010067919A (ja) * 2008-09-12 2010-03-25 Sumco Corp 貼り合わせシリコンウェーハの製造方法
US8309430B2 (en) 2010-03-03 2012-11-13 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2015228449A (ja) * 2014-06-02 2015-12-17 株式会社ニコン 基板接合方法および基板接合装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996013060A1 (de) * 1994-10-24 1996-05-02 Daimler-Benz Aktiengesellschaft Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2005503671A (ja) * 2001-09-18 2005-02-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ X線を用いて半導体材料のウェハを検査する方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US10373830B2 (en) * 2016-03-08 2019-08-06 Ostendo Technologies, Inc. Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60121776A (ja) * 1983-12-06 1985-06-29 Toshiba Corp シリコン結晶体の接合方法
JPS61182239A (ja) * 1985-02-08 1986-08-14 Toshiba Corp 半導体基板の接着装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609356A (en) * 1968-12-16 1971-09-28 Ibm Feedback controlled scanning microscopy apparatus for x-ray diffraction topography
US3944823A (en) * 1970-03-16 1976-03-16 Nippon Hoso Kyokai X-Ray topograph reproducing apparatus
US4078175A (en) * 1976-09-20 1978-03-07 Nasa Apparatus for use in examining the lattice of a semiconductor wafer by X-ray diffraction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60121776A (ja) * 1983-12-06 1985-06-29 Toshiba Corp シリコン結晶体の接合方法
JPS61182239A (ja) * 1985-02-08 1986-08-14 Toshiba Corp 半導体基板の接着装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346314A (ja) * 1989-07-14 1991-02-27 Sumitomo Metal Mining Co Ltd 半導体基板の接合時又は研磨時前の処理方法
JPH05275507A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp 貼合せ半導体ウェーハの接合界面の評価方法
JPH05275508A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp 貼合せ半導体ウェーハの接合界面の評価方法
JP2008518200A (ja) * 2004-10-26 2008-05-29 コミツサリア タ レネルジー アトミーク 結合エネルギーを測定する方法及び装置
JP2008060355A (ja) * 2006-08-31 2008-03-13 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2010067919A (ja) * 2008-09-12 2010-03-25 Sumco Corp 貼り合わせシリコンウェーハの製造方法
US8309430B2 (en) 2010-03-03 2012-11-13 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2015228449A (ja) * 2014-06-02 2015-12-17 株式会社ニコン 基板接合方法および基板接合装置

Also Published As

Publication number Publication date
EP0364814B1 (en) 1993-01-13
DE68904390D1 (de) 1993-02-25
DE68904390T2 (de) 1993-08-19
US5007071A (en) 1991-04-09
EP0364814A1 (en) 1990-04-25
JPH0691147B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
JP3813512B2 (ja) 貼り合わせ基板の評価方法及び評価装置、半導体装置の製造方法
JPH02106052A (ja) 接合ウエーハ検査方法
JP2008058270A (ja) 多結晶シリコン基板の検査方法および太陽電池セルの検査方法、並びに赤外線検査装置
JPWO2017078127A1 (ja) 偏光された平行光により基板を評価することを含む方法
JP2000031229A (ja) 半導体薄膜の検査方法及びそれを用いた半導体薄膜の製造方法
JPS6245965B2 (ja)
JPH02126625A (ja) 半導体ウエーハ接合方法
JP3098670B2 (ja) 張り合わせ用半導体ウェーハの研磨表面粗さの管理方法
US6775350B2 (en) Method of examining a wafer of semiconductor material by means of X-rays
JPH02191353A (ja) 半導体基板の検査方法
JPS58158919A (ja) マスク位置合せ法
JP4617788B2 (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置
JPH02239642A (ja) 化合物半導体エピタキシャル膜の評価方法
JPH0346314A (ja) 半導体基板の接合時又は研磨時前の処理方法
US11921054B2 (en) Cleaved semiconductor wafer camera system
JP2739943B2 (ja) 接合型半導体基板の検査方法および装置
Németh-Sallay et al. Investigation of the surface preparation of GaAs substrates for MBE and VPE with whole sample optical reflection
JPS62122141A (ja) 半導体基板の検査方法
JPH088413A (ja) 半導体基板の製造方法
JPH01230241A (ja) 埋込拡散層の不良検出方法
JP2005158813A (ja) 接着半導体の製造方法
JP2988459B2 (ja) X線分光器とその製造方法
JPH02122539A (ja) Soi基板の検査方法
JPH0590116A (ja) 半導体素子形成用基板の製造方法
Rauch DETERMINATION OF SEMICONDUCTOR JUNCTION PROFILES BY ANGLE LAPPING OF SEMICONDUCTOR WAFERS.