JP2005158813A - 接着半導体の製造方法 - Google Patents
接着半導体の製造方法 Download PDFInfo
- Publication number
- JP2005158813A JP2005158813A JP2003391135A JP2003391135A JP2005158813A JP 2005158813 A JP2005158813 A JP 2005158813A JP 2003391135 A JP2003391135 A JP 2003391135A JP 2003391135 A JP2003391135 A JP 2003391135A JP 2005158813 A JP2005158813 A JP 2005158813A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- roughness
- surface roughness
- mean square
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】不純物がドープされた二枚の半導体基板を鏡面研磨して、その鏡面同士を接合した接着半導体において、接着半導体基板の接着面となる鏡面の表面粗さの少なくとも下限値を設定することでボイドの発生を低減した接着半導体を得ようとするものである。
【解決手段】半導体基板に砒素を含む第1の半導体基板と第2の半導体基板を鏡面研磨してその鏡面同士を重ね合わせて熱処理した接着半導体の製造方法において、第1の半導体基板と第2の半導体基板の少なくとも一方の半導体基板の表面粗さの下限値を、1平方μmの基準内における二乗平均粗さ(Rq)で0.27nm以上とした接着半導体の製造方法である。
【選択図】 図1
【解決手段】半導体基板に砒素を含む第1の半導体基板と第2の半導体基板を鏡面研磨してその鏡面同士を重ね合わせて熱処理した接着半導体の製造方法において、第1の半導体基板と第2の半導体基板の少なくとも一方の半導体基板の表面粗さの下限値を、1平方μmの基準内における二乗平均粗さ(Rq)で0.27nm以上とした接着半導体の製造方法である。
【選択図】 図1
Description
この発明は接着半導体に関し、詳しくは不純物(リン、ボロン、アンチモン、砒素等)がドープまたは拡散されたシリコン基板を用いた接着半導体、あるいはGaAs、その他の半導体材料を用いて同種または異種の基板を接着した接着半導体に関するものである。
鏡面研磨した2枚の半導体基板を鏡面同士で重ね合わせ、その後、熱処理をする接着半導体の製造方法は一般的によく知られている。その製法としては、例えば、鏡面研磨した2枚の半導体基板を洗浄した後に鏡面同士を重ね合わせ、これを窒素―酸素の混合雰囲気中500℃以上の高温で熱処理を施すことで重ね合わせた面を強固なものとするものである。
このような接着半導体の製造時において、重ね合わせ箇所で部分的に発生する未接着部分の残留(以後:ボイドと称する。)は後のデバイス工程で不具合を発生させる要因となるため、ボイドの無い接着半導体が要求されている。接着半導体の製造時におけるボイドの残留を抑制する方法として、従来では接着面の平坦度、または表面粗さを可能な限り小さくしてから重ね合わせることが効果的とされ、そのため多くの研究がなされている。
従来、第1及び第2の半導体基板の鏡面における表面粗さを、基準面の一辺の長さ1mmで測定した最大高さを130Å以下とするとともに、熱処理温度が200℃以上でかつ半導体基板の融点未満とする製造方法が提案されている(例えば特許文献1参照。)。
また、2枚の半導体ウェーハの鏡面の表面粗さを、中心線平均粗さでいずれも0.5nm以下とする半導体ウェーハの接合方法が提案されている(例えば特許文献2参照。)。
さらに、表面粗さをAFM(原子間力顕微鏡)測定によるRa値で1nm以下、またはP−V値で30nm以下とする張り合わせ半導体ウェーハの製造方法が提案されている(例えば特許文献3参照。)。
特開平1−103826号(特許請求の範囲)
特開平2−126625号(特許請求の範囲)
特開平7−249598号(特許請求の範囲)
この発明は、不純物(特に砒素)がドープまたは拡散された二枚の半導体基板を鏡面研磨して、その鏡面同士を接合した接着半導体において、接着半導体基板の接着面となる鏡面の表面粗さの少なくとも下限値を設定することでボイドの発生を低減した接着半導体を得ようとするものである。
この発明は、半導体基板に砒素を含む第1の半導体基板と第2の半導体基板を鏡面研磨してその鏡面同士を重ね合わせて熱処理した接着半導体の製造方法において、第1の半導体基板と第2の半導体基板の少なくとも一方の半導体基板の表面粗さの下限値を、1平方μmの基準内における二乗平均粗さ(Rq)で0.27nm以上としたことを特徴とする接着半導体の製造方法である。
請求項2は上記の請求項1の接着半導体の製造方法において、第1の半導体基板と第2の半導体基板の少なくとも一方の半導体基板の表面粗さを、1平方μmの基準内における二乗平均粗さ(Rq)で0.27nm以上で0.50nm以下とした接着半導体の製造方法である。
この発明は、一方の半導体基板に砒素を含む接着半導体において、半導体基板の接着面の表面粗さを可能な限りの高平坦度とするのではなく、むしろ接着面の表面粗さを二乗平均粗さ(Rq)で0.27nm以上の粗さとすることで、ボイドの発生を低減した接着半導体を得ようとするものである。
この発明によれば、砒素がドープされた半導体基板またはそれと貼り合わせる半導体基板のいずれか一方の半導体基板の表面粗さを、1平方μmの基準内における二乗平均粗さ(Rq)で0.27nm以上としたので、接着熱処理時に気化した砒素物質が接合面の粗さで生じた隙間から外側に抜けるため、半導体基板の接着でボイドが生じなくなり歩留まりよく接着半導体を製造することが可能である。
以下、この発明の実施の形態を図面に基づいて説明する。
図1−aに示すように、リンがドープされた第1の半導体基板である素子基板(1)と、砒素がドープされた第2の半導体基板である支持基板(2)とを準備する。なお、素子基板(1)には、リンの他にボロン、アンチモン、場合によって砒素を含む場合もある。これら2つの半導体基板を常法によって研磨して、素子基板(1)または支持基板(2)のいずれか一方の半導体基板の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27nm以上とする。好ましくは0.27nm以上で0.50nm以下あり、さらに好ましくは0.27nm以上で0.35nm以下である。
一方、上述した表面粗さとした他方の基板の表面粗さは、鏡面とされる一般的な表面粗さが望ましい。好ましくは、1平方μmの基準内における二乗平均粗さ(Rq)が0.1nm以上で0.50μm以下である。さらに好ましくは、1平方μmの基準内における二乗平均粗さ(Rq)が0.15nm
以上で0.41nm以下である。
以上で0.41nm以下である。
素子基板と支持基板をこれらの粗さとする方法は、一般的に用いられる鏡面研磨(3連3段研磨)において、(I)通常通り仕上げ研磨まで行う方法(1平方μmの基準内における二乗平均粗さ(Rq)でおおよそ0.15〜0.23nm程度となる。)、(II)仕上げ研磨まで行ったウェーハを水素または不活性ガス雰囲気中で熱処理する方法(1平方μmの基準内における二乗平均粗さ(Rq)でおおよそ0.10〜0.15nm程度となる。)、(III)上記の(I)の処理を行った後再度1次研磨を実施し、表面粗さを悪化させる方法、または1次研磨のみ表面研磨を行う方法(1平方μmの基準内における二乗平均粗さ(Rq)でおおよそ0.27〜0.35nm程度となる。)、(IV)上記の(I)の処理を行った後の半導体基板に2次研磨を実施し、表面粗さを悪化させる方法、または1次研磨、2次研磨のみ行う方法(1平方μmの基準内における二乗平均粗さ(Rq)でおおよそ0.22〜0.27nmとなる。)、(V)上記(I)の処理を行った後不純物(例えばリン)を拡散する方法(1平方μmの基準内における二乗平均粗さ(Rq)でおおよそ0.35〜0.50nm程度となる。)などが挙げられる。
鏡面研磨後のこれらの半導体基板を接着するには、先ずSC−1洗浄し表面に吸着しているパーティクル、有機物等を除去した後、第1、第2の半導体基板の鏡面同士を重ね合わせる形で密着させる。その後、窒素―酸素の混合雰囲気中1100℃の高温で熱処理を施すことで重ね合わせた面の接合を強固なものとする(図1−b)。
その後、上記の熱処理で両面に付着した図示しない酸化膜等を除去し、外周部の未接着部を除去する(図1−c)。続いて、デバイス側となる素子基板側(1)を所定の厚さまで研削し、ベベル部を形成した後に最後に研削面を鏡面化することで、接着半導体が完成する(図1−d)。
なお、上述した工程の中で、ボイドの発生の有無を検査するために、上記の熱処理後にボイド検査を実施する。ボイド検査においては超音波探査映像装置を使用し、1個でもボイドがあると判別された場合は不良品となる。
接着半導体において、少なくとも一方の半導体基板の表面粗さの下限値を1平方μmの基準内における二乗平均粗さ(Rq)で0.27nm以上とするとボイドが発生しない理由について、発明者は次のように推測している。
即ち、砒素が含まれている半導体基板を用いて接着半導体を製造した場合、半導体基板にドープされている砒素単体(例えば灰色砒素)の昇華温度が613℃と低いために、高温の熱処理中(例えば1100℃)に砒素が接着面の領域で外方拡散して気化しこれが接着面に残存してしまうため、これが原因でボイドが発生していたものと考えたものである。そこで本発明では、少なくとも一方の半導体基板の表面粗さの下限値を、1平方μmの基準内における二乗平均粗さ(Rq)で0.27nm以上と粗くしたので、ここで気化した砒素物質が接合面の粗さで生じた隙間から外側に抜けて、ボイドとしての残留を生じなくなったものと推測している。
(実施例1)
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、その重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした。なお、表面粗さはAFM(原子間力顕微鏡:非接触式)を用いて各半導体基板のセンター部分を測定した値である。ここで用いる第1の半導体基板は、仕上げ研磨まで実施した半導体基板を、再度1次研磨を施して面を上記の表面粗さとした半導体基板である。
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、その重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした。なお、表面粗さはAFM(原子間力顕微鏡:非接触式)を用いて各半導体基板のセンター部分を測定した値である。ここで用いる第1の半導体基板は、仕上げ研磨まで実施した半導体基板を、再度1次研磨を施して面を上記の表面粗さとした半導体基板である。
第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、その重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした。ここで用いる第2の半導体基板は接着面を通常通り、仕上研磨まで実施して上記の表面粗さとした半導体基板である。これらの半導体基板の鏡面同士を重ね合わせた後に、窒素−酸素雰囲気下、1100℃で2時間熱処理を施し、その後、超音波探査映像装置を用いてボイド検査を行ないボイド発生率を評価した。
(実施例2)
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.35〜0.41nmの鏡面とした半導体基板とした。ここで用いる第1の半導体基板は、仕上げ研磨まで実施した半導体基板に対して酸素、窒素、POCl3ガス雰囲気中、温度1200℃まで昇温し、30分間、リンデポ処理を行った半導体基板である。第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした(製法は実施例1と同様)。
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.35〜0.41nmの鏡面とした半導体基板とした。ここで用いる第1の半導体基板は、仕上げ研磨まで実施した半導体基板に対して酸素、窒素、POCl3ガス雰囲気中、温度1200℃まで昇温し、30分間、リンデポ処理を行った半導体基板である。第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした(製法は実施例1と同様)。
これら2枚の半導体基板の鏡面同士を重ね合わせた後に、実施例1と同様な方法で熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
(実施例3)
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、その重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした(製法は実施例1と同様)。ここで用いる第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした半導体基板とした(粗面化は実施例1と同様)。これらを実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、その重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした(製法は実施例1と同様)。ここで用いる第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした半導体基板とした(粗面化は実施例1と同様)。これらを実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
(実施例4)
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、その重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.23〜0.26nmの鏡面とした。こで用いる第1の半導体基板は、仕上げ研磨まで実施した半導体基板を、再度2次研磨を施して面を上記の表面粗さとした半導体基板である。ここで用いる第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした半導体基板とした(粗面化は実施例1と同様)。これらを実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、その重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.23〜0.26nmの鏡面とした。こで用いる第1の半導体基板は、仕上げ研磨まで実施した半導体基板を、再度2次研磨を施して面を上記の表面粗さとした半導体基板である。ここで用いる第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした半導体基板とした(粗面化は実施例1と同様)。これらを実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
(実施例5)
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、その重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした。ここで用いる第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした半導体基板とした。第1、第2の半導体基板の粗面化は実施例1と同様にした。これらを実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、その重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした。ここで用いる第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした半導体基板とした。第1、第2の半導体基板の粗面化は実施例1と同様にした。これらを実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
(実施例6)
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、その重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.35〜0.41nmの鏡面とした(粗面化は実施例2と同様)。ここで用いる第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした半導体基板とした(粗面化は実施例1と同様)。これらを実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、その重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.35〜0.41nmの鏡面とした(粗面化は実施例2と同様)。ここで用いる第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.27〜0.35nmの鏡面とした半導体基板とした(粗面化は実施例1と同様)。これらを実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
(比較例1)
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした。また、第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。両半導体基板の製法は実施例1と同様である。これらの半導体を実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした。また、第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。両半導体基板の製法は実施例1と同様である。これらの半導体を実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
(比較例2)
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.23〜0.26nmの鏡面とした半導体基板とした(粗面化は実施例4と同様)。また、第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした(製法は実施例1と同様)。これらの半導体基板を実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.23〜0.26nmの鏡面とした半導体基板とした(粗面化は実施例4と同様)。また、第2の半導体基板として、砒素がドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした(製法は実施例1と同様)。これらの半導体基板を実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
(参考例1)
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。また、第2の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした。
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。また、第2の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした。
これらの半導体基板を実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
(参考例2)
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。また、第2としてアンチモンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。これらの半導体基板を実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。また、第2としてアンチモンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。これらの半導体基板を実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
(参考例3)
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。また、第2としてボロンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。これらの半導体基板を実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
第1の半導体基板として、リンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。また、第2としてボロンがドープされた半導体基板を50枚用意し、重ね合わせ面の表面粗さを1平方μmの基準内における二乗平均粗さ(Rq)で0.15〜0.22nmの鏡面とした半導体基板とした。これらの半導体基板を実施例1と同様な方法で貼り合わせ熱処理をして接着半導体とし、この接着半導体を実施例1と同様な方法でボイド検査を行ない、ボイド発生率を評価した。
表1の結果から分かるように、実施例1および2は、第2の半導体基板の表面粗さが二乗平均粗さ(Rq)で0.15〜0.22nmであっても、第1の半導体基板の表面粗さが二乗平均粗さ(Rq)で0.27〜0.35nm(実施例1),0.35〜0.41nm(実施例2)であり、いずれもボイドの発生率は5%以下となっている。実施例3は、第2の半導体基板の表面粗さが二乗平均粗さ(Rq)で0.27〜0.35nmであるから、第1の半導体基板の半導体基板の表面粗さが二乗平均粗さ(Rq)で0.15〜0.22nmであっても、ボイドの発生率は5%以下となっている。また、実施例4は、第1の半導体基板の表面粗さが二乗平均粗さ(Rq)で0.23〜0.26nmであっても、第2の半導体基板の表面粗さが二乗平均粗さ(Rq)で0.27〜0.35nmであるため、ボイドの発生率は5%以下となっている。
さらに、実施例5および実施例6は、第2の半導体基板の表面粗さが2乗平均粗さ(Rq)で0.27〜0.35nmであり、かつ第1の半導体基板の表面粗さが二乗平均粗さ(Rq)で実施例5(0.27〜0.35nm)、実施例6(0.35〜0.41nm)であるため、いずれもボイドの発生率は5%以下となっている。
これに対して、比較例1および2は、第1の半導体基板と第2の半導体基板の双方の表面粗さが、本発明で規定した範囲から外れているので、いずれもボイドの発生率が高いものとなっている。参考例1ないし3は、ドープ剤がリン、アンチモン、ボロンの事例であるが、これらの接着半導体の場合は、その表面粗さが、本発明で規定した二乗平均粗さ(Rq)で0.27以上の範囲から外れているが、いずれもボイドの発生率は少なく良質のものである。これは、リンが1300〜1400℃で蒸気化し、またアンチモンは沸点が1750℃で、さらにボロンは昇華点が2550℃と、砒素の昇華点の613℃と比較してかなり高く、貼り合わせた半導体を熱処理するときにリン,アンチモン,ボロンが蒸気化しないためにボイドの発生が生じないものと考えられる。
参考例1を比較例1と対比してみると、両者で表面粗さは同じであるが、参考例1はボイドの発生率は4%であるが、比較例1はボイドの発生率は80%と大きい。これに対して、比較例2は第2半導体基板の表面粗さを大きくしたから、ボイドの発生を比較例1の約1/2とすることができたが、それでもボイドの発生率は45%である。このボイドの発生率を5%以下にするには、少なくとも一方の半導体基板の表面粗さを、本発明で規定した二乗平均粗さ(Rq)で0.27nm以上、好ましくは0.27〜0.50nmさらに好ましくは0.27〜0.35nmの範囲とすることが必要であることが分かる。
1…素子基板、2…支持基板。
Claims (2)
- 半導体基板に砒素を含む第1の半導体基板と第2の半導体基板を鏡面研磨してその鏡面同士を重ね合わせて熱処理した接着半導体の製造方法において、第1の半導体基板と第2の半導体基板の少なくとも一方の半導体基板の表面粗さの下限値を、1平方μmの基準内における二乗平均粗さ(Rq)で0.27nm以上としたことを特徴とする接着半導体の製造方法。
- 上記の接着半導体の製造方法で、第1の半導体基板と第2の半導体基板の少なくとも一方の半導体基板の表面粗さを、1平方μmの基準内における二乗平均粗さ(Rq)で0.27nm以上で0.50nm以下としたことを特徴とする請求項1記載の接着半導体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003391135A JP2005158813A (ja) | 2003-11-20 | 2003-11-20 | 接着半導体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003391135A JP2005158813A (ja) | 2003-11-20 | 2003-11-20 | 接着半導体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005158813A true JP2005158813A (ja) | 2005-06-16 |
Family
ID=34718292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003391135A Withdrawn JP2005158813A (ja) | 2003-11-20 | 2003-11-20 | 接着半導体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005158813A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009517855A (ja) * | 2005-11-28 | 2009-04-30 | エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ | 分子接合による結合のためのプロセスおよび装置 |
JP2013093632A (ja) * | 2013-02-21 | 2013-05-16 | Sumitomo Electric Ind Ltd | GaAs半導体基板およびその製造方法 |
CN111952210A (zh) * | 2019-05-15 | 2020-11-17 | 上海新昇半导体科技有限公司 | 硅片贴合气泡数量评估方法及图像传感器结构制备方法 |
-
2003
- 2003-11-20 JP JP2003391135A patent/JP2005158813A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009517855A (ja) * | 2005-11-28 | 2009-04-30 | エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ | 分子接合による結合のためのプロセスおよび装置 |
JP2013093632A (ja) * | 2013-02-21 | 2013-05-16 | Sumitomo Electric Ind Ltd | GaAs半導体基板およびその製造方法 |
CN111952210A (zh) * | 2019-05-15 | 2020-11-17 | 上海新昇半导体科技有限公司 | 硅片贴合气泡数量评估方法及图像传感器结构制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9202711B2 (en) | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness | |
JP4830290B2 (ja) | 直接接合ウェーハの製造方法 | |
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
JP5673572B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP2008028244A (ja) | 貼合せsoiウェーハの製造方法およびその方法により製造された貼合せsoiウェーハ | |
JP2007214256A (ja) | Soiウェーハ | |
JP2011071193A (ja) | 貼合せsoiウェーハ及びその製造方法 | |
JP2000036445A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
US20190198386A1 (en) | Method for manufacturing bonded soi wafer | |
JP3921823B2 (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
JP2005158813A (ja) | 接着半導体の製造方法 | |
JP2010092909A (ja) | Soiウェーハの製造方法 | |
JP5766901B2 (ja) | 貼り合わせウェーハの製造方法 | |
JPH05109678A (ja) | Soi基板の製造方法 | |
JP2003309101A (ja) | 貼り合せ基板の製造方法 | |
JP5531642B2 (ja) | 貼り合わせウェーハの製造方法 | |
JPH10242015A (ja) | 張り合わせシリコン基板およびその製造方法 | |
JP2008227207A (ja) | 貼り合わせウェーハの製造方法 | |
TW201009945A (en) | Silicon wafer and production method thereof | |
JP5364345B2 (ja) | Soi基板の作製方法 | |
JPH08115861A (ja) | 張り合わせ半導体基板およびその製造方法 | |
JP2003338440A (ja) | 接着半導体及びその製造方法 | |
JP2796666B2 (ja) | Copを低減した張り合わせ半導体基板およびその製造方法 | |
JP2012104666A (ja) | 貼り合わせウェーハ及びその製造方法 | |
JP5555995B2 (ja) | 貼り合わせシリコンウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060905 |
|
A711 | Notification of change in applicant |
Effective date: 20070711 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071211 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091120 |