JP2003338440A - 接着半導体及びその製造方法 - Google Patents
接着半導体及びその製造方法Info
- Publication number
- JP2003338440A JP2003338440A JP2002146135A JP2002146135A JP2003338440A JP 2003338440 A JP2003338440 A JP 2003338440A JP 2002146135 A JP2002146135 A JP 2002146135A JP 2002146135 A JP2002146135 A JP 2002146135A JP 2003338440 A JP2003338440 A JP 2003338440A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- roughness
- surface roughness
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】この発明は、接着半導体の接着面である鏡面の
表面粗さ下限値を限定することによって、接着半導体に
おける接着が不十分な部分のボイドの発生を減少させ、
デバイス製造での不良品の発生を減少し歩留まりの向上
した接着半導体を効率よく得ようとしたものである。 【解決手段】表面粗さを１平方μｍの基準内における二
乗平均根粗さ（Ｒｑ）で１．０ｎｍ以下の鏡面に研磨し
た第１の半導体基板と第２の半導体基板の鏡面同士を接
着した接着半導体において、第１の半導体基板と第２の
半導体基板の少なくとも一方の半導体基板の表面粗さ下
限値を、表面粗さを１平方μｍの基準内における二乗平
均根粗さ（Ｒｑ）で０．２７ｎｍ以上としたことを特徴
とする。
表面粗さ下限値を限定することによって、接着半導体に
おける接着が不十分な部分のボイドの発生を減少させ、
デバイス製造での不良品の発生を減少し歩留まりの向上
した接着半導体を効率よく得ようとしたものである。 【解決手段】表面粗さを１平方μｍの基準内における二
乗平均根粗さ（Ｒｑ）で１．０ｎｍ以下の鏡面に研磨し
た第１の半導体基板と第２の半導体基板の鏡面同士を接
着した接着半導体において、第１の半導体基板と第２の
半導体基板の少なくとも一方の半導体基板の表面粗さ下
限値を、表面粗さを１平方μｍの基準内における二乗平
均根粗さ（Ｒｑ）で０．２７ｎｍ以上としたことを特徴
とする。
Description
【０００１】
【発明の属する技術分野】この発明は、接着半導体及び
その製造方法に関する。さらにいえば、Ｓｉ半導体基板
同士或いはＧａＡｓ半導体基板、その他の半導体基板同
士、又は異種の半導体基板同士を接着した接着半導体及
びその製造方法に関する。
その製造方法に関する。さらにいえば、Ｓｉ半導体基板
同士或いはＧａＡｓ半導体基板、その他の半導体基板同
士、又は異種の半導体基板同士を接着した接着半導体及
びその製造方法に関する。
【０００２】
【従来の技術】鏡面研磨した２枚の半導体基板を接着し
た接着半導体は既知である。その製法は、鏡面研磨した
２枚の半導体基板を洗浄してその鏡面同士を貼り合わ
せ、これを窒素−酸素の混合雰囲気中５００〜１１００
℃で約２時間加熱するものである。接着半導体にあっ
て、貼り合わせ個所で部分的に発生する未接合部分のボ
イドは、ダイシングなどのデバイス製造工程で不良品を
発生する技術上の問題点で、そのためボイドのない接着
半導体を製造するために様々な提案がこれまでになされ
てきた。接着半導体におけるボイドの解消には、従来か
ら接合面の平坦度を可能な限り上げて表面粗さを小さく
することが効果あるとされ、そのための多くの研究がな
されている。
た接着半導体は既知である。その製法は、鏡面研磨した
２枚の半導体基板を洗浄してその鏡面同士を貼り合わ
せ、これを窒素−酸素の混合雰囲気中５００〜１１００
℃で約２時間加熱するものである。接着半導体にあっ
て、貼り合わせ個所で部分的に発生する未接合部分のボ
イドは、ダイシングなどのデバイス製造工程で不良品を
発生する技術上の問題点で、そのためボイドのない接着
半導体を製造するために様々な提案がこれまでになされ
てきた。接着半導体におけるボイドの解消には、従来か
ら接合面の平坦度を可能な限り上げて表面粗さを小さく
することが効果あるとされ、そのための多くの研究がな
されている。
【０００３】特開平１−１０３８６２号では、接着半導
体基板の製造において、半導体基板の接着面の粗さ上限
値として基準内の一辺の長さ１mmで測定した最大高さRm
axで１３０Ａ（１３ｎｍ）以下とすることが提案されて
いる。特開平２−１２６６２５号では半導体基板の接合
面の表面粗さを２５０μｍ基準面の中心線平均粗さで
０．５ｎｍ以下とすることによってボイドのない半導体
ウェーハの接合方法を提案している。さらに、特開平７
−２４９５９８号は、貼り合わせ半導体（接着半導体）
において、ボイドの発生率を高める貼り合わせ不良は、
ウェーハの貼り合わせ面の表面粗さに大きく依存し、ウ
ェーハ表面が平坦である程貼り合わせを良好に行うこと
ができるとして、表面粗さをＲａ値で１ｎｍ以下とする
ことを提案している。
体基板の製造において、半導体基板の接着面の粗さ上限
値として基準内の一辺の長さ１mmで測定した最大高さRm
axで１３０Ａ（１３ｎｍ）以下とすることが提案されて
いる。特開平２−１２６６２５号では半導体基板の接合
面の表面粗さを２５０μｍ基準面の中心線平均粗さで
０．５ｎｍ以下とすることによってボイドのない半導体
ウェーハの接合方法を提案している。さらに、特開平７
−２４９５９８号は、貼り合わせ半導体（接着半導体）
において、ボイドの発生率を高める貼り合わせ不良は、
ウェーハの貼り合わせ面の表面粗さに大きく依存し、ウ
ェーハ表面が平坦である程貼り合わせを良好に行うこと
ができるとして、表面粗さをＲａ値で１ｎｍ以下とする
ことを提案している。
【０００４】また、実際の製造においても、接着半導体
におけるシリコンウェーハの表面粗さは、これらの先行
技術と同じように、通常のデバイス作製の鏡面加工で得
られる１μｍ基準面内における二乗平均根粗さが０．１
〜０．２２ｎｍの高平坦度のものが一般に用いられてき
た。ところが、こうした高平坦度に鏡面加工されたシリ
コンウエーハの鏡面同士を接着した接着半導体にあって
も、ボイドの発生は必ずしも十分に無くすことが出来て
いない現状にあることが分かってきた。
におけるシリコンウェーハの表面粗さは、これらの先行
技術と同じように、通常のデバイス作製の鏡面加工で得
られる１μｍ基準面内における二乗平均根粗さが０．１
〜０．２２ｎｍの高平坦度のものが一般に用いられてき
た。ところが、こうした高平坦度に鏡面加工されたシリ
コンウエーハの鏡面同士を接着した接着半導体にあって
も、ボイドの発生は必ずしも十分に無くすことが出来て
いない現状にあることが分かってきた。
【０００５】
【発明が解決しようとする課題】この発明は、接着半導
体の接合面である鏡面の表面粗さ下限値を限定すること
によって、接着半導体における接着が不十分な部分のボ
イドの発生を無くし、デバイス製造での不良品の発生を
減少し歩留の向上した接着半導体を効率よく得ようとし
たものである。
体の接合面である鏡面の表面粗さ下限値を限定すること
によって、接着半導体における接着が不十分な部分のボ
イドの発生を無くし、デバイス製造での不良品の発生を
減少し歩留の向上した接着半導体を効率よく得ようとし
たものである。
【０００６】
【課題を解決するための手段】この発明は、表面粗さを
１平方μｍの基準内における二乗平均根粗さ（Ｒｑ）で
１．０ｎｍ以下の鏡面に研磨した第１の半導体基板と第
２の半導体基板の鏡面同士を接着した接着半導体におい
て、第１の半導体基板と第２の半導体基板の少なくとも
一方の半導体基板の表面粗さ下限値を、１平方μｍの基
準内における二乗平均根粗さ（Ｒｑ）で０．２７ｎｍ以
上としたことを特徴とする接着半導体（請求項１）、表
面粗さを１平方μｍの基準内における二乗平均根粗さ
（Ｒｑ）で１．０ｎｍ以下の鏡面に研磨した第１の半導
体基板と第２の半導体基板の鏡面同士を接着して接着半
導体を製造するに当たり、第１の半導体基板と第２の半
導体基板の少なくとも一方の半導体基板の表面粗さ下限
値を、１平方μｍの基準内における二乗平均根粗さ（Ｒ
ｑ）で０．２７ｎｍ以上として鏡面同士を貼り合わせ、
その後これを熱処理して接着することを特徴とする接着
半導体の製造方法（請求項２）及び鏡面研磨した第１の
半導体基板と第２の半導体基板の鏡面同士を接着して接
着半導体を製造するに当たり、第１の半導体基板と第２
の半導体基板の少なくとも一方の半導体基板の表面粗さ
を、１平方μｍの基準内における二乗平均根粗さ（Ｒ
ｑ）で０．２７〜０．５ｎｍとして鏡面同士を貼り合わ
せ、その後これを熱処理して接着することを特徴とする
接着半導体の製造方法（請求項３）である。
１平方μｍの基準内における二乗平均根粗さ（Ｒｑ）で
１．０ｎｍ以下の鏡面に研磨した第１の半導体基板と第
２の半導体基板の鏡面同士を接着した接着半導体におい
て、第１の半導体基板と第２の半導体基板の少なくとも
一方の半導体基板の表面粗さ下限値を、１平方μｍの基
準内における二乗平均根粗さ（Ｒｑ）で０．２７ｎｍ以
上としたことを特徴とする接着半導体（請求項１）、表
面粗さを１平方μｍの基準内における二乗平均根粗さ
（Ｒｑ）で１．０ｎｍ以下の鏡面に研磨した第１の半導
体基板と第２の半導体基板の鏡面同士を接着して接着半
導体を製造するに当たり、第１の半導体基板と第２の半
導体基板の少なくとも一方の半導体基板の表面粗さ下限
値を、１平方μｍの基準内における二乗平均根粗さ（Ｒ
ｑ）で０．２７ｎｍ以上として鏡面同士を貼り合わせ、
その後これを熱処理して接着することを特徴とする接着
半導体の製造方法（請求項２）及び鏡面研磨した第１の
半導体基板と第２の半導体基板の鏡面同士を接着して接
着半導体を製造するに当たり、第１の半導体基板と第２
の半導体基板の少なくとも一方の半導体基板の表面粗さ
を、１平方μｍの基準内における二乗平均根粗さ（Ｒ
ｑ）で０．２７〜０．５ｎｍとして鏡面同士を貼り合わ
せ、その後これを熱処理して接着することを特徴とする
接着半導体の製造方法（請求項３）である。
【０００７】
【発明の実施の態様】これまでに本発明者が多数の接着
半導体について行った追跡調査の結果では、接着半導体
におけるボイドの発生は、従来当業者が考えていたよう
に、半導体基板の接着面の表面粗さを小さくすればする
程に減少するものではなく、反対に接着面の表面粗さを
或る値以上に粗くすると却ってボイドの発生が減少する
事実を見出したものである。その理由は明らかではない
が、発明者は次のように推測している。接着半導体を製
造するには、半導体基板を鏡面研磨したのち洗浄しその
鏡面同士を貼り合わせ、これを５００〜１１００℃で熱
処理して強固な接合体とする。この場合に、貼り合わせ
る半導体基板の接合面の表面粗さを小さくすればする
程、接合する２枚の半導体基板の間には間隙が無くなっ
て、内側に付着した表面吸着物が外部に放出され難くな
って封じ込められる。そして、この状態で半導体基板は
加熱されての外周部から結合がなされていく。しかし、
このときに接合面の表面粗さが逆に或程度粗いと、半導
体基板を貼り合わせる際に、鏡面に付着した鏡面付着物
は、表面粗さを粗くしたことによって生じた間隙から外
部に散逸されると考えたものである。
半導体について行った追跡調査の結果では、接着半導体
におけるボイドの発生は、従来当業者が考えていたよう
に、半導体基板の接着面の表面粗さを小さくすればする
程に減少するものではなく、反対に接着面の表面粗さを
或る値以上に粗くすると却ってボイドの発生が減少する
事実を見出したものである。その理由は明らかではない
が、発明者は次のように推測している。接着半導体を製
造するには、半導体基板を鏡面研磨したのち洗浄しその
鏡面同士を貼り合わせ、これを５００〜１１００℃で熱
処理して強固な接合体とする。この場合に、貼り合わせ
る半導体基板の接合面の表面粗さを小さくすればする
程、接合する２枚の半導体基板の間には間隙が無くなっ
て、内側に付着した表面吸着物が外部に放出され難くな
って封じ込められる。そして、この状態で半導体基板は
加熱されての外周部から結合がなされていく。しかし、
このときに接合面の表面粗さが逆に或程度粗いと、半導
体基板を貼り合わせる際に、鏡面に付着した鏡面付着物
は、表面粗さを粗くしたことによって生じた間隙から外
部に散逸されると考えたものである。
【０００８】確かに、接着半導体において接着面の表面
粗さを小さくすればするほど、接着される半導体基板の
間には凹凸が少なくなり、基板の凹凸によるボイドの発
生を減少させることがきる。しかしながら、基板の表面
粗さを更に小さくすると、洗浄後に鏡面に新たに付着し
た表面吸着物、雰囲気にある有機物が気化して付着した
パーティクルなどに起因するボイドは逆に増加する傾向
となる。即ち、鏡面処理したのち洗浄した半導体基板に
あっても、洗浄液などが気化して付着した表面吸着物や
有機物などのパーティクルが洗浄後の半導体基板の鏡面
に残存することは避けられず、これらが接合基板の凹凸
によるボイドとは別のボイドを発生させるものである。
粗さを小さくすればするほど、接着される半導体基板の
間には凹凸が少なくなり、基板の凹凸によるボイドの発
生を減少させることがきる。しかしながら、基板の表面
粗さを更に小さくすると、洗浄後に鏡面に新たに付着し
た表面吸着物、雰囲気にある有機物が気化して付着した
パーティクルなどに起因するボイドは逆に増加する傾向
となる。即ち、鏡面処理したのち洗浄した半導体基板に
あっても、洗浄液などが気化して付着した表面吸着物や
有機物などのパーティクルが洗浄後の半導体基板の鏡面
に残存することは避けられず、これらが接合基板の凹凸
によるボイドとは別のボイドを発生させるものである。
【０００９】この発明では、洗浄した半導体基板の鏡面
に付着した表面吸着物やパーティクルなどを半導体基板
の貼り合わせ工程で外部に放出させるようにすることが
重要と考えたものである。そのためには、従来のように
半導体基板の接着面の表面粗さを可能な限度で小さくす
ることは好ましくなく、その表面粗さの下限値を１平方
μｍの基準内における二乗平均根粗さ（Ｒｑ）で０．２
７ｎｍ以上として鏡面同士を貼り合わせることが却って
好ましいことを見出したものである。鏡面粗さの二乗平
均根粗さ（Ｒｑ）は、JIS B 0601:2001で定められてい
ているもので、平均線から測定曲線までの偏差の二乗を
平均した値の平方根である。
に付着した表面吸着物やパーティクルなどを半導体基板
の貼り合わせ工程で外部に放出させるようにすることが
重要と考えたものである。そのためには、従来のように
半導体基板の接着面の表面粗さを可能な限度で小さくす
ることは好ましくなく、その表面粗さの下限値を１平方
μｍの基準内における二乗平均根粗さ（Ｒｑ）で０．２
７ｎｍ以上として鏡面同士を貼り合わせることが却って
好ましいことを見出したものである。鏡面粗さの二乗平
均根粗さ（Ｒｑ）は、JIS B 0601:2001で定められてい
ているもので、平均線から測定曲線までの偏差の二乗を
平均した値の平方根である。
【００１０】本発明者は、接着面を高度に鏡面仕上げし
て平坦とした接着半導体にあってもボイドの消失が十分
でない原因を究明するため、多数の接着半導体基板につ
いて追跡調査をした結果、接着する半導体基板の少なく
とも一方の半導体基板の表面粗さの下限値を、１平方μ
ｍの基準内における二乗平均根粗さ（Ｒｑ）で０．２７
ｎｍとすることで、接着半導体基板のボイドの発生を大
きく減少させることができることを見出したものであ
る。即ち、半導体基板の表面粗さを敢えて粗めとするこ
とで、鏡面研磨した半導体基板の鏡面同士を接合した場
合に、半導体基板の鏡面に付着した表面吸着物が接合面
の外部に放出されると考えたものである。本発明におい
ては、貼り合わせる２枚の半導体基板の少なくと一方の
半導体基板の表面粗さの下限値を、１平方μｍの基準内
における二乗平均根粗さ（Ｒｑ）で０．２７ｎｍとすれ
ばよい。これと貼り合わせる他方の半導体基板は、その
表面粗さが上記のものと同様に表面粗さを１平方μｍの
基準内における二乗平均根粗さ（Ｒｑ）で０．２７ｎｍ
以上であっても勿論よいが、その値未満であってもよ
い。いずれの場合も接着によって鏡面に付着した表面吸
着物を外部に放出することが可能である。また、半導体
基板の表面粗さの上限については、貼り合わせるいずれ
の半導体基板でも表面粗さを１平方μｍの基準内におけ
る二乗平均根粗さ（Ｒｑ）を１．０ｎｍとする。表面粗
さが１平方μｍの基準内における二乗平均根粗さ（Ｒ
ｑ）で１．０ｎｍを超えた面を有する半導体基板を一方
に用いた場合は、他方の半導体基板の表面粗さを１平方
μｍの基準内における二乗平均根粗さ（Ｒｑ）で０．２
７〜１．０ｎｍとしても基板の凹凸によるボイドの発生
が避けられない。この発明で用いる半導体基板の表面粗
さの上限値のさらに好ましい値は、１平方μｍの基準内
における二乗平均根粗さ（Ｒｑ）で０．５ｎｍである。
本発明の接着半導体はＳｉ半導体基板同士に限らず、Ｇ
ａＡｓ半導体基板、その他の半導体基板同士、さらには
異種の半導体基板同士を接着したものでもよい。また、
貼り合わせる２枚の半導体基板のいずかか一方又は双方
を熱酸化して、表面に酸化膜を形成したものであっても
よい。
て平坦とした接着半導体にあってもボイドの消失が十分
でない原因を究明するため、多数の接着半導体基板につ
いて追跡調査をした結果、接着する半導体基板の少なく
とも一方の半導体基板の表面粗さの下限値を、１平方μ
ｍの基準内における二乗平均根粗さ（Ｒｑ）で０．２７
ｎｍとすることで、接着半導体基板のボイドの発生を大
きく減少させることができることを見出したものであ
る。即ち、半導体基板の表面粗さを敢えて粗めとするこ
とで、鏡面研磨した半導体基板の鏡面同士を接合した場
合に、半導体基板の鏡面に付着した表面吸着物が接合面
の外部に放出されると考えたものである。本発明におい
ては、貼り合わせる２枚の半導体基板の少なくと一方の
半導体基板の表面粗さの下限値を、１平方μｍの基準内
における二乗平均根粗さ（Ｒｑ）で０．２７ｎｍとすれ
ばよい。これと貼り合わせる他方の半導体基板は、その
表面粗さが上記のものと同様に表面粗さを１平方μｍの
基準内における二乗平均根粗さ（Ｒｑ）で０．２７ｎｍ
以上であっても勿論よいが、その値未満であってもよ
い。いずれの場合も接着によって鏡面に付着した表面吸
着物を外部に放出することが可能である。また、半導体
基板の表面粗さの上限については、貼り合わせるいずれ
の半導体基板でも表面粗さを１平方μｍの基準内におけ
る二乗平均根粗さ（Ｒｑ）を１．０ｎｍとする。表面粗
さが１平方μｍの基準内における二乗平均根粗さ（Ｒ
ｑ）で１．０ｎｍを超えた面を有する半導体基板を一方
に用いた場合は、他方の半導体基板の表面粗さを１平方
μｍの基準内における二乗平均根粗さ（Ｒｑ）で０．２
７〜１．０ｎｍとしても基板の凹凸によるボイドの発生
が避けられない。この発明で用いる半導体基板の表面粗
さの上限値のさらに好ましい値は、１平方μｍの基準内
における二乗平均根粗さ（Ｒｑ）で０．５ｎｍである。
本発明の接着半導体はＳｉ半導体基板同士に限らず、Ｇ
ａＡｓ半導体基板、その他の半導体基板同士、さらには
異種の半導体基板同士を接着したものでもよい。また、
貼り合わせる２枚の半導体基板のいずかか一方又は双方
を熱酸化して、表面に酸化膜を形成したものであっても
よい。
【００１１】本発明における半導体基板の鏡面研磨は従
来と全く同様に行うことができる。即ち、研磨液を用い
て研磨パットで行われる。従来行われる半導体シリコン
ウェーハの鏡面研磨は、一般に３段階で行われている。
１次研磨は平坦度の修正、２次研磨は表面粗さの修正、
仕上げ研磨はヘイズの修正を目的とする。ヘイズとは集
光灯下で観察されるウェーハの表面上のくもりを表す略
称である。１次研磨では、研磨布に発泡ウレタンシート
やポリシリコン等の不織布にウレタン樹脂を含浸させた
硬質な研磨布、研磨剤に研磨促進剤が添加された研磨剤
が使用される。２次研磨と仕上げ研磨では、研磨布に不
織布の上にウレタン樹脂を発泡させたスエード状の軟質
な研磨布、研磨剤にヘイズ修正のための添加剤を加えた
研磨剤がそれぞれ用いられている。
来と全く同様に行うことができる。即ち、研磨液を用い
て研磨パットで行われる。従来行われる半導体シリコン
ウェーハの鏡面研磨は、一般に３段階で行われている。
１次研磨は平坦度の修正、２次研磨は表面粗さの修正、
仕上げ研磨はヘイズの修正を目的とする。ヘイズとは集
光灯下で観察されるウェーハの表面上のくもりを表す略
称である。１次研磨では、研磨布に発泡ウレタンシート
やポリシリコン等の不織布にウレタン樹脂を含浸させた
硬質な研磨布、研磨剤に研磨促進剤が添加された研磨剤
が使用される。２次研磨と仕上げ研磨では、研磨布に不
織布の上にウレタン樹脂を発泡させたスエード状の軟質
な研磨布、研磨剤にヘイズ修正のための添加剤を加えた
研磨剤がそれぞれ用いられている。
【００１２】上記の表面粗さに研磨された一方の半導体
基板は、常法によって洗浄された後に、従来の通常の方
法で鏡面研磨されたいま一方の半導体基板と、それぞれ
の鏡面同士を清浄化雰囲気で貼り合わせてその後の熱処
理（結合強化熱処理）がされる。この結合強化熱処理
は、常法によって窒素−酸素混合雰囲気中で例えば５０
０〜１１００℃で約２時間加熱し、半導体基板同士を強
固に結合して一体化させる。得られた接着半導体のボイ
ドの検査方法は、赤外線透過によるＩＲ検査、超音波探
傷によるボイド検査などがあるが、超音波探傷装置で測
定するのが精度よく好ましい。
基板は、常法によって洗浄された後に、従来の通常の方
法で鏡面研磨されたいま一方の半導体基板と、それぞれ
の鏡面同士を清浄化雰囲気で貼り合わせてその後の熱処
理（結合強化熱処理）がされる。この結合強化熱処理
は、常法によって窒素−酸素混合雰囲気中で例えば５０
０〜１１００℃で約２時間加熱し、半導体基板同士を強
固に結合して一体化させる。得られた接着半導体のボイ
ドの検査方法は、赤外線透過によるＩＲ検査、超音波探
傷によるボイド検査などがあるが、超音波探傷装置で測
定するのが精度よく好ましい。
【００１３】
【実施例】直径５インチ、厚さ６２５μｍのシリコンウ
ェーハ１００枚を１ロットとしての８ロットを準備し
た。シリコンウェーハはロット毎に異なった研磨を行っ
て表面粗さを異なったものとするが、ロット内のシリコ
ンウェーハはいずれも同様の研磨をして同じような表面
粗さとなるようにした。シリコンウェーハの表面粗さ
は、各ロット１００枚の中の２０枚を抽出してＡＦＭ
（Atomic Force Microscopy）で測定しその平均値をも
って表した。表面粗さは、１平方μｍの基準内における
二乗平均根粗さ（Ｒｑ）で求めた。シリコンウェーハの
一部については熱処理をした。これらを纏めて表１に示
す。
ェーハ１００枚を１ロットとしての８ロットを準備し
た。シリコンウェーハはロット毎に異なった研磨を行っ
て表面粗さを異なったものとするが、ロット内のシリコ
ンウェーハはいずれも同様の研磨をして同じような表面
粗さとなるようにした。シリコンウェーハの表面粗さ
は、各ロット１００枚の中の２０枚を抽出してＡＦＭ
（Atomic Force Microscopy）で測定しその平均値をも
って表した。表面粗さは、１平方μｍの基準内における
二乗平均根粗さ（Ｒｑ）で求めた。シリコンウェーハの
一部については熱処理をした。これらを纏めて表１に示
す。
【００１４】
【表１】
【００１５】上記のように表面粗さを調節した各ロット
のシリコンウェーハ（各ロットで粗さ測定した２０枚を
除く残りの８０枚）に対し、貼り合わせる他方のシリコ
ンウェーハは、通常のデバイスに使用されているもの
で、表面粗さが１平方μｍの基準内における２乗平均根
粗さ（Ｒｑ）で０．１〜０．２ｎｍのものを用いた。貼
り合わせた半導体基板は、１１００℃で２時間、酸素／
窒素比が１／５の混合雰囲気で熱処理して接着半導体基
板とした。この接着半導体基板を超音波探傷装置でボイ
ドの発生状況を調べ、ボイドが全く発生しないものをボ
イド無し、ボイドの発生が１個でも確認されたものをボ
イド発生とした。各ロットの半導体基板の表面粗さであ
る１平方μｍの基準内における二乗平均根粗さ（Ｒｑ）
と、これを一方に用いた接着半導体基板のボイド発生率
（％）との関係を求めた。この結果を図１に示した。な
お、ウェーハ周囲の幅２mm程度の狭いリング状の縁取り
部分は未接着部分が存在するが、この部分は加工工程で
除去される部分で、本発明で問題としている未接着部分
とは関係ない。
のシリコンウェーハ（各ロットで粗さ測定した２０枚を
除く残りの８０枚）に対し、貼り合わせる他方のシリコ
ンウェーハは、通常のデバイスに使用されているもの
で、表面粗さが１平方μｍの基準内における２乗平均根
粗さ（Ｒｑ）で０．１〜０．２ｎｍのものを用いた。貼
り合わせた半導体基板は、１１００℃で２時間、酸素／
窒素比が１／５の混合雰囲気で熱処理して接着半導体基
板とした。この接着半導体基板を超音波探傷装置でボイ
ドの発生状況を調べ、ボイドが全く発生しないものをボ
イド無し、ボイドの発生が１個でも確認されたものをボ
イド発生とした。各ロットの半導体基板の表面粗さであ
る１平方μｍの基準内における二乗平均根粗さ（Ｒｑ）
と、これを一方に用いた接着半導体基板のボイド発生率
（％）との関係を求めた。この結果を図１に示した。な
お、ウェーハ周囲の幅２mm程度の狭いリング状の縁取り
部分は未接着部分が存在するが、この部分は加工工程で
除去される部分で、本発明で問題としている未接着部分
とは関係ない。
【００１６】図１から分かるように、接合面の表面粗さ
を１平方μｍの基準内における二乗平均根粗さ（Ｒｑ）
で１．０ｎｍ以下に研磨した接着半導体基板において、
少なくとも一方の半導体基板の表面粗さ下限値を、１平
方μｍの基準内における二乗平均根粗さ（Ｒｑ）で０．
２７ｎｍ以上とした場合にボイドがゼロとなることが分
かる。
を１平方μｍの基準内における二乗平均根粗さ（Ｒｑ）
で１．０ｎｍ以下に研磨した接着半導体基板において、
少なくとも一方の半導体基板の表面粗さ下限値を、１平
方μｍの基準内における二乗平均根粗さ（Ｒｑ）で０．
２７ｎｍ以上とした場合にボイドがゼロとなることが分
かる。
【００１７】
【発明の効果】この発明によると接着半導体において、
接着面の表面を故意に粗くしてその表面粗さを１平方μ
ｍの基準内における二乗平均根粗さ（Ｒｑ）で０．２７
ｎｍ以上としたので、鏡面に付着した表面吸着物質が、
その後の接合に際して外部に放出されてボイドのない良
好な接着半導体基板を製造することができるようになっ
たものである。
接着面の表面を故意に粗くしてその表面粗さを１平方μ
ｍの基準内における二乗平均根粗さ（Ｒｑ）で０．２７
ｎｍ以上としたので、鏡面に付着した表面吸着物質が、
その後の接合に際して外部に放出されてボイドのない良
好な接着半導体基板を製造することができるようになっ
たものである。
【図１】接着半導体基板における接着面の１平方μｍの
基準内における二乗平均根粗さ（Ｒｑ）とボイド発生率
（％）の関係を示す線図。
基準内における二乗平均根粗さ（Ｒｑ）とボイド発生率
（％）の関係を示す線図。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１５年２月１０日（２００３．２．１
０）
０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】特開平１−１０３８２６号では、接着半導
体基板の製造において、半導体基板の接着面の粗さ上限
値として基準内の一辺の長さ１mmで測定した最大高さRm
axで１３０Ａ（１３ｎｍ）以下とすることが提案されて
いる。特開平２−１２６６２５号では半導体基板の接合
面の表面粗さを２５０μｍ基準面の中心線平均粗さで
０．５ｎｍ以下とすることによってボイドのない半導体
ウェーハの接合方法を提案している。さらに、特開平７
−２４９５９８号は、貼り合わせ半導体（接着半導体）
において、ボイドの発生率を高める貼り合わせ不良は、
ウェーハの貼り合わせ面の表面粗さに大きく依存し、ウ
ェーハ表面が平坦である程貼り合わせを良好に行うこと
ができるとして、表面粗さをＲａ値で１ｎｍ以下とする
ことを提案している。
体基板の製造において、半導体基板の接着面の粗さ上限
値として基準内の一辺の長さ１mmで測定した最大高さRm
axで１３０Ａ（１３ｎｍ）以下とすることが提案されて
いる。特開平２−１２６６２５号では半導体基板の接合
面の表面粗さを２５０μｍ基準面の中心線平均粗さで
０．５ｎｍ以下とすることによってボイドのない半導体
ウェーハの接合方法を提案している。さらに、特開平７
−２４９５９８号は、貼り合わせ半導体（接着半導体）
において、ボイドの発生率を高める貼り合わせ不良は、
ウェーハの貼り合わせ面の表面粗さに大きく依存し、ウ
ェーハ表面が平坦である程貼り合わせを良好に行うこと
ができるとして、表面粗さをＲａ値で１ｎｍ以下とする
ことを提案している。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 吉川 淳
新潟県岩船郡関川村辰田新278 関川東芝
セラミックス株式会社内
Claims (3)
- 【請求項１】 表面粗さを１平方μｍの基準内における
二乗平均根粗さ（Ｒｑ）で１．０ｎｍ以下の鏡面に研磨
した第１の半導体基板と第２の半導体基板の鏡面同士を
接着した接着半導体において、第１の半導体基板と第２
の半導体基板の少なくとも一方の半導体基板の表面粗さ
下限値を、１平方μｍの基準内における二乗平均根粗さ
（Ｒｑ）で０．２７ｎｍ以上としたことを特徴とする接
着半導体。 - 【請求項２】 表面粗さを１平方μｍの基準内における
二乗平均根粗さ（Ｒｑ）で１．０ｎｍ以下の鏡面に研磨
した第１の半導体基板と第２の半導体基板の鏡面同士を
接着して接着半導体を製造するに当たり、第１の半導体
基板と第２の半導体基板の少なくとも一方の半導体基板
の表面粗さ下限値を、１平方μｍの基準内における二乗
平均根粗さ（Ｒｑ）で０．２７ｎｍ以上として鏡面同士
を貼り合わせ、その後これを熱処理して接着することを
特徴とする接着半導体の製造方法。 - 【請求項３】 鏡面研磨した第１の半導体基板と第２の
半導体基板の鏡面同士を接着して接着半導体を製造する
に当たり、第１の半導体基板と第２の半導体基板の少な
くとも一方の半導体基板の表面粗さを、１平方μｍの基
準内における二乗平均根粗さ（Ｒｑ）で０．２７〜０．
５ｎｍとして鏡面同士を貼り合わせ、その後これを熱処
理して接着することを特徴とする接着半導体の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002146135A JP2003338440A (ja) | 2002-05-21 | 2002-05-21 | 接着半導体及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002146135A JP2003338440A (ja) | 2002-05-21 | 2002-05-21 | 接着半導体及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003338440A true JP2003338440A (ja) | 2003-11-28 |
Family
ID=29705211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002146135A Pending JP2003338440A (ja) | 2002-05-21 | 2002-05-21 | 接着半導体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003338440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101187340B1 (ko) | 2010-09-28 | 2012-10-02 | 삼성코닝정밀소재 주식회사 | 접합기판 제조방법 |
-
2002
- 2002-05-21 JP JP2002146135A patent/JP2003338440A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101187340B1 (ko) | 2010-09-28 | 2012-10-02 | 삼성코닝정밀소재 주식회사 | 접합기판 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100893182B1 (ko) | 웨이퍼 세정방법 | |
| JP2812405B2 (ja) | 半導体基板の製造方法 | |
| US6566233B2 (en) | Method for manufacturing bonded wafer | |
| JP3321882B2 (ja) | 基板はり合わせ方法 | |
| US8440541B2 (en) | Methods for reducing the width of the unbonded region in SOI structures | |
| US6900113B2 (en) | Method for producing bonded wafer and bonded wafer | |
| JPH09252100A (ja) | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ | |
| US20110111594A1 (en) | Wafer bonding method | |
| JP2011071193A (ja) | 貼合せｓｏｉウェーハ及びその製造方法 | |
| JP2003338440A (ja) | 接着半導体及びその製造方法 | |
| US20110180896A1 (en) | Method of producing bonded wafer structure with buried oxide/nitride layers | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10270298A (ja) | 張り合わせ基板の製造方法 | |
| JP2005158813A (ja) | 接着半導体の製造方法 | |
| JP3604026B2 (ja) | 張り合わせシリコン基板の製造方法 | |
| JP3846657B2 (ja) | 貼り合わせ基板およびその製造方法 | |
| JP2010188489A (ja) | 接合ウェーハの製造方法 | |
| JP3775681B2 (ja) | 半導体ウェーハの製造方法 | |
| JP2512243B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JP2004221447A (ja) | 貼り合わせ基板の製造装置及びこの装置を用いた貼り合わせ基板の製造方法 | |
| JP2006100406A (ja) | Ｓｏｉウェーハの製造方法 | |
| TWI745001B (zh) | 接合用晶片結構及其製造方法 | |
| JP2675691B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH07335513A (ja) | 半導体基板の製造方法 | |
| JPH07130590A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070711 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20071106 |