JPH0346314A - 半導体基板の接合時又は研磨時前の処理方法 - Google Patents
半導体基板の接合時又は研磨時前の処理方法Info
- Publication number
- JPH0346314A JPH0346314A JP1182128A JP18212889A JPH0346314A JP H0346314 A JPH0346314 A JP H0346314A JP 1182128 A JP1182128 A JP 1182128A JP 18212889 A JP18212889 A JP 18212889A JP H0346314 A JPH0346314 A JP H0346314A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- substrates
- mirror
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〉
本発明は貼り合わせ法による半導体基板、例えばSOI
基板等を製作するための側基板接合時又はその接合体を
研磨する時の研磨治具への装着時における基板の処理方
法に関するものである。
基板等を製作するための側基板接合時又はその接合体を
研磨する時の研磨治具への装着時における基板の処理方
法に関するものである。
(従来の技術〉
貼り合わせ法による半導体基板例えばSol構造のデバ
イスは、従来のシリコン・デバイスが抱える問題を解決
する方法であることから現在盛んに研究が行なわれてい
る。具体的にはSol構造にすることにより高速化、ラ
ッチアップ・フリー、耐放射線素子、三次元素子、高耐
圧素子等が可能になる。・現在SOI構造を得る方法と
しては5O8(Sil−con on 5apphir
e) 、DI(Dielectric l5olati
on)、5IHOX(Separation by I
mplanted Oxygen) 、レーザー・ビー
ムによる再結晶法等があげられるが、その中の■つに貼
り合わせ法による方法がある。
イスは、従来のシリコン・デバイスが抱える問題を解決
する方法であることから現在盛んに研究が行なわれてい
る。具体的にはSol構造にすることにより高速化、ラ
ッチアップ・フリー、耐放射線素子、三次元素子、高耐
圧素子等が可能になる。・現在SOI構造を得る方法と
しては5O8(Sil−con on 5apphir
e) 、DI(Dielectric l5olati
on)、5IHOX(Separation by I
mplanted Oxygen) 、レーザー・ビー
ムによる再結晶法等があげられるが、その中の■つに貼
り合わせ法による方法がある。
この貼り合わせ法によるSDI基板作製の工程を第1図
に示す。即ち、先ず鏡面研磨基板1(シリコン〉を第1
図(a>に示すように酸化してシリコン酸化膜2を作り
、■、その鏡面同士を第1図(b)に示すように、酸素
雰囲気中1100°Cで接触させ、そのまま1時間程熱
処理し一体化(結合)する。
に示す。即ち、先ず鏡面研磨基板1(シリコン〉を第1
図(a>に示すように酸化してシリコン酸化膜2を作り
、■、その鏡面同士を第1図(b)に示すように、酸素
雰囲気中1100°Cで接触させ、そのまま1時間程熱
処理し一体化(結合)する。
次に■、一体止した基板をワックスで研磨治具に装着し
て、研磨しSOI層を1000オングストローム〜数ミ
クロン程度まで薄膜化して(第11図(C)参照)SO
I基板が作製される。
て、研磨しSOI層を1000オングストローム〜数ミ
クロン程度まで薄膜化して(第11図(C)参照)SO
I基板が作製される。
(発明が解決しようとする課題〉
上記貼り合わせによるSOI基板の作製における大きな
問題の1つとして前記■、の基板接合部のバブル(空間
)があげられる。バブルの原因として接合時に基板間へ
の粉塵、異物等の侵入、接合基板の凸凹、反り等があげ
られる。このバブルを調べる方法として超音波探傷映像
装置がある。これは似接着した基板を水中につけている
状態で基板に超音波を入射する。超音波は接着界面にバ
ブルがあると反射波を生じ、その反射波をモニターする
ことによってバブルの存在を検知する方法である。
問題の1つとして前記■、の基板接合部のバブル(空間
)があげられる。バブルの原因として接合時に基板間へ
の粉塵、異物等の侵入、接合基板の凸凹、反り等があげ
られる。このバブルを調べる方法として超音波探傷映像
装置がある。これは似接着した基板を水中につけている
状態で基板に超音波を入射する。超音波は接着界面にバ
ブルがあると反射波を生じ、その反射波をモニターする
ことによってバブルの存在を検知する方法である。
しかしながら、従来用いていた超音波探傷映像装置にお
いては、基板を水中につけている状態で超音波を入射す
るので、基板を室温で接着させて熱処理前の仮接着状態
の基板を検査すると、接着基板の外周部に接着不良があ
る場合、そこから水が侵入し、基板を汚すので再度接合
に用いるには洗浄工程が必要となる。また超音波プロー
ブを移動させながら基板全面を評価するので測定時間も
大口径になるにつれて長時間必要とする。
いては、基板を水中につけている状態で超音波を入射す
るので、基板を室温で接着させて熱処理前の仮接着状態
の基板を検査すると、接着基板の外周部に接着不良があ
る場合、そこから水が侵入し、基板を汚すので再度接合
に用いるには洗浄工程が必要となる。また超音波プロー
ブを移動させながら基板全面を評価するので測定時間も
大口径になるにつれて長時間必要とする。
次に、前記■の一体化した基板を研磨治具に装着する際
に、第2図に示すように、気泡3や埃4が研磨治具5と
基板Pとの間に存在すると、その厚みだけ隆起し、その
まま研磨を行なうと、そこだけ膜(SOI層)が薄くな
る(第3図参照)。なお、図中6はワックスを示す。し
かし今までは、研磨治具5と基板Pの間に気泡や埃が存
在しているかどうかを調べる適切な方法がなかったため
、間に気泡や埃があっても分からず、そのまま研磨工程
に移り不良品を出すことがあった。
に、第2図に示すように、気泡3や埃4が研磨治具5と
基板Pとの間に存在すると、その厚みだけ隆起し、その
まま研磨を行なうと、そこだけ膜(SOI層)が薄くな
る(第3図参照)。なお、図中6はワックスを示す。し
かし今までは、研磨治具5と基板Pの間に気泡や埃が存
在しているかどうかを調べる適切な方法がなかったため
、間に気泡や埃があっても分からず、そのまま研磨工程
に移り不良品を出すことがあった。
したがって、本発明の目的とするところは、貼り合わせ
法で製作されるSOI基板が接合不良又は研磨時埃や気
泡が基板と研磨治具間に入ることがないよう前もって基
板を処理し、常に高品位のSOI基板の作製に寄与する
ことである。
法で製作されるSOI基板が接合不良又は研磨時埃や気
泡が基板と研磨治具間に入ることがないよう前もって基
板を処理し、常に高品位のSOI基板の作製に寄与する
ことである。
(問題を解決するための手段)
上記目的を達成するために、本発明の処理方法は、貼り
合わせ法で製造される半導体基板において、接合する2
枚の鏡面基板の少なくともt枚に両面鏡面研磨された基
板を用いて、両基板の接合時、又は接合された基板を研
磨仕上げするに際して両基板を似接着又は研磨治具に装
着した状態で両面鏡面研磨した基板の接合していない鏡
面に可視の平行光線を照射し、その反射像の明暗のコン
トラストから、その接着状態又は研磨治具への基板の装
着状態を調べ、基板間又は基板と研磨治具の間に埃や気
泡が存在していないことを確認して次の工程に移るよう
にしたものである。
合わせ法で製造される半導体基板において、接合する2
枚の鏡面基板の少なくともt枚に両面鏡面研磨された基
板を用いて、両基板の接合時、又は接合された基板を研
磨仕上げするに際して両基板を似接着又は研磨治具に装
着した状態で両面鏡面研磨した基板の接合していない鏡
面に可視の平行光線を照射し、その反射像の明暗のコン
トラストから、その接着状態又は研磨治具への基板の装
着状態を調べ、基板間又は基板と研磨治具の間に埃や気
泡が存在していないことを確認して次の工程に移るよう
にしたものである。
(作 用〉
可視光の平行光線を照射すると、表面状態によって鏡面
からの反射光の方向が一定でなくなる。
からの反射光の方向が一定でなくなる。
例えば表面が凸状態では反射光は散乱してしまう。
また、表面が凹状態では反射光は集束する。したがって
SOI基板の接合界面にバブルがあれば、その表面はバ
ブルによって押されて凸状態になり、反射光は散乱し反
射像として暗く映し出される。
SOI基板の接合界面にバブルがあれば、その表面はバ
ブルによって押されて凸状態になり、反射光は散乱し反
射像として暗く映し出される。
そのため、この反射像を解析することにより予め接着状
態又は装着状態が即座に測定できる。
態又は装着状態が即座に測定できる。
(実施例〉
表面を熱酸化することにより3000オングストロ一ム
程度の酸化膜を形成した4インチ(厚さ450ミクロン
)の両面鏡面研磨シリコンウェハーと片面鏡面研磨シリ
コンウェハーを室温において、個に接着して一体とする
(第1図(b)参照)。
程度の酸化膜を形成した4インチ(厚さ450ミクロン
)の両面鏡面研磨シリコンウェハーと片面鏡面研磨シリ
コンウェハーを室温において、個に接着して一体とする
(第1図(b)参照)。
この似接着した基板Pを第4図に示すように試料台7に
鏡面が見えるように設置する。そして100 Wの白熱
灯ランプの光源8を試料台7と3メ一トル離して設置し
、可視光の平行光線9を基板Pの鏡面全体に75度の角
度から入射させる。この基板Pの鏡面に入射された平行
光線9は試料台7からlメール離れた場所に設置した白
いスクリーン10に反射像11を作り出す。この時、基
板Pに接着不良があると反射像に円形の影12、又は外
周部に接合不良があれば影13が現われる。
鏡面が見えるように設置する。そして100 Wの白熱
灯ランプの光源8を試料台7と3メ一トル離して設置し
、可視光の平行光線9を基板Pの鏡面全体に75度の角
度から入射させる。この基板Pの鏡面に入射された平行
光線9は試料台7からlメール離れた場所に設置した白
いスクリーン10に反射像11を作り出す。この時、基
板Pに接着不良があると反射像に円形の影12、又は外
周部に接合不良があれば影13が現われる。
このようにして、反射像11に接合不良部の影12、1
3等が現われた場合は、接着した基板Pを離して異物を
取除くか、また気泡部は押圧するなどして再度接着し真
空中1100℃でそのまま1時間熱処理し、結合する。
3等が現われた場合は、接着した基板Pを離して異物を
取除くか、また気泡部は押圧するなどして再度接着し真
空中1100℃でそのまま1時間熱処理し、結合する。
次に、この結合された基板Pを直径6インチの研磨治具
にエレクトロン・ワックスで装着し、前記と同様、平行
光線源から出た光を基板Pの全面に照射する。その反射
像に円形の影の有無を確認し、確認されれば研磨治具と
基板Pをよく洗浄し、再度基板Pを研磨治具に装着後、
先はどの影がなくなってから基板Pを研磨し、SOI層
が5ミクロン上1ミクロンの範囲のSO■基板とする(
第5図参照〉。なお、この場合、反射像に影のあるまま
研磨すると影に対応する部分ではSOI層がなくなる不
良品になった。
にエレクトロン・ワックスで装着し、前記と同様、平行
光線源から出た光を基板Pの全面に照射する。その反射
像に円形の影の有無を確認し、確認されれば研磨治具と
基板Pをよく洗浄し、再度基板Pを研磨治具に装着後、
先はどの影がなくなってから基板Pを研磨し、SOI層
が5ミクロン上1ミクロンの範囲のSO■基板とする(
第5図参照〉。なお、この場合、反射像に影のあるまま
研磨すると影に対応する部分ではSOI層がなくなる不
良品になった。
(発明の効果〉
本発明による処理方法によれば簡単な装置及び方法で基
板を汚すことなく、かつ非破壊で結合前の接着又は研磨
治具への装着不良が即座に評価できるので、結合加工や
研磨加工による不良をなくすことができるので産業界に
寄与するところ大である。
板を汚すことなく、かつ非破壊で結合前の接着又は研磨
治具への装着不良が即座に評価できるので、結合加工や
研磨加工による不良をなくすことができるので産業界に
寄与するところ大である。
第1図(a)〜(C)は貼り合わせ法による薄膜SOI
基板の製作工程図、第2図は異種物の入った基板の研磨
工程図、第3図は異種物の入った基板の研磨後のSOI
基板を示す図、第4図は基板接合の評価方法の構成図、
第5図は本発明により研磨したSol基板を示す図であ
る。
基板の製作工程図、第2図は異種物の入った基板の研磨
工程図、第3図は異種物の入った基板の研磨後のSOI
基板を示す図、第4図は基板接合の評価方法の構成図、
第5図は本発明により研磨したSol基板を示す図であ
る。
Claims (1)
- 1、貼り合わせ法で製作される半導体基板において、接
合する2枚の鏡面基板の少なくとも1枚に両面鏡面研磨
された基板を用いて両基板の接合時、又は接合された後
の基板を研磨仕上げするに際し、両基板を接着、又は研
磨治具に装着した状態で、両面鏡面研磨した基板の接着
していない鏡面の全面に可視の平行光線を照射し、その
反射像の明暗のコントラストからその接着状態又は装着
状態を評価するようにした半導体基板の接合時又は研磨
時前の処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182128A JPH0346314A (ja) | 1989-07-14 | 1989-07-14 | 半導体基板の接合時又は研磨時前の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182128A JPH0346314A (ja) | 1989-07-14 | 1989-07-14 | 半導体基板の接合時又は研磨時前の処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0346314A true JPH0346314A (ja) | 1991-02-27 |
Family
ID=16112819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1182128A Pending JPH0346314A (ja) | 1989-07-14 | 1989-07-14 | 半導体基板の接合時又は研磨時前の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346314A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135451A (ja) * | 2008-12-03 | 2010-06-17 | Sumco Corp | 貼り合わせ基板のボイド検査方法 |
| JP2012233880A (ja) * | 2011-04-19 | 2012-11-29 | Shibaura Mechatronics Corp | 基板検査装置、基板検査方法及び該基板検査装置の調整方法 |
| JP2016156830A (ja) * | 2011-04-19 | 2016-09-01 | 芝浦メカトロニクス株式会社 | 基板検査装置及び基板検査装置の調整方法 |
| JP2019029611A (ja) * | 2017-08-03 | 2019-02-21 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
| KR20200115654A (ko) * | 2018-03-20 | 2020-10-07 | 엔지케이 인슐레이터 엘티디 | 압전성 재료 기판과 지지 기판의 접합체 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106052A (ja) * | 1988-10-14 | 1990-04-18 | Shin Etsu Handotai Co Ltd | 接合ウエーハ検査方法 |
| JPH02122539A (ja) * | 1988-10-31 | 1990-05-10 | Fujitsu Ltd | Soi基板の検査方法 |
-
1989
- 1989-07-14 JP JP1182128A patent/JPH0346314A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106052A (ja) * | 1988-10-14 | 1990-04-18 | Shin Etsu Handotai Co Ltd | 接合ウエーハ検査方法 |
| JPH02122539A (ja) * | 1988-10-31 | 1990-05-10 | Fujitsu Ltd | Soi基板の検査方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135451A (ja) * | 2008-12-03 | 2010-06-17 | Sumco Corp | 貼り合わせ基板のボイド検査方法 |
| JP2012233880A (ja) * | 2011-04-19 | 2012-11-29 | Shibaura Mechatronics Corp | 基板検査装置、基板検査方法及び該基板検査装置の調整方法 |
| JP2016156830A (ja) * | 2011-04-19 | 2016-09-01 | 芝浦メカトロニクス株式会社 | 基板検査装置及び基板検査装置の調整方法 |
| JP2019029611A (ja) * | 2017-08-03 | 2019-02-21 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
| KR20200115654A (ko) * | 2018-03-20 | 2020-10-07 | 엔지케이 인슐레이터 엘티디 | 압전성 재료 기판과 지지 기판의 접합체 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012042431A (ja) | 貼り合せウェーハの検査方法 | |
| JPH0691147B2 (ja) | 接合ウエーハ検査方法 | |
| JPH0346314A (ja) | 半導体基板の接合時又は研磨時前の処理方法 | |
| TW202008059A (zh) | 晶圓的分割方法 | |
| JPH06331559A (ja) | 異物検査方法および異物検査装置 | |
| JP2650364B2 (ja) | Soi基板の検査方法 | |
| JP3142206B2 (ja) | 張り合わせ半導体基板の製造方法 | |
| JP3779746B2 (ja) | 積層基板の検査方法 | |
| JPH02191353A (ja) | 半導体基板の検査方法 | |
| JP2523878B2 (ja) | 半導体デバイスの評価装置 | |
| JPS62122142A (ja) | 半導体基板の検査方法 | |
| JPH05273137A (ja) | 表面欠陥検査装置 | |
| JP2010188489A (ja) | 接合ウェーハの製造方法 | |
| JP3402746B2 (ja) | フォトマスク検査方法及びその装置 | |
| JP2000074849A (ja) | 異物検出方法およびその装置 | |
| JP2739943B2 (ja) | 接合型半導体基板の検査方法および装置 | |
| JP7734016B2 (ja) | ウエーハの検査方法および検査装置 | |
| JPS62122141A (ja) | 半導体基板の検査方法 | |
| JPH09281050A (ja) | 欠陥検査装置 | |
| JPH08145901A (ja) | 透明金属薄膜基板の異物検査装置 | |
| JPH09218162A (ja) | 表面欠陥検査装置 | |
| CN1555486A (zh) | 利用x射线检查半导体材料的晶片的方法 | |
| JP2004309827A (ja) | 電気光学表示装置の製造方法 | |
| JP2796661B2 (ja) | 張り合わせ半導体基板の製造方法 | |
| JPH05275508A (ja) | 貼合せ半導体ウェーハの接合界面の評価方法 |