JPS62122142A - 半導体基板の検査方法 - Google Patents

半導体基板の検査方法

Info

Publication number
JPS62122142A
JPS62122142A JP60259717A JP25971785A JPS62122142A JP S62122142 A JPS62122142 A JP S62122142A JP 60259717 A JP60259717 A JP 60259717A JP 25971785 A JP25971785 A JP 25971785A JP S62122142 A JPS62122142 A JP S62122142A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
ultrasonic wave
unbonded
reflected
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60259717A
Other languages
English (en)
Inventor
Kazuyoshi Furukawa
和由 古川
Masaru Shinpo
新保 優
Kiyoshi Fukuda
潔 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60259717A priority Critical patent/JPS62122142A/ja
Publication of JPS62122142A publication Critical patent/JPS62122142A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices Characterised By Use Of Acoustic Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は2枚の半導体ウェハを接着させて得られた半導
体基板の検査方法に関する。
〔発明の技術的背景とその問題点〕
鏡面研磨したシリコンなどの半導体フエハの研磨面同士
を清浄な雰囲気中で接触させて熱処理をすると1両者は
強固にくっつき接着半導体基板が得られる。このように
して接着した基板は接着剤などの異物が介在しないため
、熱的にも化学的にも安定である。この半導体ウェハの
接着法を使用すれば、pn構造や、素子製造に使われる
n”/n−構造の半導体基板が簡便に得られる。
しかし研磨面を接触させる時に、間にごみなどの異物が
介在したり、また研磨が良くなかった場合には、その部
分は付かず未接着部分となる。
接着した半導体基板を使用してデバイスを製作した場合
、未接着部分にあったデバイスはもちろん不良となる。
そればかりではなく、デバイス製造工程、例えば研磨や
高温熱処理の最中に、未接着部分が割れて剥離するなど
して最悪の場合には製造装置自体が壊れることもある。
したがって、アヱハを接着して得られた半導体基板は、
その内部に未接着部分があるか否かを、次の工程に進む
前に検査する必要がある6接着した半導体基板の検査方
法として、赤外線をシリコン基板に透過させて、その強
度の面内分布から未接着部を知る方法が考えられるが、
この方法では半導体基板に赤外線を透過させなければな
らないため、不純物濃度が高い基板の検査はできない。
半導体ウェハの接着技術を工業的に応用する場合には1
例えば、高濃度のPタイプウェハと低濃度のnタイプウ
ェハを接着してP”/n−構造にしたり、高濃度と低濃
度のnタイプウェハを接着してn”/n=構造にするな
ど、少なくとも片側のウェハの不純物濃度が高いことが
多い。このような構造の半導体基板には、従来の赤外線
を透過させる検査法は使用できず、接着技術を工業的に
応用するために、新たな検査方法が求められていた。
〔発明の目的〕
本発明は、接着で得られた半導体基板において、不純物
濃度にかかわりなく未接着部分を検出できる半導体基板
の検査方法を提供することを目的とする。
〔発明の概要〕
本発明は未接着部の検出に超音波を使用することを特徴
とする。
本発明の原理を第1図に従って説明する。第1図は、2
枚の半導体ウェハ■と(2)を直接接着した被検査資料
で、その接着面(3)の一部に未接着部(イ)があり、
そこに超音波■を入射した場合を示している。超音波は
、未接着部(イ)と表面0、裏面■で反射する。これら
の反射には時間的なずれがあり、分離が可能である。一
方接首部分に超音波を入射した場合には、接着界面■か
らの反射はない。従って、被検査資料に位置を変えて超
音波を入射し、その反射を分離して接着界面からの反射
を調べれば、未接着部の有無を知ることができる。
本発明のもう一つの特徴は、使用する超音波の周波数を
30MHz以上にしたことである。超音波による検査で
は未接着部分からの反射波を、表面や裏面からの反射か
ら分離する必要がある。このため検査する部分と表面・
裏面との間がある一定以上であること、すなわち試料の
厚さがある一定以上でなくてはならない。本発明では高
周波の超音波を使用することで反射波の分離を容易にし
、その結果従来超音波が応用できなかった半導体基板の
ような薄い試料の検査も可能にしている。
〔発明の効果〕
本発明の半導体基板検査法は超音波を使用している。こ
のためウェハの不純物濃度にかかわりなく未接着部分の
検出ができる。また従来よりも高周波の超音波を使用す
るために、数百1mの厚さのウェハ同士を直接接着した
半導体基板の検査をすることができる。
これまで直接接着で得られた半導体基板を例として説明
してきたが、本発明は接着剤や低融点金属による接着や
融着によって得られた基板に対しても応用することがで
きる。
〔発明の実施例〕
以下に示す4種のシリコンウェハをそれぞれ2枚ずつ用
意した。
n+:不純物濃度 5XlO”ロー1 厚さ 380j
n−:不純物濃度 3 X 10” cn−”  厚さ
 400tunp+ :           I X
 10190−3   JJ   380岬P−:  
                 I  X  10
14aa−3ノ、      380gm各組のうち1
枚ずつを取り、ミラー面の一部をエツチングしてから各
組のウェハ同士を直接接着した。接着して得た基板は、
あらかじめエツチングしておいた部分が未接着である。
次に市販の超音波探傷装置を使って、これらの基板の未
接着部検出を行なった。使用した装置はキヤ/ ン11
!M500UXで、周波数は50MHzである。
試料を水中に固定し、探触子をスキャンして基板の各部
に超音波を入射した。同時に反射波を検出して分離し、
試料基板を1表面と裏面以外からの反射がある部分とな
い部分とに区別した。
その結果4種の基板とも、反射があったのはあらかじめ
エツチングをしておいた部分であり、超音波で未接着部
の検出ができた。
比較のために、これらの基板を赤外線を使用して検査し
た。その結果n−とP−の基板では、未接着部分は赤外
線の透過率が接着部分よりも低く検出ができた。しかし
n+と吋では赤外線が透過せず、未接着部分の検出はで
きなかった。
【図面の簡単な説明】
第1図は本発明の一実施例を説明する図である。 1.2・・・半導体ウェハ  3・・・接着界面4・・
・未接着部分     5・・・入射超音波6・・・試
料表面      7・・・試料裏面代理人 弁理士 
則 近 憲 佑 同  竹花喜久男 12′ 第1図

Claims (3)

    【特許請求の範囲】
  1. (1)2枚の半導体ウェハを接着して得た半導体基板に
    超音波を照射してその反射波を検出し、接着面からの反
    射波を調べることにより未接着部の有無を検知すること
    を特徴とする半導体基板の検査方法。
  2. (2)前記半導体ウェハの接着はウェハの鏡面同士を密
    着させてから200℃以上の温度で熱処理するものであ
    ることを特徴とする特許請求の範囲第1項記載の半導体
    基板の検査方法。
  3. (3)前記超音波の周波数が30MHz以上であること
    を特徴とする特許請求の範囲第1項記載の半導体基板の
    検査方法。
JP60259717A 1985-11-21 1985-11-21 半導体基板の検査方法 Pending JPS62122142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60259717A JPS62122142A (ja) 1985-11-21 1985-11-21 半導体基板の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60259717A JPS62122142A (ja) 1985-11-21 1985-11-21 半導体基板の検査方法

Publications (1)

Publication Number Publication Date
JPS62122142A true JPS62122142A (ja) 1987-06-03

Family

ID=17337960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60259717A Pending JPS62122142A (ja) 1985-11-21 1985-11-21 半導体基板の検査方法

Country Status (1)

Country Link
JP (1) JPS62122142A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009264768A (ja) * 2008-04-22 2009-11-12 Hitachi Constr Mach Co Ltd 超音波映像装置および超音波映像方法
JP2012253193A (ja) * 2011-06-02 2012-12-20 Internatl Business Mach Corp <Ibm> 超音波スキャンに基づくシリコン貫通配線(tsv)におけるボイドの存在の推定
US20170345707A1 (en) * 2016-05-27 2017-11-30 Raytheon Company Foundry-agnostic post-processing method for a wafer
CN107706125A (zh) * 2017-11-28 2018-02-16 威士达半导体科技(张家港)有限公司 胶丝检测装置
CN107706125B (zh) * 2017-11-28 2024-05-31 威士达半导体科技(张家港)有限公司 胶丝检测装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009264768A (ja) * 2008-04-22 2009-11-12 Hitachi Constr Mach Co Ltd 超音波映像装置および超音波映像方法
JP2012253193A (ja) * 2011-06-02 2012-12-20 Internatl Business Mach Corp <Ibm> 超音波スキャンに基づくシリコン貫通配線(tsv)におけるボイドの存在の推定
US20170345707A1 (en) * 2016-05-27 2017-11-30 Raytheon Company Foundry-agnostic post-processing method for a wafer
KR20190011277A (ko) * 2016-05-27 2019-02-01 레이던 컴퍼니 웨이퍼용 파운드리-애그노스틱 후-처리 방법
US10354910B2 (en) * 2016-05-27 2019-07-16 Raytheon Company Foundry-agnostic post-processing method for a wafer
US10679888B2 (en) 2016-05-27 2020-06-09 Raytheon Company Foundry-agnostic post-processing method for a wafer
CN107706125A (zh) * 2017-11-28 2018-02-16 威士达半导体科技(张家港)有限公司 胶丝检测装置
CN107706125B (zh) * 2017-11-28 2024-05-31 威士达半导体科技(张家港)有限公司 胶丝检测装置

Similar Documents

Publication Publication Date Title
JP2012042431A (ja) 貼り合せウェーハの検査方法
KR100294128B1 (ko) 반도체 칩상의 본딩패드에 대한 테스트방법
JPS62122142A (ja) 半導体基板の検査方法
US6881596B2 (en) Method for automatically determining the surface quality of a bonding interface between two wafers
US6168960B1 (en) Backside device deprocessing of a flip-chip multi-layer integrated circuit
JPS62122141A (ja) 半導体基板の検査方法
JPH0346314A (ja) 半導体基板の接合時又は研磨時前の処理方法
JPH02191353A (ja) 半導体基板の検査方法
JP2596784B2 (ja) 貼り合わせsoi基板の検査方法
JP3142206B2 (ja) 張り合わせ半導体基板の製造方法
TW201423882A (zh) 晶圓切割道之檢測方法及其檢測治具
JPH04214652A (ja) 半導体基板の検査方法
Matsumoto et al. Resistance change observation of wiring in semiconductor device using ultrasonic stimulation
JPH0320059A (ja) Cvd膜の欠陥検出方法
JP2739943B2 (ja) 接合型半導体基板の検査方法および装置
JPS61288152A (ja) 超音波による接着界面の強度評価法
Sood et al. Acoustic characterization of bonded wafers
JPH05160229A (ja) ボンディングパッド検査装置
Shell et al. Applications of infrared microscopy for bond pad damage detection
JPS60121777A (ja) シリコン結晶体の接合方法
TW465004B (en) Method and apparatus for yield enhancement of back-thinned wafers
Semmens et al. Image Analysis as an Aid to Quantitative Interpretation of Acoustic Images of Die Attach
JPS5912344A (ja) 部材の探傷検査方法
CN117766417A (zh) 晶圆测试模块及其制备方法、晶圆测试方法
JP2001118894A (ja) 半導体ウェーハの検査方法